一种半导体器件表面预清洁方法
【技术领域】
[0001]本发明涉及半导体工艺领域，特别是涉及一种半导体器件表面预清洁方法。
【背景技术】
[0002]金属氧化物半导体场效应晶体管(MOSFET)是集成电路最重要的基本有源器件，以NMOS与PMOS互补形成的CMOS是深亚微米超大集成电路的组成单元。其中，Si CMOS集成电路因具有低功耗、高集成度、低噪声和高可靠性等优点，在半导体集成电路产业中占据着支配地位。然而随着集成电路规模的进一步增大、器件特征尺寸的减小、集成度和复杂性的增加，尤其是器件特征尺寸进入纳米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步显现了出来，限制了 Si集成电路及其制造工艺的进一步发展。
[0003]目前，影响CMOS器件性能的主要因素在于载流子的迁移率，载流子的迁移率会影响沟道中电流的大小。CMOS器件中载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会使开和关时的电阻差异缩小。因此，有效提高载流子迁移率是CMOS器件结构设计的重点之一。
[0004]由于电子和空穴对相同类型的应变具有不同的响应。例如，在电流流动的方向上施加压应力对空穴迁移率有利，但是对电子迁移率有害；而施加张应力对电子迁移率有利，但是对空穴迁移率有害。因此，为了提高CMOS器件中载流子的迁移率，一般是将PMOS和NMOS分开处理。具体而言，对于NMOS器件，在沿沟道方向引入张应力来提高其沟道中电子的迁移率；对于PMOS器件，在沿沟道方向引入压应力来提高其沟道中空穴的迁移率。
[0005]嵌入式硅锗技术是针对提高PMOS器件中空穴的迁移率而提出的，通常是通过选择性外延技术在源漏区生长锗硅，实现沟道区引入应变。但是，如果外延生长硅锗层具有很多缺陷，就会使器件的性能降低，因此，保证无缺陷的外延生长硅锗层对获得高性能的器件很重要。然而，要实现无缺陷的外延生长硅锗层难度很大，限制条件很多，其中，在外延生长硅锗之前对硅表面进行清洁处理尤显重要。
[0006]SiCoNi化学原位预清洁工艺是美国应用材料公司针对45nm及以下节点半导体技术而研发的硅表面原位化学干法预清理工艺，常用于钴或镍金属在硅表面沉积之前对硅表面进行预清洁。由于SiCoNi工艺拥有其他预清洁工艺无法比拟的优点，研究人员已经将SiCoNi预清洁工艺用于外延生长硅锗之前对硅表面的清洁处理上。但是，现有技术中进行SiCoNi预清洁工艺时，其反应刻蚀与退火都在SiCoNi工艺腔中完成，由于退火之后的硅表面没有任何的保护，一旦硅衬底从SiCoNi工艺腔中取出后，就必须立刻将硅衬底置入外延腔中进行后续的外延生长，否则，硅衬底会再次发生自然氧化在其表面形成氧化膜，造成二次污染。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件表面预清洁方法，用于解决现有技术中进行预清洁后的硅片容易发生再次自然氧化造成二次污染的问题。
[0008]为实现上述目的及其他相关目的，本发明提供一种半导体器件表面预清洁方法，所述预清洁方法至少包括以下步骤:
[0009]I)提供可供预处理的基底，所述基底包括半导体衬底和自然氧化形成在所述半导体衬底表面的氧化膜；
[0010]2)放置所述基底于第一工艺腔中，并向第一工艺腔内通入刻蚀气体，所述刻蚀气体与氧化膜发生化学反应在半导体衬底上形成保护膜；
[0011]3)将形成有保护膜的半导体衬底从第一工艺腔中取出，保存于存储装置中，经过设定的保存时间后，将形成有保护膜的半导体衬底放置在第二工艺腔中进行退火处理，使所述保护膜去除，直至暴露出半导体衬底表面。
[0012]优选地,所述半导体衬底为娃衬底或者绝缘体上娃。
[0013]优选地，所述氧化膜为二氧化硅。
[0014]优选地，在所述第一工艺腔中通入包括三氟化氮和氨气的刻蚀气体；所述三氟化氮、氨气和所述二氧化硅反应生成六氟硅酸铵保护膜。
[0015]优选地，所述第一工艺腔为SiCoNi工艺腔；所述第二工艺腔为外延工艺腔或者快速热处理工艺腔。
[0016]优选地，所述步骤2)中反应生成的保护膜的厚度为10?100埃。
[0017]优选地，所述设定的保存时间范围为I?2880分钟。
[0018]优选地，所述存储装置中设置为真空。
[0019]优选地，所述步骤3)中进行退火的温度为60?120°C，退火时间为10?120秒。
[0020]如上所述，本发明的半导体器件表面预清洁方法，具有以下有益效果:
[0021]本发明将反应刻蚀与退火工艺分开在不同的工艺腔中进行，其中，反应刻蚀发生在第一工艺腔中，退火发生在第二工艺腔中，从第一工艺腔取出的半导体衬底可以较长时间保存在存储装置中，之后根据工艺进度需要将半导体衬底从保存装置中取出放入第二工艺腔中进行退火及后续的外延或快速热氧化等工艺。本发明的预清洁工艺方法时间可控，且不易再次发生自然氧化造成污染。
【附图说明】
[0022]图1为本发明的半导体器件表面预清洁方法流程图。
[0023]图2为本发明的半导体器件表面预清洁方法的步骤I)呈现的结构示意图。
[0024]图3为本发明的半导体器件表面预清洁方法的氟化铵附着在氧化膜表面的结构示意图。
[0025]图4为本发明的半导体器件表面预清洁方法的步骤2)呈现的结构示意图。
[0026]图5为本发明的半导体器件表面预清洁方法的步骤3)呈现的结构示意图。
[0027]元件标号说明
[0028]SI ?S3步骤
[0029]100基底
[0030]I半导体衬底
[0031]2氧化膜
[0032]3氟化物
[0033]4保护膜
【具体实施方式】
[0034]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0035]请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0036]实施例一
[0037]本发明提供一种半导体器件表面预清洁方法，如图1所示，所述预清洁方法至少包括以下步骤:
[0038]首先进行步骤SI，如图2所示，提供可供预处理的基底100，所述基底100包括半导体衬底I和自然氧化形成在所述半导体衬底I表面的氧化膜2。
[0039]所述半导体衬底I可为任意公知的半导体衬底，包括但不限于硅衬底或绝缘体上硅衬底(Silicon On Insulator，SOI)衬底。本实施例中，所述半导体衬底I以硅衬底为例进行说明。
[0040]半导体硅衬底I在自然条件下容易发生氧化，在硅衬底的表面形成一层氧化膜2，该氧化膜2为二氧化硅。这层氧化膜2属于污染物，是技术人员不希望有的，若存在这层氧化膜2，后续工艺制备的生长层则会出现位错、孔隙等缺陷。为了避免后续的生长层出现位错等缺陷，必须把自然氧化形成的氧化膜2完全去除。
[0041 ] 接着执行步骤S2，如图4所示，放置所述基底100于第一工艺腔中，并向第一工艺腔内通入刻蚀气体，所述刻蚀气体与氧化膜2发生化学反应在半导体衬底I上形成保护膜4。
[0042]在本发明的实施例中，所述第一工艺腔优选为SiCoNi工艺腔，所述刻蚀气体采用的是三氟化氮和氨气，三氟化氮(NF3)和氨气(NH3)的气体流量的比例可以在0.01?0.5范围内。刻蚀腔室的压力为1.5?1Torr (托)，刻蚀腔室的功率为10?100瓦，处理时间5?60秒。刻蚀工艺的具体步骤包括:首先，将所述基底100放置在SiCoNi工艺腔内被控制在50?90°C的载片底座上；接着，采用低功率的电浆将三氟化氮和氨气转变为氟化铵(NH4F)和二氟化铵(NH4F.HF)。上述氟化铵和