钴阻挡层的形成方法和金属互连工艺的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体涉及一种钴阻挡层的形成方法和金属互连工
-H-
O
【背景技术】
[0002]随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的材料和工艺被运用到器件制造工艺中，用以改善器件性能。集成电路后段工艺流程中用铜线取代铝线，极大地降低了互联电阻。同时，采用多孔low k材料可以实现2.5以下的介电常数。这些技术都能够有效降低集成电路的RC延迟。
[0003]由于铜极易扩散，在后段Cu层化学机械掩膜之后，会先沉积一层铜扩散阻挡层，然后再进行后续low k材料的沉积，以避免铜向low k材料中扩散。在28nm以上技术节点，这一层铜扩散阻挡层通常采用氮掺杂碳化硅(NDC，k约为5.3)薄膜。而到了 28nm以下技术节点，就会引入以CVD方式生长的钴膜扩散阻挡层。之所以需要钴扩散阻挡层是因为钴不仅能够更好的阻挡铜的扩散，同时也能防止生产过程中空气中的水汽渗透进入铜层。钴膜的引入意味着可以减薄氮掺杂碳化硅(NDC)薄膜的厚度，这有利于降低整体有效k值。另夕卜，钴与铜具有很好的黏附性，可以极大地改进产品的可靠性。
[0004]钴在介质层上的沉积量越大，意味着铜互连线间的漏电流越大，因此，急需探索一种钴沉积方法，使其在多孔介质层上的沉积量尽量小，即沉积选择比尽量大。
【发明内容】
[0005]为了克服以上问题，本发明旨在提高钴在金属互连线表面和线间介质层表面的沉积选择性，减少在介质层上的钴沉积量。
[0006]为了实现上述目的，本发明提供了一种钴阻挡层的形成方法，在表面具有金属互连线和线间介质层的半导体器件衬底上进行，其包括以下步骤:
[0007]步骤01:采用原子层沉积工艺将介质沉积到所述线间介质层表面，使所述线间介质层表面致密化；
[0008]步骤02:去除所沉积的介质，暴露出所述线间介质层的致密化的表面和所述金属互连线；
[0009]步骤03:钴选择性地沉积到所述金属互连线表面，从而形成钴阻挡层。
[0010]优选地，在所述步骤02之后，且在所述步骤03之前，包括:采用还原性等离子体处理所述金属互连线表面和所述线间介质层表面。
[0011]优选地，所述线间介质层为多孔low-k材料。
[0012]优选地，所述步骤01中，所述介质渗透到所述多孔low-k材料里，使所述多孔low-k材料表面致密化。
[0013]优选地，所述步骤01中，所述原子层沉积工艺为等离子体增强原子层沉积工艺。
[0014]优选地，在原子层沉积过程中，降低所述衬底的温度，降低所采用的射频能量，采用低氧化性反应气体。
[0015]优选地，在原子层沉积过程中，所采用的反应气体为二氧化碳。
[0016]优选地，所述介质为氧化硅。
[0017]优选地，所述步骤03中，采用化学气相沉积法来沉积所述钴阻挡层。
[0018]为了实现上述目的，本发明还提供了一种金属互连工艺，其包括:
[0019]首先形成前段金属互连线和线间介质层；
[0020]然后，采用权利要求1的钴阻挡层的形成方法，在所述前段金属互连线表面形成钴阻挡层；
[0021]接着，在所述钴阻挡层和所述线间介质层表面形成扩散阻挡层；
[0022]最后，在所述扩散阻挡层上形成后段金属互连线。
[0023]本发明的一种钴阻挡层的形成方法和金属互连工艺，利用钴对致密度大的介质表面的沉积选择性较高的特点，采用原子层沉积方法将介质沉积在线间介质层表面，从而使线间介质层表面致密化，提高了钴在金属互连线和线间介质层表面之间的沉积选择性，从而降低了金属互连线之间的漏电流，提高了产品良率和可靠性。
【附图说明】
[0024]图1为本发明的一个较佳实施例的钴阻挡层的形成方法的流程示意图
[0025]图2?4为本发明的一个较佳实施例的钴阻挡层的形成方法的各步骤示意图
【具体实施方式】
[0026]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0027]本发明的钴阻挡层的形成方法，通过采用原子层沉积方式在线间介质层表面沉积介质，使其表面致密化，致使后续钴选择性地沉积在金属互连线表面，而在线间介质层表面沉积得非常少。原理为:原子层沉积过程中，介质会渗入线间介质层表层，使其致密化；并且，在不同的衬底表面所沉积的钴的数量或厚度不同，在致密的衬底表面，钴沉积的较少，而在疏松的或多孔的衬底表面，钴沉积的较多，也即是钴对衬底表面致密化程度的选择性沉积。本发明的目的为减少在线间介质层表面的钴的沉积，使钴选择性地沉积在金属互连线表面，因此，本发明通过介质形成于线间介质层表面来提高线间介质层表面的致密度，从而提高了钴在金属互连线表面和线间介质层表面之间的沉积选择性。
[0028]以下结合附图1?4和具体实施例对本发明的钴阻挡层的形成方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
[0029]请参阅图1，本发明的一实施例中，钴阻挡层的形成属于后段金属互连工艺，钴阻挡层的形成方法，在表面具有金属互连线和线间介质层的半导体器件衬底上进行，其包括以下步骤:
[0030]步骤01:请参阅图2，采用原子层沉积工艺将介质03沉积到线间介质层01表面，使线间介质层01表面致密化；
[0031]具体的，本实施例中，在金属互连线的化学机械研磨工艺之后，采用原子层沉积方法来沉积介质。介质也同时沉积在金属互连线02表面。由于后段金属互连工艺的温度限制，采用等离子体增强原子层沉积工艺，沉积温度为50?400°C ;该沉积过程可以但不限于包括:前驱物吸附在线间介质层表面、惰性气体吹扫所沉积的介质、等离子体清洗所沉积的介质的循环过程；为了降低等离子体对线间介质层的损伤，在原子层沉积过程中，可以降低衬底的温度，如，衬底温度为50°C，降低所采用的射频能量，以及采用低氧化性反应气体，如二氧化碳。所沉积的介质可以为氧化硅，氧化硅的厚度为10?50A。在此过程中，由于反应前驱物会进入线间介质层表面的空隙中，空隙里生长该种介质，导致线间介质层的表层被致密化。被致密化的部分k值会升高，但是由于致密化的表层很薄，所以基本不会造成整体k值的明显升高。当然，也可以采用原子层沉积工艺来沉积其它介质，只要这种介质不会导致线间介质层的k值显著升高，就可以应用于本发明中。
[0032]本实施例中，线间介质层01为多孔low-k材料；介质03渗透到多孔low_k材料里，使多孔low-k材料表面致密化。
[0033]步骤02:请参阅图3，去除所沉积的介质03，暴露出线间介质层01的致密化的表面和金属互连线02 ；
[0034]具体的，去除介质的方法可以但不限于采用等离子体干法刻蚀工艺；在去除所沉积的介质时，保留线间介质层致密化的表面。本实施例中，所沉积的介质为氧化硅，此时，可以采用硅钴镍工艺来刻蚀去除氧化硅薄膜，关于硅钴镍工艺的具体刻蚀步骤，可以采用现有的工艺，本发明对此不再赘述。当然，本发明的其它实施例中，也可以采用其它刻蚀方式。
[0035]本实施例中，在步骤02之后，且在步骤03之前，包括:采用还原性等离子体处理金属互连线表面和线间介质层表面。还原性等离子体可以为H等离子体，从而可以还原金属互连线表面的氧化态金属，并且，可以对线间介质层进行一定程度的修复，从而降低线间介质层的k值。例如，对于铜金属互连线，在前面的沉积过程或去除过程中，可能被氧化成氧化铜，采用H等离子体处理铜金属互连线表面可以将氧化铜还原为铜金属；而且，H等离子体处理多孔low-k材料表面，可以修复多孔low-k因上述的沉积过程或去除过程所造成的损伤，进一步降低k值。
[0036]步骤03:请参阅图4，钴选择性地沉积到金属互连线02表