互连结构的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。
【背景技术】
[0002]随着半导体技术发展，器件的集成度不断增加，半导体器件的工艺节点不断变小，对半导体工艺的要求也越来越高。
[0003]半导体器件通常为一多层结构，元器件设置于不同的层间介质层(InterlayerDielectric, ILD)表面，不同层之间的元器件通过位于层间介质层内的互连结构实现电连接。
[0004]参考图1和图2，示出了现有技术一种互连结构的形成方法的示意图，所述互连结构的形成方法包括:
[0005]如图1所示，在半导体衬底10上形成介质层11，在介质层11上覆盖掩模层12，以所述掩模层12为掩模刻蚀介质层11，在介质层11内形成用于形成互连结构的沟槽13。
[0006]接着参考图2所示，采用电镀工艺(ECP)等方法在所述沟槽13内填充铜等金属材料，以形成互连结构14。
[0007]然而，现有技术在沟槽13内形成的金属材料的电阻率较高，影响了互连结构性倉泛。
【发明内容】
[0008]本发明解决的问题是提供一种互连结构的形成方法，从而降低互连结构的电阻率。
[0009]为解决上述问题，本发明提供一种互连结构的形成方法，包括:
[0010]提供半导体衬底；
[0011 ] 在半导体衬底上形成金属层；
[0012]在所述金属层上形成第一掩模层，所述第一掩模层内形成有贯穿所述第一掩模层厚度的第一开口；
[0013]在所述第一掩模层的第一开口中形成第二掩模层；
[0014]在所述第一掩模层上形成第三掩模层，所述第三掩模层完全覆盖所述第二掩膜层；
[0015]以所述第三掩模层为掩模，去除第三掩模层露出的第一掩模层和部分厚度的金属层，在所述金属层内形成第二开口 ；
[0016]去除所述第三掩模层；
[0017]去除所述第一掩模层；
[0018]以所述第二掩模层为掩模刻蚀所述金属层，减薄第二掩模层露出的金属层，使第二开口底部金属层去除，以在所述半导体衬底上形成互连结构。
[0019]可选地，刻蚀所述金属层的工艺为干法刻蚀工艺。
[0020]可选地，所述干法刻蚀工艺包括:采用含有氯气的气体为干法刻蚀剂。
[0021]可选地，所述干法刻蚀工艺还包括辅助气体，所述辅助气体包括氧气、氢气、氮气或氩气中的一种或多种。
[0022]可选地，采用氯气进行干法刻蚀的步骤中，功率为100?2000w、偏置电压为O?500w、气压为I?500mtorr,氯气的流量为I?500sccm。
[0023]可选地，在所述第一掩模层的第一开口中形成第二掩模层的步骤包括:
[0024]在所述第一掩模层的第一开口内填充满所述第二掩模层，且所述第二掩模层覆盖所述第一掩模表面；
[0025]在去除所述第三掩模层之后，去除所述第一掩模层之前，所述形成方法还包括:去除所述第一掩模层上的第二掩模层，直至露出所述第一掩模层。
[0026]可选地，去除所述第一掩模层上的第二掩模层的工艺为化学机械研磨工艺。
[0027]可选地，在半导体衬底上形成金属层的步骤包括:采用电镀工艺形成所述金属层。
[0028]可选地，所述第一掩模层的材料为氮化铜。
[0029]可选地，去除所述第一掩模层的工艺为湿法刻蚀工艺。
[0030]可选地，所述湿法刻蚀工艺采用氯化氢溶液为湿法刻蚀剂。
[0031]可选地，在所述第一掩模层和半导体衬底之间还包括阻挡层。
[0032]可选地，所述阻挡层的材料为氧化硅。
[0033]可选地，所述金属层为铜层。
[0034]可选地，所述形成方法还包括:在所述金属层的第二开口内填充层间介质层。
[0035]可选地，所述层间介质层的材料为低K介电材料或是超低K介电材料。
[0036]与现有技术相比，本发明的技术方案具有以下优点:
[0037]本发明先在半导体衬底上形成金属层，之后通过刻蚀金属层形成互连结构，相较于现有的在介质层内形成的沟槽中填充金属材料形成互连结构的方案，金属层的厚度不受介质层厚度的限制，可以半导体衬底上形成厚度较大的金属层，而厚度较大的金属层具有较大尺寸的金属晶粒(grain),较大尺寸的金属晶粒之间的晶粒相交界面(grainboundary)较小，从而可以减少电子散射现象，进而降低互连结构的电阻率。
[0038]进一步地，所述第一掩模层采用氮化铜为材料，金属层材料为铜，在后续采用湿法刻蚀工艺去除氮化铜时，氮化铜和铜具有较高的刻蚀选择比，氮化铜的蚀刻速率远远大于铜的刻蚀速率，因而在去除第一掩模层时，可有效减少金属层的损伤，从而提高后续形成的互连结构的性能。
[0039]进一步地，在形成互连结构后，在所述半导体衬底上的金属层中的第二开口中填充满层间介质层。相较于现有通过刻蚀层间介质层形成沟槽，之后向层间介质层的沟槽内填充金属材料形成互连结构的技术方案，本发明无需设置刻蚀层间介质层以形成沟槽的工序，从而减少了刻蚀步骤对层间介质层的损伤，提高后续形成的半导体器件性能。
【附图说明】
[0040]图1和图2是现有技术一种互连结构的形成方法中各步骤的结构示意图；
[0041]图3?图11是本发明互连结构的形成方法一实施例的结构示意图。
【具体实施方式】
[0042]如【背景技术】所述，现有技术形成的互连结构的金属材料的电阻率较高，从而影响半导体器件性能，难以满足半导体器件发展要求。
[0043]分析其原因，现有互连结构制备工艺中，通过向介质层内开设的沟槽内填充金属材料的方式以形成的互连结构，在金属材料形成过程中，介质层限定了金属材料的形成空间，形成的金属材料的厚度较小，使形成的金属材料中金属晶粒的尺寸较小，在互连结构通电后，电子容易在所述金属晶粒的相交界面处发生电子散射，从而增加了互连结构的电阻率。
[0044]为了解决上述问题，本发明提供了一种互连结构的形成方法，包括:提供半导体衬底；在半导体衬底上形成金属层；在所述金属层上形成第一掩模层，所述第一掩模层内形成有贯穿所述第一掩模层厚度的第一开口 ；在所述第一掩模层的第一开口中形成第二掩模层；在所述第一掩模层上形成第三掩模层，所述第三掩模层完全覆盖所述第二掩膜层；以所述第三掩模层为掩模，去除第三掩模层露出的第一掩模层和部分厚度的金属层，在所述金属层内形成第二开口；去除所述第三掩模层；去除所述第一掩模层；以所述第二掩模层为掩模刻蚀所述金属层，减薄第二掩模层露出的金属层，使第二开口底部金属层去除，以在所述半导体衬底上形成互连结构。
[0045]本发明先在半导体衬底上形成金属层，之后通过刻蚀金属层形成互连结构，相较于现有的在介质层内形成的沟槽中填充金属材料形成互连结构的方案，金属层的厚度不受介质层厚度的限制，可以半导体衬底上形成厚度较大的金属层，而厚度较大的金属层具有较大尺寸的金属晶粒(grain),较大尺寸的金属晶粒之间的晶粒相交界面(grainboundary)较小，从而可以减少电子散射现象，进而降低互连结构的电阻率。
[0046]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0047]图3?图11是本发明互连结构的形成方法一实施例的结构示意图。
[0048]先参考图3所示，本实施例提供的互连结构的形成方法包括:
[0049]提供半导体衬底20。
[0050]本实施例中，所述半导体衬底20包括:半导体基底、或是半导体基底和形成于半导体基底内或半导体基底表面的半导体元器件。所述半导体元器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电件，和用于使所述半导体元器件电连接的电互连结构。
[0051 ] 所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底，所述半导体基底材料并不限定本发明的保护范围。
[0052]请继续参考图3，在所述半导体衬底20上形成金属层21。所述金属层21的厚度为Hl。
[0053]本实施例中，所述金属层21的形成工艺为电镀工艺。
[0054]可选地，所述金属层21为铜层。其形成工艺具体包括:先采用物理气相沉积工艺(Physical Vapor Diposit1n, PVD)在所述半导体衬底20上形成一层铜籽晶层(图中未显示)，之后将所述半导体衬底20放置在电镀槽内，采用铜电镀工艺，在所述铜籽晶层的基础上继续形成金属铜，从而形成所述金属层21。
[0055]采用电镀工艺可有效提高形成金属铜的效率，当然，在其他实施例中，可直接采用PVD工艺直接在所述半导体衬底20上形成特定厚度的铜层。其皆为本发明的保护范围。
[0056]相比与传统地在介质层的沟槽内形成金属铜的工艺，本实施例中，在所述半导体衬底20上直接形成铜层的工艺，在铜层的形成过程中，给铜晶粒提供了更大的生长空间(如提高形成金属层21的厚度)，从而使金属层21中形成尺寸较大的金属晶粒，较大的金属晶粒可减小电子散射现象，从而降低后续形成的互连结构的电阻率。
[0057]参考图4所示，在所述铜层21上形成第一掩模层23，第一掩模层23具有贯穿所述第一掩模层23厚度的第一开口 31。
[0058]本实施例中，所述第一掩模层23的材料为氮化铜(Cu3N)。在后续采用湿法刻蚀工艺去除氮化铜时，氮化铜和铜具有较高的刻蚀比，氮化铜的蚀刻速率远远大于铜的刻蚀速率，因而在去除第一掩模层23时，可有效减少金属层的损伤，从而提高后续形成的互连结构的性能。
[0059]可选地，本实施例中，在所述金属层21上形成所述第一掩模层23之前，先在所述金属层21上形成阻挡层22，之后在所述阻挡层22上形成所述第一掩模层23。所述阻挡层22可有效降低所述铜层21和第一掩模层23之间的原子扩散现象。
[0060]本实施例中，所述阻挡层22的材料为氧化硅。
[0061]具体地，形成所述第一掩膜层23的步骤包括:在半导体衬底20上形成掩模材料层，在所述掩模材料层上形成第一光刻胶层，经曝光显影工艺后，在所述第一光刻胶层内形成第一开口图案；之后，沿所述第一开口图案刻蚀所述掩模材料层和阻挡层22，在所述掩模材料层和阻挡层22内形成第一开口 31,具有所述第一开口 31的掩模材料层形成第一掩月旲层23。
[0062]接着参考图5所示，在所述第一掩模层23的第一开口 31内形成第二掩模层24。
[0063]本实施例中，所述第二掩模层24的形成工艺包括，在所述第一掩模层23的第一开口 31内填充所述第二掩模层24，直至所述第二掩