金属线结构和方法
【技术领域】
[0001]本发明涉及半导体集成电路，更具体地，涉及金属线结构和方法。
【背景技术】
[0002]由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度的持续改进，半导体工业已经经历了快速成长。在大多数情况下，集成度的这种改进来自最小部件尺寸的反复减小，这允许更多的部件集成到给定区域。随着近来对甚至更小的电子器件的需求增长，增长了对半导体管芯的更小和更有创造性的封装技术的需求。
[0003]随着半导体技术演化，晶圆级芯片级封装件结构已经作为有效的替代出现，以进一步减小半导体器件的物理尺寸。在晶圆级芯片级封装件结构中，诸如晶体管等的有源器件形成在晶圆级芯片级封装件结构的衬底的顶面处。包括互连结构的各种金属化层形成在衬底上方。半导体器件的互连结构可以包括诸如金属线的多个横向互连件以及诸如通孔、插塞等的多个垂直互连件。金属化层的金属线由介电层分隔开。在介电层中形成沟槽和通孔以提供金属线之间的电气连接。可以通过各种导电沟道将半导体器件的各种有源电路耦合至外部电路，各种导电沟道由垂直和横向互连件形成。
[0004]金属线和通孔可以由铜形成。为了防止诸如两条邻近的金属线之间的电容耦合的干扰对半导体器件的整体性能产生影响，可以在邻近的金属线之间填充低K介电材料。低K介电材料的介电常数可以约等于和小于4.0。这样的低K介电材料有助于减小两条邻近的金属线之间的电容耦合，从而改进半导体器件的整体性能特性。
【发明内容】
[0005]为了解决现有技术中的问题，本发明提供了一种装置，包括:第一导电线，位于衬底上方，所述第一导电线具有第一截面形状的第一部分，所述第一截面形状包括:第一圆形顶面；第一圆角，位于所述第一导电线的第一侧壁和所述第一圆形顶面之间；和第二圆角，位于所述第一导电线的第二侧壁和所述第一圆形顶面之间；第二导电线；以及第一气隙，位于所述第一导电线和所述第二导电线的侧壁之间。
[0006]在上述装置中，其中，所述第二导电线包括第二截面形状，所述第二截面形状包括:第二圆形顶面；第三圆角，位于所述第二导电线的第一侧壁和所述第二圆形顶面之间；以及第四圆角，位于所述第二导电线的第二侧壁和所述第二圆形顶面之间。
[0007]在上述装置中，其中，所述第一导电线具有第三截面形状，所述第三截面形状包括:第一平坦顶面；第一锐角拐角，位于所述第一导电线的所述第一侧壁和所述第一平坦顶面之间；以及第二锐角拐角，位于所述第一导电线的所述第二侧壁和所述第一平坦顶面之间。
[0008]在上述装置中，其中，所述装置还包括:第三导电线，位于所述衬底上方，其中:所述第三导电线的顶面高于所述第一导电线的所述第一圆形顶面；以及所述第三导电线的底面与所述第一导电线的底面基本齐平。
[0009]在上述装置中，其中，所述装置还包括:第三导电线，位于所述衬底上方，其中:所述第三导电线的顶面高于所述第一导电线的所述第一圆形顶面；以及所述第三导电线的底面与所述第一导电线的底面基本齐平。其中，所述装置还包括:第二气隙，位于所述第三导电线和所述第一导电线之间。
[0010]在上述装置中，其中，所述装置还包括:第三导电线，位于所述衬底上方，其中:所述第三导电线的顶面高于所述第一导电线的所述第一圆形顶面；以及所述第三导电线的底面与所述第一导电线的底面基本齐平。其中，所述装置还包括:第二气隙，位于所述第三导电线和所述第一导电线之间。其中，所述装置还包括:第四导电线，位于所述衬底上方，其中，所述第四导电线的顶面与所述第三导电线的顶面基本齐平。
[0011]在上述装置中，其中，所述装置还包括:第三导电线，位于所述衬底上方，其中:所述第三导电线的顶面高于所述第一导电线的所述第一圆形顶面；以及所述第三导电线的底面与所述第一导电线的底面基本齐平。其中，所述装置还包括:第二气隙，位于所述第三导电线和所述第一导电线之间。其中，所述装置还包括:第四导电线，位于所述衬底上方，其中，所述第四导电线的顶面与所述第三导电线的顶面基本齐平。其中，所述装置还包括:通孔，位于所述第四导电线上方，其中，介电材料填充在所述第三导电线的侧壁和所述第四导电线的侧壁之间。
[0012]根据另一实施例，本发明提供了一种器件，包括:第一圆形金属线，位于衬底上方的金属化层中；第二圆形金属线，位于所述金属化层中；第一气隙，位于所述第一圆形金属线和所述第二圆形金属线的侧壁之间；第一金属线，位于所述金属化层中，其中:所述第一金属线的顶面高于所述第二圆形金属线的顶面；以及所述第一金属线的底面与所述第二圆形金属线的底面基本齐平；以及第二气隙，位于所述第二圆形金属线和所述第一金属线的侦睡之间。
[0013]在上述器件中，其中，所述第一气隙和所述第二气隙的顶部具有泪滴形状。
[0014]在上述器件中，其中，所述器件还包括:介电层，形成在所述衬底上方，其中，所述第一圆形金属线、所述第二圆形金属线、所述第一金属线、所述第一气隙和所述第二气隙嵌入在所述介电层中。
[0015]在上述器件中，其中，所述第一圆形金属线包括:第一圆形顶面；第一圆角，位于所述第一圆形金属线的第一侧壁和所述第一圆形金属线的所述第一圆形顶面之间；以及第二圆角，位于所述第一圆形金属线的第二侧壁和所述第一圆形金属线的所述第一圆形顶面之间。
[0016]在上述器件中，其中，所述第二圆形金属线包括:第二圆形顶面；第三圆角，位于所述第二圆形金属线的第一侧壁和所述第二圆形金属线的第二圆形顶面之间；以及第四圆角，位于所述第二圆形金属线的第二侧壁和所述第二圆形金属线的所述第二圆形顶面之间。
[0017]在上述器件中，其中，所述器件还包括:第二金属线，位于所述金属化层中，其中，所述第二金属线的顶面与所述第一金属线的顶面基本齐平，并且介电材料填充在所述第二金属线和所述第一金属线的侧壁之间；以及通孔，位于所述第二金属线上方。
[0018]在上述器件中，其中，所述第二圆形金属线包括具有圆形顶面的第一部分和具有平坦顶面的第二部分。
[0019]根据另一实施例，本发明提供了一种方法，包括:在衬底上方的介电层中形成第一导电线和第二导电线，每条导电线均具有平坦顶面；对所述介电层施加回蚀刻工艺，直到已去除所述第一导电线和所述第二导电线之间的电介质部分，并且所述第一导电线和所述第二导电线具有包括圆形表面和两个圆角的相应的截面形状；以及在所述衬底上方沉积介电层，同时在所述第一导电线和所述第二导电线之间留下第一气隙。
[0020]在上述方法中，其中，所述方法还包括:在所述介电层中形成第三导电线和第四导电线；在所述第一导电线、所述第二导电线、所述第三导电线和所述第四导电线上方沉积硬掩模层；图案化所述硬掩模层以暴露所述第一导电线和所述第二导电线的顶面；通过所述回蚀刻工艺圆化所述第一导电线和所述第二导电线；以及在所述衬底上方沉积所述介电层以在所述第二导电线和所述第三导电线之间形成第二气隙。
[0021 ] 在上述方法中，其中，所述方法还包括:在所述介电层中形成第三导电线和第四导电线；在所述第一导电线、所述第二导电线、所述第三导电线和所述第四导电线上方沉积硬掩模层；图案化所述硬掩模层以暴露所述第一导电线和所述第二导电线的顶面；通过所述回蚀刻工艺圆化所述第一导电线和所述第二导电线；以及在所述衬底上方沉积所述介电层以在所述第二导电线和所述第三导电线之间形成第二气隙。其中，在对所述第一导电线和所述第二导电线施加所述回蚀刻工艺的步骤之后，所述第三导电线的顶面高于所述第一导电线和所述第二导电线的顶面。
[0022]在上述方法中，其中，所述回蚀刻工艺是溅射蚀刻工艺。
[0023]在上述方法中，其中，在所述衬底上方沉积所述介电层的步骤之后，在所述第一气隙中形成介电底层。
[0024]在上述方法中，其中，在所述衬底上方沉积所述介电层的步骤之后，在所述第一气隙中形成介电侧壁。
【附图说明】
[0025]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0026]图1示出了根据本发明的各个实施例的半导体器件的截面图；
[0027]图2示出了根据本发明的各个实施例的介电层的截面图；
[0028]图3示出了根据各个实施例的在介电层中形成多个开口之后的图2中示出的半导体器件的截面图；
[0029]图4示出了根据本发明的各个实施例的在开口中填充导电材料之后的图3中示出的半导体器件的截面图；
[0030]图5示出了根据本发明的各个实施例的在实施平坦化工艺以去除过量的导电材料之后的图4中示出的半导体器件的截面图；
[0031 ] 图6示出了根据本发明的各个实施例的在介电层上方形成掩模层之后的图5中示出的半导体器件的截面图；
[0032]图7示出了根据本发明的各个实施例的在对光刻胶层施加图案化工艺之后的图6中示出的半导体器件的截面图；
[0033]图8示出了根据本发明的各个实施例的在对硬掩模层施加硬掩模去除工艺之后的图7中示出的半导体器件的截面图；
[0034]图9示出了根据本发明的各个实施例的在对暴露的介电层施加回蚀刻工艺之后的图8中示出的半导体器件的截面图；
[0035]图10示出了根据本发明的各个实施例的在对半导体器件施加清洗工艺和硬掩模去除工艺之后的图9中示出的半导体器件的截面图；
[0036]图11示出了根据本发明的各个实施例的在半导体器件上方形成蚀刻停止层之后的图10中示出的半导体器件的截面图；
[0037]图12示出了根