一种输出差分信号引脚复用的封装系统及移动处理器接口的制作方法
【技术领域】
[0001]本实用新型涉及集成电路领域，特别是涉及一种输出差分信号引脚复用的封装系统及移动处理器接口。
【背景技术】
[0002]低电压差分信号(LowVoltage Differential Signaling，LVDS)作为一种成熟的信号传输技术，广泛应用于显示接口领域，尤其是液晶显示屏。但随着移动终端的快速发展，对显示接口的带宽提出了更高要求。因此，国际移动行业处理器(Mobile IndustryProcessor Interface, MIPI)联盟提出了显不器串行接口(Display Serial Interface,DSI)规范，以满足更高分辨率显示屏的需求。
[0003]参阅图1所示，在DSI接口中，elk是时钟(clock)的缩写，数据(data)和clock各自作为一种信号被输出到芯片的外部。DSI采用4个数据通道(data lane)和I个时钟通道(clock lane)的组成方式，每个DSI通道都会有两个引脚pin，并且两个pin上的信号是互补关系，即差分信号。
[0004]其中，图1中，以DAP/DAN为例，D表示DSI接口，A表示通道A，P表示正信号，SPpositive的意思，而N表示负信号，negative的意思。
[0005]参阅图2所示，在LVDS接口中，与DSI接口类似，通常都有5条lane，4个datalane和I个clock lane，每个LVDS通道都会有两个pin，并且两个pin上的信号是互补关系，输出差分信号，并分别封装出10个pin。
[0006]虽然LVDS和DSI是两种不同协议的接口，但都是作为显示接口来使用。对于移动消费类电子终端而言，为了满足更广泛的市场需求，两种显示接口都会出现在移动处理器接口中，以满足不同的客户需求，而客户则会根据实际的方案只选择使用其中的一种接口。如果LVDS接口和DSI接口互相独立设计，也就是说两者的引脚不复用，即将两者的压焊点(PAD)全部封装出pin，必然会造成pin的浪费和集成电路(Integrated Circuit，IC)成本的增加。
[0007]图1和图2是LVDS接口和DSI接口在移动处理器中的典型实现方法。这种方法的主要缺点为封装成本较大，由于LVDS和DSI独立，需要在封装时每个压焊点单独出pin，LVDS接口和DSI接口通常都有5条lane，这就需要分别封装出10个pin，而在实际的应用中，只会根据开发方案选用其中一种，这必然会导致浪费10个pin的资源。
[0008]此外，虽然两者输出差分信号的pin的个数相同，但是信号幅度不同，LVDS的输出信号幅度一般为1.25v±175mv，而DSI的输出信号幅度一般为:0.2v±0.lv。因此，由于两者相互独立且两者输出信号的幅度不同，若能实现引脚复用则能够大量减少pin的数目。
[0009]现有技术中，参阅图3所示，给出了一种LVDS和DSI中pin复用的示意图，以LVDS和DSI各一条lane的引脚复用为例，这种封装方法可以减少出pin的数目，降低封装成本，然而由于部分封装引线，即bonding线，存在交叉，这是封装中最忌讳出现的情况，这就需要做特殊处理，在实际的封装时，为了避免交叉的两条线短路，就会将其中一条封装引线拉的很高，即长度增加，参阅图4所示。因此，这种做法会带来封装难度和封装复杂度的增加，进而降低封装的良率，此外，由于这是一组差分信号，bonding线之间的长度和形状存在差异还会导致差分信号的寄生的参数不一致，造成差分信号的眼图变差，影响信号的完整性。
【实用新型内容】
[0010]本实用新型实施例提供一种输出差分信号引脚复用的封装系统及移动处理器接口，用以解决现有技术中存在的LVDS和DSI引脚复用封装难度和封装复杂度较高的问题。
[0011]本实用新型实施例提供的具体技术方案如下:
[0012]—种输出差分信号引脚复用的封装系统，包括至少两组差分信号输出通道，其中，
[0013]在每一组差分信号输出通道内，包含相邻的第一通道和第二通道，且所述第一通道和所述第二通道各自包含两个压焊点；
[0014]将所述第一通道与所述第二通道的相邻压焊点，通过两条封装引线焊接至同一引脚；
[0015]在相邻的不同组差分信号输出通道之间，归属于不同组的第一通道和第二通道的相邻压焊点，通过两条封装引线焊接至同一引脚。
[0016]采用本实用新型的引脚复用系统能够解决现有技术中存在的LVDS和DSI引脚复用封装难度和封装复杂度较高的问题，且封装引线不交叉，易于封装，减少了封装pin的数目，降低封装难度和封装成本，提高了封装良率，进一步地提高了输出差分信号的眼图质量和信号的完整性。
[0017]可选的，在任意第一通道或第二通道中，将不存在归属于不同组的相邻压焊点的压焊点通过一条封装引线焊接至单独引脚。
[0018]可选的，所述封装引线的长度和形状均相同。
[0019]可选的，所述第一通道和所述第二通道分别为显示器串行接口 DSI和低电压差分信号LVDS。
[0020]可选的，所述第一通道和所述第二通道分别为LVDS和DSI。
[0021]—种移动处理器接口，包括上述任一项所述的输出差分信号引脚复用的封装系统。
【附图说明】
[0022]图1为本实用新型【背景技术】中DSI模块差分输出信号常用的封装形式；
[0023]图2为本实用新型【背景技术】中LVDS模块差分输出信号常用的封装形式；
[0024]图3为本实用新型【背景技术】中差分信号常用的pin复用封装形式；
[0025]图4为本实用新型【背景技术】中差分信号常用的pin复用封装引线示意图；
[0026]图5为本实用新型实施例中输出差分信号引脚复用的封装系统的结构示意图；
[0027]图6A和图6B为本实用新型实施例中DSI和LVDS输出差分信号引脚复用的封装示意图。
【具体实施方式】
[0028]为了解决现有技术中存在的LVDS和DSI引脚复用封装难度和封装复杂度较高的问题，本实用新型提供了一种输出差分信号引脚复用的封装系统，包括至少两组差分信号输出通道，其中，在每一组差分信号输出通道内，包含相邻的第一通道和第二通道，且第一通道和第二通道各自包含两个压焊点，以及第一通道和第二通道之间相邻的压焊点，通过两条封装引线焊接至同一引脚；在相邻的不同组差分信号输出