专利名称：一种零电压转换升压功率因数校正电路的控制装置的制作方法
技术领域：
本说明涉及零电压转换升压功率因数校正(ZVT Boost PFC)电路的控制电路，具体涉及主管和辅管驱动脉冲占空比的分配控制。
图1是ZVT Boost PFC电路原理图。该电路包括一个Boost PFC电路，由整流桥，主电感L，主MOSFET管VTmain，主二极管VD1，输出滤波电容Co构成；以及一条谐振电容Cr支路，一条由谐振电感Lr，VD3，辅助MOSFET管VTzvt串联构成的支路，这两条支路均并联在VTmain的漏源极两端；在第二条支路中，Lr的一端接在VTmain的漏极，另一端接VD3的阳极，VD3的阴极接VTzvt的漏极，VTzvt的源极接VTmain的源极；在VD3的阳极与VD1的阴极间还接有一个二极管VD2，VD2的阳极接VD3阳极，VD2的阴极接VD3阴极；在导通主管VTmain前先导通辅管VTzvt，使得Lr，Cr谐振，VD1的电流受Lr限制，线性过渡到Lr所在支路，改善了VD1的反向恢复所造成的电磁干扰(EMI)问题，当Cr两端，即VTmain的漏源端电压谐振到零时，导通VTmain同时关断VTzvt，这样VTmain是零电压开通的，称为ZVT方法。
图2是Unitrode公司开发的专用控制芯片UC3855A/B的原理框图。该芯片采用平均电流控制法，主要有电压外环，电流内环，以及驱动脉冲分配环节等部分。其中电压外环，电流内环构成了ZVTBoost PFC电路的控制环路。
图3是UC3855A/B芯片给出的主管和辅管的PWM(脉宽调制)驱动脉冲示意图。其中调制波为电流环的输出CAO，为分析其工作原理，不妨设为一直流电平，载波为三角波CT；一个周期中CT的波峰时刻为t0，波谷时刻为t1，下一个波峰时刻为t2，因此[t0，t1]为CT的下降沿，[t1，t2]为CT的上升沿，在UC3855A/B中，若CT的周期为Ts，则[t0，t1]为6％Ts；CAO与CT的交点分别为t3，t4；VGS ZVT为辅管驱动脉冲，其导通占空比为DZVT，VGS MAIN为主管驱动脉冲，其导通占空比为DMAIN，主管和辅管的导通占空比之和为D1。
总结上述驱动脉冲分配的特点如下1.辅管是在t0时刻导通的；2.DZVT＜6％Ts；3.D1＞6％Ts；通过分析ZVT Boost PFC电路的工作原理，可以得到以下公式D1＝(Vco-Vac(t))/Vco——Vac(t)表示交流输入Vac经整流之后的瞬时值；——Vco表示输出电压，即负载上的电压；这样，因受特点3的限制，Vac的最大值不能太高，如当Vco取400VDC时，Vac的最大值不能高于400*(1-6％)＝376VDC，Vac的有效值不能高于376/1.414＝266Vac。这样仅仅能满足电网的基本要求(220VAC+20％)，试验中通过电路设计调试也证实了，当输入电压再增大时，UC3855A/B芯片的控制环必然调整不过来，分析图2可知，CAO可能低于1V，从而封锁驱动脉冲，导致驱动脉冲丢失，这造成了输入电流在峰值段振荡，电感L发出刺耳的噪声，这在产品中是不可以接受的。当然我们可以通过提高Vco来解决，但这需要增加功率器件的电压应力，实际上400VDC对于合适的功率器件来讲基本是已经没有裕量了(如主管辅管一般为500V，主二极管一般为600V，输出滤波电容一般为450V)，实际使用时希望Vco还要小于400VDC，这样就满足不了电网的基本要求了。检索国内外专利，尚未看到针对以上问题的解决方案。而要选用ZVT Boost PFC电路，就必须从根本上解决这些问题。
在
背景技术：
部分已经说明调制波CAO与载波CT的交点分别为t3，t4，设这段时间对应的占空比为D2，从PWM驱动脉冲产生的原理可以看出，D2正是需要的主管和辅管的驱动脉冲占空比之和。本发明技术方案的要点是将VTzvt的导通时刻由t0推迟到t3，VTzvt关断的同时再导通VTmain，VTmain在t4时关断，这样就满足ZVT条件，并使得VTmain和VTzvt的导通占空比之和为D2而非D1。可以通过逻辑电路实现；这部分逻辑电路也可以用离散元器件搭建，也可以集成到控制芯片中去。
本发明技术方案如下本发明包括主管漏源端电压检测电路、PWM比较器电路和主管辅管驱动脉冲分配电路；主管漏源端电压VDSMAIN经主管漏源端电压检测电路检测后输出检测信号ZVS，当VDS MAIN低时，ZVS为低电平，否则为高电平；高低电平的转换值由主管辅管驱动脉冲分配电路中的逻辑电路特性决定；PWM比较器电路，产生占空比为D2的DRV信号；主管辅管驱动脉冲分配电路实现从DRV构造辅管驱动信号VTzvt和主管驱动信号VTmain，满足下述三个条件a、辅管驱动脉冲信号VGSZVT＝DRV·ZVS，b、主管驱动脉冲信号VGSMAIN＝DRV·ZVS，c、两者之和VGSZVT+VGSMAIN＝DRV。
采用本发明的技术方案，Vco降到380VDC时，输入市电电压最大值仍然可以超过275VAC(220VAC+25％)，即使峰值超过380VDC，电路也能正常工作，输入电流没有任何振荡，升压电感没有噪声。而采用同样的主电路和采样电路结构，原UC3855A/B控制电路方案在Vco为400VDC时输入市电电压最大值只能到266VAC，再高就会出现背景技术部分所述的问题。
图4为实现本发明的原理框图主管漏源端电压检测电路101，VDS MAIN为主管漏源端电压，ZVS为其检测信号，当VDS MAIN低时，ZVS为低电平，否则为高电平，高低电平的转换值由主管辅管驱动脉冲分配电路103中的逻辑电路特性决定；PWM比较器电路102产生占空比为D2的DRV信号；主管辅管驱动脉冲分配电路103为实现从DRV构造辅管驱动信号VTzvt和主管驱动信号VTmain的电路，满足下述三个条件1、辅管驱动信号VGSZVT＝DRV·ZVS，2、主管驱动信号VGSMAIN＝DRV·ZVS，3、两者之和VGSZVT+VGSMAIN＝DRV。
图5为实现本发明的一种具体电路原理图主管漏源端电压检测电路101具体实现如下二极管阴极接主管漏端，阳极接ZVS，辅助电源Vcc经电阻接ZVS，电容跨接在ZVS端和地之间；PWM比较器电路102中只有一个施密特比较器，反相输入端接调制波CAO，同相输入端接载波CT，输出信号为DRV；主管辅管驱动脉冲分配电路103(a)包括第一与非门NAND1的两个输入端分别接ZVS和DRV，第一与非门NAND1的输出接第二与非门NAND2的两个输入端，而第二与非门NAND2的输出为辅管的驱动脉冲；第三与非门NAND3的两个输入端分别接第一与非门NAND1的输出和DRV，第三与非门NAND3的输出接第四与非门NAND4的两个输入端，第四与非门NAND4的输出为主管的驱动脉冲；第一电容跨接在第一与非门NAND1的输出和地之间，第二电容跨接在第三与非门NAND3的输出和地之间。所述的2个电容为滤波防抖用，电容值可以取得小一些。主管漏源端电压检测电路101的辅助电源Vcc给ZVS提供一个电平转换，因此与主管辅管驱动脉冲分配电路103(a)中的逻辑芯片电源最好相同，所述主管漏源端电压检测电路101的二极管反向耐压要大于Vco。
图6是一种实现图5中103(a)部分功能的电路原理图103(b)第一与门AND1的两个输入端分别接ENA信号和DRV，第一与非门NAND1的两个输入端都接ZVS，第二与非门NAND2的两个输入端都接第一与非门NAND1的输出，第二与门AND2的两个输入端分别接第一与门AND1的输出和第一与非门NAND1的输出，第三与门AND3的两个输入端分别接第一与门AND1的输出和第二与非门NAND2的输出，而第三与门AND3的输出为辅管的驱动脉冲，第二与非门NAND2的输出为主管的驱动脉冲。第一电阻跨接在第一与门AND1的输出和地之间，第二电阻跨接在第一与非门NAND1的输出和地之间，所述的两个电阻为滤波防抖用，电阻值可以取得大一些。
103(a)与103(b)两种电路的区别在于，前一种实现简单，只要一片4路与非门即可，后一种虽然既需要与门，又需要与非门，比较复杂，但可以集成ENA信号，当ENA信号为低电平时，封锁驱动脉冲，结合其它电路可用于输出电压过高，输入电流过大，短路等等保护。
如果能将所述的UC3855(A/B)的控制环路部分和本技术方案所提出的电路103(a)或(b)集成为单个芯片，是很简洁的。不过即使目前没有集成，也可以利用UC3854(A/B)的控制环路(提供CT和CAO信号，与UC3855(A/B)的控制环路原理相同)外加本方案中所述的驱动脉冲分配电路构成ZVT Boost PFC电路的控制电路。从方便使用的角度考虑，还可以直接用UC3854(A/B)驱动输出(其占空比为D3，即图3中的[t1，t4])代替DRV，也就是将图4中的PWM比较器电路102部分的输出DRV直接用UC3854(A/B)驱动输出代替。可以看到，当输入市电电压峰值较高，要求D2＜6％时，D3可以＜6％，控制环可以调整过来，不会造成混乱，当然这会带来新的问题，即市电过零时，电流波形失真更严重些，相对电压峰值高时输入电流峰值段振荡的问题，但还是可以接受的。
权利要求
1.一种零电压转换升压功率因数校正电路的控制装置，包括主管漏源端电压检测电路(101)、PWM比较器电路(102)和主管辅管驱动脉冲分配电路(103)；主管漏源端电压VDS MAIN经主管漏源端电压检测电路(101)检测后输出检测信号ZVS，当VDS MAIN低时，ZVS为低电平，否则为高电平；高低电平的转换值由主管辅管驱动脉冲分配电路(103)中的逻辑电路特性决定；PWM比较器电路(102)，产生占空比为D2的DRV信号；主管辅管驱动脉冲分配电路(103)实现从DRV构造辅管驱动信号VTzvt和主管驱动信号VTmain的导信号电路，满足下述三个条件a、辅管驱动脉冲信号VGSZVT＝DRV·ZVS，b、主管驱动脉冲信号VGSMAIN＝DRV·ZVS，c两者之和VGSZVT+VGSMAIN＝DRV。
2.根据权利要求1所述的一种零电压转换升压功率因数校正电路的控制装置，其特征在于所述的管辅管驱动脉冲分配电路(103)包括第一与非门NAND1的两个输入端分别接ZVS和DRV，第一与非门NAND1的输出接第二与非门NAND2的两个输入端，而第二与非门NAND2的输出为辅管的驱动脉冲；第三与非门NAND3的两个输入端分别接第一与非门NAND1的输出和DRV，第三与非门NAND3的输出接第四与非门NAND4的两个输入端，第四与非门NAND4的输出为主管的驱动脉冲。
3.根据权利要求2所述的一种零电压转换升压功率因数校正电路的控制装置，其特征在于所述的管辅管驱动脉冲分配电路(103)还包括第一电容跨接在第一与非门NAND1的输出和地之间，第二电容跨接在第三与非门NAND3的输出和地之间；所述的2个电容为滤波防抖用。
4.根据权利要求1所述的一种零电压转换升压功率因数校正电路的控制装置，其特征在于所述的管辅管驱动脉冲分配电路(103)包括第一与门AND1的两个输入端分别接ENA信号和DRV，第一与非门NAND1的两个输入端都接ZVS，第二与非门NAND2的两个输入端都接第一与非门NAND1的输出，第二与门AND2的两个输入端分别接第一与门AND1的输出和第一与非门NAND1的输出，第三与门AND3的两个输入端分别接第一与门AND1的输出和第二与非门NAND2的输出，而第三与门AND3的输出为辅管的驱动脉冲，第二与非门NAND2的输出为主管的驱动脉冲。
5.根据权利要求4所述的一种零电压转换升压功率因数校正电路的控制装置，其特征在于所述的管辅管驱动脉冲分配电路(103)还包括第一电阻跨接在第一与门AND1的输出和地之间，第二电阻跨接在第一与非门NAND1的输出和地之间，所述的两个电阻为滤波防抖用。
全文摘要
一种零电压转换升压功率因数校正电路的控制装置,涉及驱动脉冲占空比的分配控制,包括主管漏源端电压检测电路、PWM比较器电路和主管辅管驱动脉冲分配电路；主管漏源端电压V
文档编号H02M1/08GK1423402SQ0113230
公开日2003年6月11日 申请日期2001年11月22日 优先权日2001年11月22日
发明者罗勇, 王毅, 徐波 申请人:深圳市中兴通讯股份有限公司上海第二研究所