专利名称：非绝缘降压型dc－dc变压器的制作方法
技术领域：
本发明涉及降压型DC-DC变压器，尤其涉及非绝缘降压型DC-DC变压器，在负载电流多场合进行同步整流，在负载电流少场合进行非同步整流。
背景技术：
作为降压型的开关调节器那样的使用电感器的非绝缘降压型DC-DC变压器(以下简记为“降压型DC-DC变压器”)的整流方式，有同步整流方式及非同步整流方式。在降压型DC-DC变压器中，有连续模式及断续模式，所述连续模式是指以负载电流大的重负载下，电流持续流过电感器，所述断续模式是指若成为负载电流小的轻负载，则发生电流不流过电感器场合。
图7表示同步整流式的降压型DC-DC变压器的输出电路部的以往例。
图7那样的输出电路部结构的同步整流式的降压型DC-DC变压器在连续模式时效率高，但是，若成为断续模式，则从载荷侧通过同步整流用晶体管M102，流向接地电压的逆电流发生，效率极端低下。
成为轻负载场合，为了减轻因开关晶体管M101和同步整流用晶体管M102的开关频繁动作而产生的开关损失，通常从PWM控制切换为PFM控制。
移到PFM控制场合，为了防止逆电流引起的效率低下，进行切换，使得输出电路部成为非同步整流方式。如图8所示，作为非同步整流方式的降压型DC-DC变压器中的输出电路部，一般使用二极管D101，作为整流用元件。在图8电路中，即使成为断续模式，负载侧的电压成为二极管D101的逆方向偏压，能阻止逆电流。但是，二极管D101顺方向电压大至0.6V左右，二极管D101本身的电力消耗大，难以使得效率大幅度得到提高。
作为非同步整流方式下使得效率改善的DC-DC变压器，提出过如图9所示的电路，例如参照日本专利第3402983号公报(以下简记为“专利文献1”)。
在图9中，作为PWM比较器(没有图示)的输出信号的驱动信号输入由PNP晶体管构成的开关用场效应晶体管Q101的基极。该驱动信号成为高电平，场效应晶体管Q101一截断，则电感器L101的一端的电压V101降低到负电压。在比较器CMP101中，非反转输入端与接地电压连接，场效应晶体管Q101和电感器L101的连接部的电压V101输入反转输入端，比较器CMP101具有磁滞。
若电压V101成为负压，则比较器CMP101的输出端成为高电平，比较器CMP101的输出端与整流用MOS晶体管M102的栅极连接，整流用MOS晶体管M102截断。因此，电感器L101的电流成为0A，电压V101上升，若成为接地电压以上，则比较器CMP101的输出端成为低电平，使得整流用MOS晶体管M102截断，阻止来自负载侧的逆电流。在整流用MOS晶体管M102，使用通态电阻比肖特基二极管D101小者，能提高非同步整流时的效率。
但是，在图9电路中，使用比较器CMP101，控制整流用MOS晶体管M102，电压V101降低到负压后，整流用MOS晶体管M102接通前，动作迟缓。为了克服该动作迟缓，设置肖特基二极管D101，在图8电路中追加整流用MOS晶体管M102及比较器CMP101，存在电路面积增加问题。
发明内容
本发明就是为解决上述先有技术所存在的问题而提出来的，其目的在于，提供几乎不增加电路面积、能提高效率的非同步整流型的非绝缘降压型DC-DC变压器。
为了达到上述目的，本发明提出以下技术方案。
(1)一种非绝缘降压型DC-DC变压器，构成降压型开关调节器，将输入到输入端的输入电压降压到所定的定压，向与输出端连接的负载输出，在所述输入端和输出端之间，连接开关晶体管和电感器的串联电路，其特征在于设有由P型晶体管构成的整流用晶体管，连接在所述开关晶体管和电感器的连接部与负侧电源电压之间，控制极与所述开关晶体管和电感器的连接部连接。
(2)在(1)所述的非绝缘降压型DC-DC变压器中，其特征在于
进一步包括同步整流用晶体管，与所述整流用晶体管并联连接，控制信号输入控制极，以进行与所述开关晶体管相反的开关动作；驱动控制电路，根据从外部输入的控制信号，控制驱动所述同步整流用晶体管；其中，若输入指示在同步整流模式下动作的所述控制信号，所述驱动控制电路接通所述同步整流用晶体管，若输入指示在非同步整流模式下动作的所述控制信号，所述驱动控制电路截止所述同步整流用晶体管，成为断开状态。
(3)在(2)所述的非绝缘降压型DC-DC变压器中，其特征在于所述负载减少消耗电流，实行低消耗电力动作场合，输入所述控制信号，指示在所述非同步整流模式下动作，所述负载实行通常动作场合，输入所述控制信号，指示在所述同步整流模式下动作。
(4)在(1)-(3)中任一个所述的非绝缘降压型DC-DC变压器中，其特征在于所述整流用晶体管由PMOS晶体管构成。
(5)在(1)-(3)中任一个所述的非绝缘降压型DC-DC变压器中，其特征在于所述整流用晶体管由PNP晶体管构成。
按照本发明的非绝缘降压型DC-DC变压器，设置例如PMOS晶体管或PNP晶体管那样的P型晶体管构成的整流用晶体管，电感器一端的电压输入该整流用晶体管的控制极，不增加零件数，能抑制电路规模增加，与使用二极管场合相比，能提高效率。
按照本发明的非绝缘降压型DC-DC变压器，除了上述整流用晶体管，还设有同步整流用晶体管，当负载电流大的重负载时，接通同步整流用晶体管，实行同步整流，当负载电流小的轻负载时，截止同步整流用晶体管，成为断开状态，实行使用整流用晶体管的非同步整流，无论是轻负载还是重负载，都能实现高效率。
图1表示本发明第1实施例的降压型DC-DC变压器的构成例。
图2表示图1中各信号的波形例的时间图。
图3表示驱动信号Sd，电感器电流iL及电压V1的关系例。
图4表示MOS晶体管的栅极电压Vgs和漏极电流id的关系例。
图5表示本发明第1实施例的降压型DC-DC变压器的另一构成例。
图6表示本发明第2实施例的降压型DC-DC变压器的构成例。
图7表示以往的降压型DC-DC变压器的输出电路部的构成例。
图8表示以往的降压型DC-DC变压器的输出电路部的另一构成例。
图9表示以往的降压型DC-DC变压器的输出电路部的又一构成例。
具体实施例方式
下面参照附图详细说明本发明实施例，在以下实施例中，虽然对构成要素，种类，组合，形状，相对配置等作了各种限定，但是，这些仅仅是例举，本发明并不局限于此。
第1实施例图1表示本发明第1实施例的降压型DC-DC变压器的构成例。
在图1中，非绝缘降压型DC-DC变压器1是降压型的开关调节器，输入电压Vin输入到输入端IN，非绝缘降压型DC-DC变压器1将该输入电压Vin变换为所定的定电压，作为输出电压Vout从输出端OUT向负载10输出。
降压型DC-DC变压器1设有由PMOS晶体管构成的用于进行开关动作以控制输入电压Vin输出的开关晶体管M1，以及由PMOS晶体管构成的整流用晶体管M2。
降压型DC-DC变压器1还设有基准电压发生电路2，输出电压检测用的电阻R1，R2，电感器L1，平滑用的电容器C1，构成噪音滤波器的电容器C2，位相补偿用的电阻R3，电容器C3，误差放大电路3，振荡电路4，PWM比较器5，驱动电路6。
在降压型DC-DC变压器1中，除电感器L1及电容器C1的各电路可以集成在一集成电路(integrated circuit，以下简记为“IC”)中，也可以根据场合，将除开关晶体管M1和/或整流用晶体管M2，电感器L1及电容器C1的各电路集成在一IC中。
基准电压发生电路2生成所定基准电压Vref输出，所述输出电压检测用的电阻R1，R2对输出电压Vout进行分压，生成分压电压Vfb输出。所述误差放大电路3放大所述分压电压Vfb和基准电压Vref的电压差，生成输出信号EAo输出。
振荡电路4生成所定的三角形波信号TW输出，PWM比较器5根据所述误差放大电路3的输出信号Eao以及三角形波信号TW，生成用于PWM控制的脉冲信号Spw输出。驱动电路6根据脉冲信号Spw生成用于驱动开关晶体管M1的驱动信号Sb，向开关晶体管M1的栅极输出。
在输入端IN和接地电压GND之间串联连接开关晶体管M1和整流用晶体管M2，将开关晶体管M1和整流用晶体管M2的连接部设为Lx。整流用晶体管M2的栅极与该连接部Lx连接，电感器L1连接在连接部Lx和输出端OUT之间。输出端OUT和接地电压GND之间串联连接电阻R1，R2，同时，输出端OUT和接地电压GND之间连接电容器C1，从电阻R1，R2的连接部输出分压电压Vfb。电阻R1和电容器C2并联。在误差放大电路3中，分压电压Vfb输入反转输入端，基准电压Vref输入非反转输入端，输出端与PWM比较器5的反转输入端连接。
在误差放大电路3输出端和接地电压GND之间串联连接电阻R3及电容器C3，该串接电路构成位相补偿电路。三角形波信号TW输入PWM比较器5的非反转输入端，从PWM比较器5输出脉冲信号Spw，该脉冲信号Spw输入驱动电路6的输入端PWMI，从驱动电路6的输出端PHS向开关晶体管M1的栅极输出驱动信号Sb。驱动信号Sb是使得高电平和低电平反复的时钟信号。
在这种结构中，参照图2说明图1电路动作，图2表示图1中各信号的波形例的时间图。
误差放大电路3放大所述分压电压Vfb和基准电压Vref的电压差，向PWM比较器5的反转输入端输出。从振荡电路4生成三角形波信号TW输出到PWM比较器5的非反转输入端，脉冲信号Spw与误差放大电路3的输出信号EAo相对应，PWM比较器5将该脉冲信号Spw向驱动电路6的输入端PWMI输出。
脉冲信号Spw输入到输入端PWMI，驱动信号Sb根据所述脉冲信号Spw的脉冲宽度，从输出端PHS输出该驱动信号Sb，控制开关晶体管M1接通或截断。即，若输出电压Vout低下，则误差放大电路3的输出信号EAo电压上升，PWM比较器5的输出脉冲宽度变大，开关晶体管M1接通时间比例增加，输出电压Vout上升。相反，若输出电压Vout上升，则进行上述逆动作，使得输出电压Vout低下，输出电压Vout总是维持在一定的电压。
当处于流过负载10的负载电流大的重负载场合，在开关晶体管M1断开期间，流过电感器L1的电流即电感电流iL不会降低到0A，但若负载电流减少，开关晶体管M1断开期间变长，并且，电感电流iL也减少。若负载电流进一步减少，如图2P点所示，电感电流iL的最低电流值成为0A，则电压V1一直上升到输出电压Vout，整流用晶体管M2断开。结果，电感电流iL不流动，能防止发生逆电流。
图3表示驱动信号Sd，电感器电流iL及作为连接部Lx电压的电压V1的关系例，分别表示重负载时的连续模式场合，以及轻负载时的断续模式场合。
先说明重负载时的连续模式场合。
若驱动信号Sd从高电平变化到低电平，则开关晶体管M1接通，电压V1如重负载时的连续模式的A点所示，大致成为输入电压Vin。驱动信号Sd为低电平期间，电感器电流iL增加，如重负载时的连续模式的B所示。
若驱动信号Sd变化到高电平，则开关晶体管M1断开，但是，电感器L1继续流过电流，逆电力发生，电压V1降低到负压。若电压V1成为整流用晶体管M2的阈值电压Vth2，则整流用晶体管M2接通，电感器电流iL从接地电压GND通过整流用晶体管M2流向负载10。此时的电压V1成为相对流过整流用晶体管M2的漏极电流的栅极电压Vgs2，负载电流越大，电压V1越小。驱动信号Sd为高电平期间，电感器电流iL逐渐减少，如重负载时的连续模式的D所示。电压V1即整流用晶体管M2接通时的栅极电压Vgs2也如重负载时的连续模式的E所示逐渐上升。但是，电感器电流iL成为0A前，驱动信号Sd下降到低电平，电感器电流iL不会成为0A。
下面说明图3所示轻负载时的断续模式场合。
驱动信号Sd成为低电平后，低电平期间，以及成为高电平前的动作与上述连续模式相同，说明省略。
驱动信号Sd成为高电平后，在该高电平期间，电感器电流iL如图3的轻负载时的断续模式的d所示，逐渐减少，电压V1逐渐上升。但是，若电感器电流iL到达轻负载时的断续模式所示e点即0A，则电压V1一直上升到输出电压Vout。结果，整流用晶体管M2断开，成为截止状态，如轻负载时的断续模式的f所示，没有电感器电流iL，能防止发生逆流电流。
这样，即使在轻负载时的断续模式场合，也能防止发生逆流电流，能防止效率低下。
图4表示MOS晶体管的栅极电压Vgs和漏极电流id的关系例。在图4中，纵轴为对数标度。在MOS晶体管的弱反转区域，栅极电压Vgs与漏极电流id的对数成正比，在MOS晶体管的强反转区域，漏极电流id与栅极电压Vgs的平方成正比。即，漏极电流id越小，栅极电压Vgs越小，越是轻负载，效率越高。
MOS晶体管的阈值电压Vth可以通过制造工艺变更，通过使得该阈值电压Vth比以往的整流用二极管的顺向电压小，即使在重负载时也能提高效率。
这样，第1实施例中的DC-DC变压器使用二极管连接PMOS晶体管的电路，代替图8的二极管D1，不增加如图9所示的零件数，能抑制电路规模增加，比使用整流用二极管场合，能提高效率。
在图1中，也可以使用由PNP晶体管构成的整流用晶体管Q2，代替整流用晶体管M2，这种场合，图1成为图5构成。
图5电路动作与图1的使用PMOS晶体管M2的电路完全相同，但是，整流用晶体管Q2接通时的电压V1成为整流用晶体管Q2的发射极-基极间电压Vbe，效率与图8所示的使用以往技术的二极管D1场合没有变化。
第2实施例在上述第1实施例中，也可以进一步设置同步整流用晶体管，该发明作为第2实施例。
图6表示本发明第2实施例的降压型DC-DC变压器的构成例。在图6中，与图1相同或相当者使用相同符号，说明省略，仅说明与图1不同点。
图6与图1的不同点在于，在图1电路中追加使用NMOS晶体管的同步整流用晶体管M3，以及根据切换信号S1控制是否将驱动信号Sd输入同步整流用晶体管M3栅极的PMOS晶体管M4和NMOS晶体管M5。随着上述变更，将图1的降压型DC-DC变压器1变更为图6的降压型DC-DC变压器1a。
在图6中，降压型DC-DC变压器1a是降压型的开关调节器，输入电压Vin输入到输入端IN，降压型DC-DC变压器1a将该输入电压Vin变换为所定的定电压，作为输出电压Vout从输出端OUT向负载10输出。
降压型DC-DC变压器1a设有开关晶体管M1，整流用晶体管M2，同步整流用晶体管M3，PMOS晶体管M4，NMOS晶体管M5，基准电压发生电路2，输出电压检测用的电阻R1，R2，电感器L1，平滑用的电容器C1，构成噪音滤波器的电容器C2，位相补偿用的电阻R3，电容器C3，误差放大电路3，振荡电路4，PWM比较器5，驱动电路6。PMOS晶体管M4及NMOS晶体管M5构成驱动控制电路。
在连接不Lx和接地电压GND之间连接同步整流用晶体管M3，在开关晶体管M1的栅极和接地电压GND之间串联连接PMOS晶体管M4及NMOS晶体管M5。同步整流用晶体管M3的栅极与PMOS晶体管M4和NMOS晶体管M5的连接部连接，来自外部的切换信号S1分别输入PMOS晶体管M4及NMOS晶体管M5的各栅极。
在这种构成中，重负载场合，切换信号S1成为低电平，PMOS晶体管M4接通，同时，NMOS晶体管M5断开，驱动信号Sd输入同步整流用晶体管M3的栅极。因此，同步整流用晶体管M3与开关晶体管M1互补实行接通/断开动作，实行同步整流。若同步整流用晶体管M3接通，则电压V1成为接近0V的电压，成为整流用晶体管M2的阈值电压以下，整流用晶体管M2保持截止状态，不起整流作用。但是，同步整流用晶体管M3接通时的电压V1若超过整流用晶体管M2的阈值电压，则整流用晶体管M2接通，起整流作用。
轻负载场合，切换信号S1成为高电平，PMOS晶体管M4断开，同时，NMOS晶体管M5接通，同步整流用晶体管M3的栅极成为接地电压GND，因此，同步整流用晶体管M3断开，成为截止状态。在这种状态下，与图1电路完全相同，通过整流用晶体管M2，成为非同步整流。
这样，第2实施例中的DC-DC变压器在轻负载状态那样，电感器电流iL小的状态下，整流用晶体管M2的栅极-源极间电压Vgs变小。因此，能得到与上述第1实施例相同的效果，同时，与使用二极管的非同步整流相比，能提高效率。
上面参照
了本发明的实施例，但本发明并不局限于上述实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。
权利要求
1.一种非绝缘降压型DC-DC变压器，构成降压型开关调节器，将输入到输入端的输入电压降压到所定的定压，向与输出端连接的负载输出，在所述输入端和输出端之间，连接开关晶体管和电感器的串联电路，其特征在于设有由P型晶体管构成的整流用晶体管，连接在所述开关晶体管和电感器的连接部与负侧电源电压之间，控制极与所述开关晶体管和电感器的连接部连接。
2.如权利要求1所述的非绝缘降压型DC-DC变压器，其特征在于进一步包括同步整流用晶体管，与所述整流用晶体管并联连接，控制信号输入控制极，以进行与所述开关晶体管相反的开关动作；驱动控制电路，根据从外部输入的控制信号，控制驱动所述同步整流用晶体管；其中，若输入指示在同步整流模式下动作的所述控制信号，所述驱动控制电路接通所述同步整流用晶体管，若输入指示在非同步整流模式下动作的所述控制信号，所述驱动控制电路截止所述同步整流用晶体管，成为断开状态。
3.如权利要求2所述的非绝缘降压型DC-DC变压器，其特征在于所述负载减少消耗电流，实行低消耗电力动作场合，输入所述控制信号，指示在所述非同步整流模式下动作，所述负载实行通常动作场合，输入所述控制信号，指示在所述同步整流模式下动作。
4.如权利要求1-3中任一个所述的非绝缘降压型DC-DC变压器，其特征在于所述整流用晶体管由PMOS晶体管构成。
5.如权利要求1-3中任一个所述的非绝缘降压型DC-DC变压器，其特征在于所述整流用晶体管由PNP晶体管构成。
全文摘要
本发明涉及降压型DC－DC变压器。若负载电流减少，则开关晶体管(M1)截止时间长，且电感器电流iL也减少，负载电流进一步减少，若电感器电流iL的最低电流值成为0A，则电压V1上升到输出电压Vout，整流用晶体管(M2)截止，不流过电感器电流iL，防止发生逆流电流。提供几乎不增加电路面积、能提高效率的非同步整流型的非绝缘降压型DC－DC变压器。
文档编号H02M3/155GK101039069SQ20071008576
公开日2007年9月19日 申请日期2007年3月14日 优先权日2006年3月17日
发明者西田淳二 申请人:株式会社理光