电源电路及具备该电源电路的电子设备的制作方法

专利名称：电源电路及具备该电源电路的电子设备的制作方法
技术领域：
本发明涉及电源电路及具备该电源电路的电子设备，特别是涉及由单一导电型(n型或p型)的MOS晶体管构成，适合用作把供给了的 直流输入电压变换为特别给定的电平的直流输出电压的DC/DC变换器 的电源电路及具备该电源电路的电子设备。
背景技术：
在由半导体元件构成的电源电路中，有由以晶体管等构成的电子 开关和电容器组成的充电泵电路。该充电泵电路是用半导体晶体管、 薄膜晶体管等来集成电子开关，因而能小型轻量化，所以广泛用于携 带电话机、笔记本电脑等携带用电子设备。作为构成半导体装置的电 路， 一般而言，因为具有n型MOS晶体管(以下称为「nMOS」)及p 型MOS晶体管(以下称为「pM0S」)的CMOS电路消耗功率低，所以 常常采用同CMOS电路。然而，为了制造采用CMOS电路的半导体装 置，除了需要成膜、掩膜曝光、蚀刻等工序之外，还有用于制作pMOS 及nMOS的多次杂质注入工序，制造工序变得复杂，这是存在的问题。另一方面，只以pMOS或nMOS的单一导电性的MOS晶体管构 成的半导体装置，因为可以在其制造工序中减少杂质注入等工序数， 所以制造工序变得比较简单。然而，在只以单一导电性的MOS晶体管 构成的场合，与CMOS相比，消耗功率大，噪声容限度低，输出余量 降低，这是存在的问题点。因此，提出了改善这些问题点的半导体装 置。以前，作为这种技术，例如有专利文献l(日本专利第3040885号 公报，第3页，图6)中记载的。专利文献1中记载的电源电路(在同文
献中为「电压升压电路」)，如图18所示，由nMOS晶体管MT5A、 MT1A、 MT2A、 MT3A、 MT4A、 MT6A、 MT7A、 MT5B、 MT1B、 MT2B、 MT3B、 MT4B、 MT6B、 MT7B和电容C0A、 C1A、 C2A、 C3A、 C4A、 C5A、 COB、 C1B、 C2B、 C3B、 C4B、 C5B构成。该电源电路是根据 直流输入电压[VDD]及互相反相位的时钟CLKA、 CLKB，生成电位比 同直流输入电压[VDD]高的直流输出电压[VOUT]的电路。在该电压升压电路中，与时钟CLKA及时钟CLKB从低电位 [VSS(=0V)]向高电位[VDD]的跳变，或从高电位[VDD]向低电位[VSS] 的跳变同步，各nMOS晶体管成为导通状态或截止状态。即，时钟CLKA 为低电位[VSS]，且时钟CLKB为高电位[VDD]时，理想的是，nMOS 晶体管MT5A、 MT1B、 MT2A、 MT3B、 MT4A、 MT6B、 MT7A成为 导通状态，并且nMOS晶体管MT5B、 MT1A、 MT2B、 MT3A、 MT4B、 MT6A、 MT7B成为截止状态。此时，节点N0A的电位被充电至从直 流输入电压[VDD]按nMOS晶体管MT5A的栅极阈值电压[Vth]降低的 电位[VDD — Vth]。还有，节点N0B的电位，由于时钟CLKB跳变至高 电位[VDD]，因而被升压至电位[2XVDD — Vth]。节点N1B的电位， 因为nMOS晶体管MT1B为导通状态，所以与节点N0B成为同电位。其次，时钟CLKA的电位成为高电位[VDD]时，由于电容COA已 经被充电至电压[VDD — Vth]，因而节点NOA被升压至电位[VDD — Vth+VDD=2XVDD — Vth]，如果nMOS晶体管MT1A为导通状态，贝!J 节点NlA也被升压至电位[2XVDD — Vth]。同样，节点N1B从电位[2 XVDD — Vth]被升压至电位[3XVDD —Vth]。以下，各节点依次升压， 直流输出电压[VOUT]，理想的是，被升压至电位[6XVDD — Vth]。然而，在上述现有电源电路中，有以下问题点。即，因为在nMOS 晶体管应该成为截止状态的期间，导通状态还继续存在，所以升压电 压降低，这是存在的问题点。在上述图18表示的电源电路中，例如， 时钟CLKA为低电位[VSS]，并且时钟CLKB为高电位[VDD]时，节点.NOB被升压至电位[2XVDD — Vth]，并且节点N1A被升压至电位[3X VDD —Vth]。此时，nMOS晶体管MT1B成为导通状态的条件是与栅 极电极连接的节点N1A和与源极电极连接的节点NOB的电位差(栅 极 源极电极间电压Vgs)成为[VDD]。另一方面，时钟CLKA为高电 位[VDD]，并且时钟CLKB为低电位[VSS]时，节点NOB的电位降低到 nMOS晶体管MT5B成为导通状态的电位[VDD —Vth]为止。此时，节点NIA的电位降低至电位[2XVDD — Vth]， nMOS晶体 管MT1B，在栅极.源极电极间电压Vgs为[VDD—2XVDD —Vth) — (VDD — Vth)]的场合，导通状态会继续存在。因此，电流从节点NIB 流到节点N0B，使得同节点N1B的升压电压降低。并且，节点NOB的 电位上升或节点NIA的电位降低，在同节点NOB和同节点NIA之间 的电压成为nMOS晶体管MT1B的栅极阈值电压以下时同nMOS晶体 管MT1B成为截止状态。因而，在该电源电路(充电泵电路)中，实际的 直流输出电压[VOUT]比[6XVDD — Vth]还低，电源效率降低，这是存 在的问题点。其原因在于，构成充电泵的各nMOS晶体管的栅极信号不是用于 把同各nMOS晶体管完全置于截止状态的充分的电平。一般而言，MOS 晶体管的导通条件是栅极 源极间电压Vgs^VDD>Vth，并且截止条 件是Vgs《0V，图18中的nMOS晶体管MT1B成为导通状态的栅极信 号的电平是电位[3XVDD — Vth]，成为截止状态的栅极信号的电平是电 位[VDD — Vth]。该栅极信号是相对于振幅[VDD]的时钟CLKA及时钟 CLKB，放大到振幅[2XVDD]的信号。作为放大时钟的振幅的电路，有电平移动电路。在专利文献2(专 利文献2:特开2005 — 037842号公报，摘要，图l)记载的显示装置中， 包含这样的电平移动电路。该电平移动电路，如图19所示，由nMOS 晶体管MT1L、 MT2L、 MT3L构成。在该电平移动电路中，输入具有 电位[VDD]或电位[VSS]的电平的互相反相位的时钟INA、 INB，生成
把高电位侧的电平从电位[VDD]变换至电位[VDH]所得的放大信号 OUTA。还有，在用pMOS晶体管构成具有与上述电平移动电路同样功能 的电平移动电路的场合，对于直流电源而言是通过互相更换电源电位 [VDH]和电源电位[VSS]来构成。另一方面，对于输入信号而言，需要 相对于高电位[VDD]及低电位[VSS]的时钟，把高电位侧变更为电位 [VDH]，并且把低电位侧变更为电位[VDH — VDD]。这些时钟，振幅与 图19的场合是一样的，而电位电平按[VDH — VDD]上升。因此，就需 要用于生成该电平移动电路的输入信号的别的信号生成电路，这是存 在的问题点。发明内容该发明是鉴于上述情况而提出的，其目的是提供通过把充电泵电 路和作为输出构成同充电泵电路的MOS晶体管的栅极信号的栅极控制 电路的电平移动电路组合起来，从而在由单一导电型的MOS晶体管构 成它们的场合，输出电压也不降低的电源电路及具备同电源电路的电 子设备。为了解决上述课题，根据该发明，提供电源电路，其具备充电 泵电路，具有MOS晶体管及电容，在时钟为第1电平且各MOS晶体 管为导通状态时，靠给定的直流输入电压通过各MOS晶体管把各电容 充电至作为充电电压的电压，在上述时钟为第2电平且各MOS晶体管 为截止状态时，生成使上述充电电压按上述时钟的振幅而变化所得的 电平的生成电压；以及栅极控制电路，对各MOS晶体管的栅极电极， 与各电容的电压向上述生成电压或上述充电电压的变化同步，施加用 于把各MOS晶体管置于截止状态或导通状态的控制电压。还有，该发明的电源电路，其中，上述栅极控制电路是以从上述 生成电压变为上述充电电压的上述电容的电位作为输入的电平移动电 路。根据上述构成，由栅极控制电路，对MOS晶体管的栅极电极，与电容的电压向生成电压或充电电压的变化同步，施加用于把同MOS晶 体管置于截止状态或导通状态的控制电压，因而能对同MOS晶体管确 实地进行导通/截止控制。还有，根据该发明的构成，由第l栅极控制电路，对第1M0S晶 体管的第1栅极电极，与从第1生成电压向第1充电电压的变化同步 而施加与第1电平相同电平的第1控制电压，另一方面与从第2生成 电压向第2充电电压的变化同步而施加与上述第1生成电压相同电平 的上述第1控制电压，因而能对第1MOS晶体管确实地进行导通/截止 控制。同样，由第2栅极控制电路，对第2MOS晶体管的第2栅极电 极，与从第2生成电压向第2充电电压的变化同步而施加与第1电平 相同电平的第2控制电压，与从第1生成电压向第1充电电压的变化 同步而施加与上述第2生成电压相同电平的上述第2控制电压，因而 能对第2MOS晶体管确实地进行导通/截止控制。由此，能避免电流漏 泄，能防止直流输出电压的降低。还有，根据该发明的构成，第4节点通过第5MOS晶体管而与第 6MOS晶体管的第6栅极电极连接，因而即使在第5节点的电位是与直 流输出电压相同电平的场合，也能保持同第6MOS晶体管为截止状态。 同样，第2节点通过第8MOS晶体管而与第9MOS晶体管的第9栅极 电极连接，因而即使在第3节点的电位是与直流输出电压相同电平的 场合，也能保持同第9MOS晶体管为截止状态。因而，即使该电源电 路由单一导电型的MOS晶体管构成，也能靠比较简单的电路构成，避 免贯通电流在第6或第9MOS晶体管中流动，能降低消耗功率。还有，根据该发明的构成，第2节点通过第8MOS晶体管而与第 6MOS晶体管的第6栅极电极连接，因而即使在第5节点的电位是与直
流输出电压相同电平的场合也能保持同第6MOS晶体管为截止状态。 同样，第4节点通过第12MOS晶体管而与第10MOS晶体管的第10栅 极电极连接，因而即使在第3节点的电位是与直流输出电压相同电平 的场合，也能保持同第9MOS晶体管为截止状态。因而，即使该电源 电路由单一导电型的MOS晶体管构成，也能靠比较简单的电路构成， 避免贯通电流在第6或第10MOS晶体管中流动，能降低消耗功率。还有，根据该发明的构成，直流输出电压通过对第8MOS晶体管 连接成二极管的第9MOS晶体管而与第6MOS晶体管的第6栅极电极 连接，因而即使在第5节点的电位是与直流输出电压相同电平的场合， 第6栅极电极的电位也是与直流输出电压相比，按第9MOS晶体管的 阈值电压变化了的电位，所以能抑制同第6MOS晶体管的贯通电流。 还有，即使在把第6MOS晶体管通过自举效应置于导通状态而把第5 节点的电位置于与第1电平相同电平时，也能使第6栅极电极的电位 从直流输出电压按阈值电压接近第1电平，所以自举效应更容易发生。 同样，直流输出电压通过对第13MOS晶体管连接成二极管的第14MOS 晶体管而与第11MOS晶体管的第11栅极电极连接，即使在第3节点 的电位是与直流输出电压相同电平的场合，第ll栅极电极的电位也是与直流输出电压相比，按第14MOS晶体管的阈值电压变化了的电位， 所以能抑制同第9MOS晶体管的贯通电流。还有，即使在把第11M0S 晶体管通过自举效应置于导通状态而把第3节点的电位置于与第1电 平相同电平时，也能使第ll栅极电极的电位从直流输出电压按阈值电 压接近第1电平，所以自举效应更容易发生。因而，即使该电源电路 由单一导电型的MOS晶体管构成，也能靠比较简单的电路构成，抑制 贯通电流在第6或第IIMOS晶体管中流动，能降低消耗功率，并且容 易产生自举效应，从而提高电路动作的稳定性。还有，根据该发明的构成，由第1栅极控制电路，对各第1MOS 晶体管的第1栅极电极，与最终级的第1升压电压的下降同步而施加 与第1电平相同电平的第1控制电压，另一方面与最终级的第2升压
电压的下降同步而施加与直流输出电压相同电平的上述第l控制电压， 因而靠小规模的硬件构成就能对各上述第1M0S晶体管确实地进行导通/截止控制。同样，由第2栅极控制电路，对各第2MOS晶体管的第 2栅极电极，与最终级的第2升压电压的下降同步而施加与第1电平相 同电平的第2控制电压，与最终级的第1升压电压的下降同步而施加 与直流输出电压相同电平的上述第2控制电压，因而靠小规模的硬件 构成就能对各上述第2MOS晶体管确实地进行导通/截止控制。还有，根据该发明的构成，最终级的第1升压电压通过第3MOS 晶体管被施加于第4MOS晶体管的第4栅极电极，因而即使在第3电 极的电位是与直流输出电压相同电平的场合，也能保持同第4MOS晶 体管为截止状态。同样，最终级的第2升压电压通过第6MOS晶体管 被施加于第7MOS晶体管的第7栅极电极，因而即使在第9电极的电 位是与直流输出电压相同电平的场合，也能保持同第7MOS晶体管为 截止状态。因而，即使该电源电路由单一导电型的MOS晶体管构成， 也能靠比较简单的电路构成，避免贯通电流在第4或第7MOS晶体管 中流动，能降低消耗功率。还有，根据该发明的构成，由第3充电泵电路生成第3生成电压， 由第4充电泵电路生成第4生成电压。并且由第1栅极控制电路，对 第1MOS晶体管的第1栅极电极，与从第1生成电压向第1充电电压 的变化同步而施加与上述第3生成电压相同电平的第1控制电压，另 一方面与从第2生成电压向第2充电电压的变化同步而施加与第1生 成电压相同电平的上述第1控制电压，还有，由第2栅极控制电路， 对第2MOS晶体管的第2栅极电极，与从第2生成电压向第2充电电 压的变化同步而施加与上述第4生成电压相同电平的第2控制电压， 另一方面与从第i生成电压向第1充电电压的变化同步而施加与第2 生成电压相同电平的上述第2控制电压。因此，即使在直流输入电压 设定得比第1或第2MOS晶体管的栅极阈值电压小，且第1至第12MOS 晶体管由p沟道型MOS晶体管构成的场合，也能对第1及第2MOS晶
体管确实地进行导通/截止控制。还有，即使在第1时钟及第2时钟的振幅和直流输入电压的差设定得比第1或第2MOS晶体管的栅极阈值 电压小，且第1至第12MOS晶体管由n沟道型MOS晶体管构成的场 合，也能对第1及第2MOS晶体管确实地进行导通/截止控制。还有，根据该发明的构成，由第1电压生成电路生成第3生成电 压，由第2电压生成电路生成第4生成电压。并且由第1栅极控制电 路，对第1MOS晶体管的第1栅极电极，与从第1充电电压向第1生 成电压的变化同步而施加与上述第3生成电压相同电平的第1控制电 压，另一方面与从第2充电电压向第2生成电压的变化同步而施加与 第1充电电压相同电平的第1控制电压，因而能对第1MOS晶体管确 实地进行导通/截止控制。同样，由第2栅极控制电路，对第2MOS晶 体管的第2栅极电极，与从第2充电电压向第2生成电压的变化同步 而施加与上述第4生成电压相同电平的第2控制电压，另一方面与从 第1充电电压向第1生成电压的变化同步而施加与第2充电电压相同 电平的上述第2控制电压，因而能对第2MOS晶体管确实地进行导通/ 截止控制。由此，能避免电流漏泄，能防止直流输出电压的降低。还有，根据该发明的构成，第3节点通过第7MOS晶体管而与第 8MOS晶体管的第8栅极电极连接，因而即使在第6节点的电位是高电 平的场合，也能保持同第8MOS晶体管为截止状态。因而，即使该电 源电路由单一导电型的MOS晶体管构成，也能靠比较简单的电路构成， 避免贯通电流在第8MOS晶体管中流动，能降低消耗功率。同样，第2 节点通过第11MOS晶体管而与第12MOS晶体管的第12栅极电极连 接，因而即使在第4节点的电位是高电平的场合，也能保持同第12MOS 晶体管为截止状态。因而，即使该电源电路由单一导电型的MOS晶体 管构成，也能靠比较简单的电路构成，避免贯通电流在第12MOS晶体 管中流动，能降低消耗功率。再有，连接成二极管的第10MOS晶体管 与第7MOS晶体管并联连接，还有，连接成二极管的第14MOS晶体管 与第11MOS晶体管并联连接，因而即使在该电源电路启动时直流输出 电压是不定值，也能正常启动栅极控制电路及充电泵电路。还有，根据该发明的构成，第1或第3节点通过第10MOS晶体管而与第8MOS晶体管的第8栅极电极连接，因而即使在第6节点的电 位是高电平的场合，也能保持同第8MOS晶体管为截止状态。因而， 即使该电源电路由单一导电型的MOS晶体管构成，也能靠比较简单的 电路构成，避免贯通电流在第8MOS晶体管中流动，能降低消耗功率。 同样，第1或第2节点通过第14MOS晶体管而与第12MOS晶体管的 第12栅极电极连接，因而即使在第5节点的电位是高电平的场合，也 能保持同第12MOS晶体管为截止状态。因而，即使该电源电路由单一 导电型的MOS晶体管构成，也能靠比较简单的电路构成，避免贯通电 流在第12MOS晶体管中流动，能降低消耗功率。还有，根据该发明的构成，第l或第3节点通过对第IOMOS晶体 管连接成二极管的第11MOS晶体管而与第8MOS晶体管的第8栅极电 极连接，因而即使在第6节点的电位是高电平的场合，第8栅极电极 的电位也是与高电平相比按第11MOS晶体管的阈值电压降低的电位， 所以能抑制同第8MOS晶体管的贯通电流。还有，即使在把第8MOS 晶体管通过自举效应置于导通状态而把第6节点的电位置于低电平时， 也能使第8栅极电极的电位从高电平按阈值电压接近低电平，所以自 举效应更容易发生。同样，第l或第2节点通过对第15MOS晶体管连 接成二极管的第16MOS晶体管而与第13MOS晶体管的第13栅极电极 连接，因而即使在第5节点的电位是高电平的场合，第14栅极电极的 电位也是与高电平相比按第16MOS晶体管的阈值电压降低的电位，所 以能抑制同第13MOS晶体管的贯通电流。还有，即使在把第13MOS 晶体管通过自举效应置于导通状态而把第5节点的电位置于低电平时， 也能使第13栅极电极的电位从高电平按阈值电压接近低电平，所以自 举效应更容易发生。因而，即使该电源电路由单一导电型的MOS晶体 管构成，也能靠比较简单的电路构成，抑制贯通电流在第8及第13MOS 晶体管中流动，能降低消耗功率，并且容易产生自举效应，从而提高
电路动作的稳定性。还有，根据该发明的构成，在电容的电压成为生成电压时，通过 把电平移动电路的输出置于同生成电压，来把MOS晶体管置于截止状 态。还有，在电容的电压充电至充电电压时，电平移动电路的输出的振幅与时钟相比被放大，所以能把MOS晶体管置于导通状态。假定电 平移动电路的输出的振幅与时钟相同，则同MOS晶体管的栅极电极上 会施加上述充电电压，不能把MOS晶体管置于导通状态。还有，作为 对电平移动电路的输入，采用上述充电电压的分电位电平与上述时钟 不同的电容的电位，就能不追加别的信号生成电路而使同电平移动电 路动作。还有，根据该发明的构成，在电子设备中具备权利要求1至18中 的任意一项记载的电源电路，因而不必在同电子设备的外部处置高压 及高振幅的信号，所以对与同电子设备连接的别的半导体装置不必要 求高耐压特性，能以比较简单的构成来廉价地构成同半导体装置。


根据以下联系附图的说明，该发明的上述及其它目的、优点及特 征将会更加清楚，其中-图1A、 1B及1C是表示作为该发明的第1实施例的电源电路的电 构成的电路图。图2是说明图1A、 1B及1C的电源电路的动作的时序图。图3A及3B是表示作为该发明的第2实施例的电源电路中的电平 移动电路的电构成的电路图。图4A及4B是表示作为该发明的第3实施例的电源电路中的电平 移动电路的电构成的电路图。图5A、 5B及5C是表示作为该发明的第4实施例的电源电路的电构成的电路图。图6是说明图5的电源电路的动作的时序图。
图7A及7B是表示作为该发明的第5实施例的电源电路中的电平 移动电路的电构成的电路图。图8A及8B是表示作为该发明的第6实施例的电源电路中的电平 移动电路的电构成的电路图。图9A、 9B、 9C、 9D及9E是表示作为该发明的第7实施例的电 源电路的电构成的电路图。图IO是说明图9的电源电路的动作的时序图。图IIA及IIB是表示作为该发明的第8实施例的电源电路的电构 成的电路图。图12是说明图IIA及11B的电源电路的动作的时序图。图13A、 13B及13C是表示作为该发明的第9实施例的电源电路 的电构成的电路图。图14是说明图13的电源电路的动作的时序图。图15A、 15B及15C是表示作为该发明的第IO实施例的电源电路 的电构成的电路图。图16是说明图15的电源电路的动作的时序图。图17是表示作为该发明的第11实施例的电子设备的要部的电构 成的框图。图18是专利文献1记载的电源电路的电路图。图19是专利文献2记载的电平移动电路的电路图。
具体实施方式
通过以下参照附图的各种实施例，进一步详细说明实现该发明的 最佳方式。根据该发明，提供对构成充电泵电路的MOS晶体管的栅极 电极，施加使同MOS晶体管确实成为导通状态/截止状态的电平的控制 电压的电源电路及具备同电源电路的电子设备。实施例1图1是表示作为该发明的第1实施例的电源电路的电构成的电路 图。该例的电源电路由图1A表示的充电泵电路11、图1B表示的电平移动电路12和图1C表示的电平移动电路13构成。充电泵电路11由 担负升压功能的pMOS晶体管MP2、 MP4及电容C1、 C2、担负输出 直流电压的功能的pMOS晶体管MP1、 MP3构成。电平移动电路12、 13作为充电泵电路11的栅极控制电路起作用。pMOS晶体管MP1的 源极电极与输出端子OUT连接，漏极电极与节点PA连接，并且栅极 电极与节点PB连接。pMOS晶体管MP2的源极电极与节点PA连接， 漏极电极与输入端子IN连接，并且栅极电极与节点QA连接。pMOS晶体管MP3的源极电极与输出端子OUT连接，漏极电极 与节点PB连接，并且栅极电极与节点PA连接。pMOS晶体管MP4的 源极电极与节点PB连接，漏极电极与输入端子IN连接，并且栅极电 极与节点QB连接。输入端子IN上输入直流输入电压[VDD]。电容C1 的高压侧电极与节点PA连接，低压侧电极上输入时钟CLKA。电容 C2的高压侧电极与节点PB连接，低压侧电极上输入时钟CLKB。电平移动电路12由pMOS晶体管MPLl、MPL2、MPL3构成。pMOS 晶体管MPL1的源极电极与节点PB连接，漏极电极与节点BSB连接， 并且栅极电极与输入端子IN连接。pMOS晶体管MPL2的源极电极与 节点QB连接，并且栅极电极与节点BSB连接，漏极电极上输入时钟 CLKB。 pMOS晶体管MPL3的源极电极与输出端子OUT连接，漏极 电极与节点QB连接，并且栅极电极与节点PA连接。该电平移动电路 12是通过对pMOS晶体管MP4的栅极电极施加与输出端子OUT的电 位相同电平的控制电压ctl2而把同pMOS晶体管MP4置于截止状态， 另一方面通过施加与时钟CLKB的低电平的电位[VSS]相同电平的控制 电压ctl2而把同pMOS晶体管MP4置于导通状态。即，控制电压ctl2 具有时钟CLKA、 CLKB的振幅的2倍的振幅。电平移动电路13由pMOS晶体管MPL4、MPL5、MPL6构成。pMOS 晶体管MPL4的源极电极与节点PA连接，漏极电极与节点BSA连接， 并且栅极电极与输入端子IN连接。pMOS晶体管MPL5的源极电极与
节点QA连接，栅极电极与节点BSA连接，漏极电极上输入时钟CLKA。 pMOS晶体管MPL6的源极电极与输出端子OUT连接，漏极电极与节 点QA连接，并且栅极电极与节点PB连接。该电平移动电路13是通 过对pMOS晶体管MP2的栅极电极施加与输出端子OUT的电位相同 电平的控制电压ctl3而把同pMOS晶体管MP2置于截止状态，另一方 面通过施加与时钟CLKA的低电平的电位[VSS]相同电平的控制电压 ctl3而把同pMOS晶体管MP2置于导通状态。艮卩，控制电压ctl3具有 时钟CLKA、 CLKB的振幅的2倍的振幅。图2是说明图11A、 1B及1C的电源电路的动作的时序图，纵轴 取电压电平，并且横轴取时间。参照图2来说明该例的电源电路的动 作。在期间A中，时钟CLKA为高电平的电位[VDD](第2电平，例如 5V)，并且时钟CLKB为低电平的电位[VSS](第1电平，例如0V;地 电平)。节点PA、 QA、 PB、 QB的电位与时钟CLKA、 CLKB同步变化， 节点PA及节点QA成为高电平，节点PB及节点QB成为低电平。充 电泵电路11的pMOS晶体管MP4，因为与节点QB连接的栅极为低电 平，所以是导通状态，电容C2被充电至电位[VDD]，节点PB成为电 位[VDD]。之后，时钟CLKB上升至电位[VDD]的话，由电容C2耦合 的节点PB的电位，其上重叠作为时钟CLKB的振幅的电压[VDD]而被 升压至电位[2 X VDD(=VDD+VDD)]。此时，时钟CLKA为低电平的电 位[VSS]，节点QA也是低电平的电位[VSS]，所以pMOS晶体管MP2 成为导通状态，节点PA被充电至电位[VDD]。因而，节点PB为电位 [2XVDD]，并且节点PA为电位[VDD]，所以pMOS晶体管MP3成为 导通状态，输出端子OUT成为电位[2XVDD]。在电平移动电路12中，在期间A中，充电泵电路11的节点PA 升至电位[2XVDD]， pMOS晶体管MPL3，因为栅极 源极间电压Vgs 成为0V，所以成为截止状态。还有，节点PB降低至电位[VDD]，并 且节点BSB降低到比电位[VDD]高出pMOS晶体管MPL1的栅极阈值 电压(例如，3V)的程度的电位为止。节点QB保持着期间A前的状态 的高电平的电位[2XVDD]的话，pMOS晶体管MPL2在栅极 源极间 电压超过栅极阈值电压时开始导通。此时，时钟CLKB降低至低电平 的电位[VSS]，所以节点QB成为电位[VSS]。为了一边把节点QB置于低电平的电位[VSS]—边保持pMOS晶 体管MPL2的导通状态，需要使节点BSB低于电位[VSS]，不过，在该 场合，随着时钟CLKB的电位的降低及节点QB的电位的降低，与pMOS 晶体管MPL2的栅极连接的节点BSB通过自举效应，其电位也会降低。 并且，节点BSB的电位低于节点PB的电位[VDD]+栅极阈值电压的话， pMOS晶体管MPL1就成为截止状态，所以同节点BSB成为悬浮状态。 因而，节点BSB的电位在保持与节点QB的电位差关系的情况下，降 低到电位[VSS]以下为止。其次，在期间B中，节点PA降至电位[VDD]，节点PB上升至电 位[2XVDD]。 pMOS晶体管MPL3成为导通状态，节点QB被充电至 节点OUT的电位[2XVDD]。此时，节点PB为电位[2XVDD]，因而 pMOS晶体管MPL1也是导通状态，pMOS晶体管MPL2的栅极(节点 BSB)上升至电位[2XVDD]，所以pMOS晶体管MPL2是截止状态。在 该场合，即使节点QB达到了电位[2XVDD]时，pMOS晶体管MPL2 也保持截止状态。还有，在电平移动电路13中进行与电平移动电路12 反相位的动作。另外，构成电平移动电路12、 13的pMOS晶体管MPL2、 MPL5 的漏极上输入时钟CLKB、 CLKA，即使与电源电位[VSS]连接，也是 进行与上述同等的动作。艮卩，节点PB、 PA为低电平的电位[VDD]时， 如果pMOS晶体管MPL2、 MPL5的漏极的电平是[电位VSS]，就从节 点QB、 QA输出作为希望的低电平的电位[VSS]。还有，pMOS晶体管 MPL1、 MPL4的栅极被固定于直流输入电压[VDD]，不过，只要在节 点PB、 PA为低电平的电位[VDD]时为电位[VDD]的电平，并且在节点 PB、 PA为高电平的电位[2XVDD]时为pMOS晶体管MPLl、 MPL4充
分导通的低的电平即可。S卩，即使代替直流输入电压[VDD]而输入时钟CLKA、 CLKB，也是进行与上述同等的动作。还有，即使把pMOS晶 体管MPL3的源极电极不是与输出端子OUT而是与节点PB连接，并 且把pMOS晶体管MPL6的源极电极不是与输出端子OUT而是与节点 PA连接，也是进行与上述同等的动作。如上所述，在该第1实施例中，在充电泵电路11的节点QA、 QB 上，从电平移动电路12、 13输入振幅为电压[2XVDD]的控制电压ctl2、 ctl3，因而即使在节点PA、 PB成为电位[2XVDD]的场合，pMOS晶体 管MP2、 MP4也保持截止状态，所以可避免同pMOS晶体管MP2、 MP4的电流漏泄。由此，可防止直流输出电压[2XVDD]的降低。还有， 作为电平移动电路12、 13的输入，采用了充电泵电路11的节点PA、 PB的电位，因而即使在同电平移动电路12、 13的节点QB、 QA的电 位是高电平的场合，也能保持pMOS晶体管MPL2、MPL5为截止状态。 因而，可避免贯通电流在pMOS晶体管MPL2、 MPL5中流动，可降低 消耗功率。实施例2图3A及3B是表示作为该发明的第2实施例的电源电路中设置的 电平移动电路的电构成的电路图，图3A是表示代替图1A中的电平移 动电路12而设置的电平移动电路12A的电路图，并且图3B表示代替 图1B中的电平移动电路13而设置的电平移动电路13A的电路图。电平移动电路12A由pMOS晶体管MPL1、MPL2、MPL3及MPL7 构成。pMOS晶体管MPLl的源极电极与节点PB连接，漏极电极与节 点BSB连接，并且栅极电极与节点PB连接。pMOS晶体管MPL2的 源极电极与节点QB连接，并且栅极电极与节点BSB连接，漏极电极 上输入时钟CLKB。 pMOS晶体管MPL3的源极电极与输出端子OUT 连接，漏极电极与节点QB连接，并且栅极电极与节点PA连接。pMOS 晶体管MPL7的源极电极与输出端子OUT连接，漏极电极与节点BSB连接，并且栅极电极与节点PA连接。电平移动电路13A由pMOS晶体管MPL4、MPL5、MPL6及MPL8 构成。pMOS晶体管MPL4的源极电极与节点PA连接，漏极电极与节 点BSA连接，并且栅极电极与节点PA连接。pMOS晶体管MPL5的 源极电极与节点QA连接，并且栅极电极与节点BSA连接，漏极电极 上输入时钟CLKA。 pMOS晶体管MPL6的源极电极与输出端子OUT 连接，漏极电极与节点QA连接，并且栅极电极与节点PB连接。pMOS 晶体管MPL8的源极电极与输出端子OUT连接，漏极电极与节点BSA 连接，并且栅极电极与节点PB连接。在该电源电路中，与上述第1实施例的电源电路一样，进行图2 的时序图表示的动作，不过，电平移动电路12A、 13A的构成不同，所 以一部分动作不同。艮P，在电平移动电路12A中，在图2中的期间B中，节点PA降 至电位[VDD]，节点PB上升至电位[2XVDD]。 pMOS晶体管MPL3成 为导通状态，节点QB被充电至节点OUT的电位[2XVDD]。此时，与 高电位的节点PB连接成二极管的pMOS晶体管MPL1不能控制在期间 A降至低电位的节点BSB的电位。另一方面，pMOS晶体管MPL7与 pMOS晶体管MPL3—样，成为导通状态，所以能使节点BSB上升到 电位[2XVDD]为止，把pMOS晶体管MPL2置于截止状态。在该场合， 即使节点QB达到了电位[2XVDD]时，pMOS晶体管MPL2也保持截 止状态。还有，在电平移动电路13A中进行与电平移动电路12A反相 位的动作。如上所述，在该第2实施例中，在充电泵电路11的节点QA、 QB 上，从电平移动电路12A、 13A输入振幅为电压[2XVDD]的控制电压 ctl2、ct13，因而即使在节点PA、PB成为电位[2XVDD]的场合，pMOS 晶体管MP2、 MP4也保持截止状态，所以可避免同pMOS晶体管MP2、MP4的电流漏泄。由此，可防止直流输出电压[2XVDD]的降低。还有， 作为电平移动电路12A、13A的输入，采用了充电泵电路11的节点PA、 PB的电位，因而即使在同电平移动电路12A、 13A的节点QB、 QA的 电位是高电平的场合，也能保持pMOS晶体管MPL2、 MPL5为截止状 态。因而，可避免贯通电流在pMOS晶体管MPL2、 MPL5中流动，可 降低消耗功率。实施例3图4A及4B是表示作为该发明的第3实施例的电源电路中设置的 电平移动电路的电构成的电路图，图4A是表示代替图1B中的电平移 动电路12而设置的电平移动电路12B的电路图，并且图4B表示代替 图1C中的电平移动电路13而设置的电平移动电路13B的电路图。电平移动电路12B由pMOS晶体管MPL1、 MPL2、 MPL3、 MPL7 及MPL9构成。pMOS晶体管MPL1的源极电极与节点PB连接，漏极 电极与节点BSB连接，并且栅极电极与节点PB连接。pMOS晶体管 MPL2的源极电极与节点QB连接，并且栅极电极与节点BSB连接， 漏极电极上输入时钟CLKB。pMOS晶体管MPL3的源极电极与输出端 子OUT连接，漏极电极与节点QB连接，并且栅极电极与节点PA连 接。pMOS晶体管MPL7的源极电极与输出端子OUT连接，栅极电极 与节点PA连接，pMOS晶体管MPL9的漏极电极及栅极电极与节点 BSB连接，pMOS晶体管MPL7的漏极电极和同pMOS晶体管MPL9 的源极电极互相连接。电平移动电路13B由pMOS晶体管MPL4、 MPL5、 MPL6、 MPL8 及MPL10构成。pMOS晶体管MPL4的源极电极与节点PA连接，漏 极电极与节点BSA连接，并且栅极电极与节点PA连接。pMOS晶体 管MPL5的源极电极与节点QA连接，并且栅极电极与节点BSA连接， 漏极电极上输入时钟CLKA。pMOS晶体管MPL6的源极电极与输出端 子OUT连接，漏极电极与节点QA连接，并且栅极电极与节点PB连
接。pMOS晶体管MPL8的源极电极与输出端子OUT连接，栅极电极 与节点PB连接，pMOS晶体管MPL10的漏极电极及栅极电极与节点 BSA连接，pMOS晶体管MPL8的漏极电极和同pMOS晶体管MPL10的源极电极互相连接。在该电源电路中，与上述第1实施例的电源电路一样，进行图2 的时序图表示的动作，不过，电平移动电路12B、 13B的构成不同，所 以一部分动作不同。艮P，在电平移动电路12B中，在图2中的期间B中，节点PA降 至电位[VDD]，节点PB上升至电位[2XVDD]。 pMOS晶体管MPL3及 pMOS晶体管MPL7成为导通状态，节点QB被充电至节点OUT的电 位[2XVDD]。此时，节点BSB的电位上升到比[2XVDD]低MPL9的 阈值电压的电位为止。这是由于采用MPL9而与第2实施例不同的点。 在节点QB达到了电位[2XVDD]的场合，在MPL2的栅极 源极电极 间施加MPL9的阈值电压的程度的电压，所以MPL2不成为截止状态， 漏泄电流会流动。另一方面，其次节点PB的电位降低至[VDD]时，节 点BSB本来比源极电极的电位[2XVDD]低，所以电位降低得更快，能 更快地产生自举效应所引起的晶体管MPL2的导通。还有，在电平移 动电路13B中进行与电平移动电路12B反相位的动作。如上所述，在该第3实施例中，在充电泵电路11的节点QA、 QB 上，从电平移动电路12B、 13B输入振幅为电压[2XVDD]的控制电压 ctl2、 ctl3，因而即使在节点PA、 PB成为电位[2XVDD]的场合，pMOS 晶体管MP2、MP4也保持截止状态，所以可避免同pMOS晶体管MP2、 MP4的电流漏泄。由此，可防止直流输出电压[2XVDD]的降低。还有， 在电平移动电路12B、 13B的输出节点QB、 QA的电位是高电平的场 合，pMOS晶体管MPL2及MPL5的栅极电位保持于从高电平低了阈 值电压的程度的电位，所以在把输出节点的电位降低至低电平时，可 以进行更快地降低栅极电位的高速动作。
实施例4图5A、 5B及5C是表示作为该发明的第4实施例的电源电路的电 构成的电路图。该例的电源电路由图5A表示的充电泵电路21、图5B 表示的电平移动电路22和图5C表示的电平移动电路23构成。充电泵 电路21由pMOS晶体管MPll、 MP12、 MP13、 MP14、 MP15、 MP16 和电容Cll、 C12、 C13、 C14构成。pMOS晶体管MPll的源极电极与 输入端子IN连接，漏极电极与节点XA连接，并且栅极电极与节点XB 连接。pMOS晶体管MP12的源极电极与节点XA连接，漏极电极与输 出端子OUT连接，并且栅极电极与节点ZA连接。输出端子OUT上输 出第1生成电压。pMOS晶体管MP13的源极电极与输出端子OUT连 接，漏极电极与节点YA连接，并且栅极电极与节点YB连接。这些节 点YA、 YB上输出第2生成电压。pMOS晶体管MP14的源极电极与输入端子IN连接，漏极电极与 节点XB连接，并且栅极电极与节点XA连接。pMOS晶体管MP15的 源极电极与节点XB连接，漏极电极与输出端子OUT连接，并且栅极 电极与节点ZB连接。pMOS晶体管MP16的源极电极与输出端子OUT 连接，漏极电极与节点YB连接，并且栅极电极与节点YA连接。电容 Cll的低压侧电极与节点XA连接，高压侧电极上输入时钟CLKA。电 容C12的低压侧电极与节点YA连接，高压侧电极上输入时钟CLKA。 电容C13的低压侧电极与节点XB连接，高压侧电极上输入时钟CLKB。 电容C14的低压侧电极与节点YB连接，高压侧电极上输入时钟CLKB。 由上述pMOS晶体管MP13、 16及电容C12、 C14构成电压生成电路。电平移动电路22由pMOS晶体管MPL11、MPL12、MPL13、MPL14 构成。pMOS晶体管MPL11的源极电极与节点XB连接，漏极电极与 节点BS1B连接，并且栅极电极与输出端子OUT连接。pMOS晶体管 MPL12的源极电极与节点ZB连接，漏极电极与节点YB连接，并且栅 极电极与节点BS1B连接。pMOS晶体管MPL13的源极电极与输入端
子IN连接，漏极电极与节点ZB连接，并且栅极电极与节点XA连接。 pMOS晶体管MPL14的漏极电极及栅极电极与节点XB连接，并且源 极电极与节点BS1B连接。该电平移动电路22是通过对pMOS晶体管 MP15的栅极电极施加与直流输入电压[VSS]相同电平的控制电压ct22 而把同pMOS晶体管MP15置于截止状态，另一方面通过施加与节点 YB的电位[VSS — 2X VDD](第2生成电压)相同电平的控制电压ct22而 把同pMOS晶体管MP15置于导通状态。电平移动电路23由pMOS晶体管MPL15、MPL16、MPL17、MPL18 构成。pMOS晶体管MPL15的源极电极与节点XA连接，漏极电极与 节点BS1A连接，并且栅极电极与输出端子OUT连接。pMOS晶体管 MPL16的源极电极与节点ZA连接，漏极电极与节点YA连接，并且栅 极电极与节点BS1A连接。pMOS晶体管MPL17的源极电极与输入端 子IN连接，漏极电极与节点ZA连接，并且栅极电极与节点XB连接。 pMOS晶体管MPL18的漏极电极及栅极电极与节点XA连接，并且源 极电极与节点BS1A连接。该电平移动电路23是通过对pMOS晶体管 MP12的栅极电极施加与直流输入电压[VSS]相同电平的控制电压ct23 而把同pMOS晶体管MP12置于截止状态，另一方面通过施加与节点 YA的电位[VSS —2XVDD](第2生成电压)相同电平的控制电压ct23而 把同pMOS晶体管MP12置于导通状态。图6是说明图5的电源电路的动作的时序图。参照图6来说明该 例的电源电路的动作。在期间A中，时钟CLKA为高电平的电位VDD， 时钟CLKB为低电平的电位VSS。节点XA、 YA、 ZA、 XB、 YB、 ZB 的电位与时钟CLKA、 CLKB同步变化，节点XA、 YA及节点ZA成为 高电平，节点XB、 YB及节点ZB成为低电平。并且，在充电泵电路 21中，pMOS晶体管MPll、 MP15、 MP13成为导通状态，并且pMOS 晶体管MP14、 MP12、 MP16成为截止状态。因为pMOS晶体管MP11 为导通状态，所以节点XA被充电至电位[VSS]， pMOS晶体管MP15、 MP13为导通状态的话，节点XB及节点YA就被充电至生成电压[VDDM](电位[一VDD])。其次，在期间B， pMOS晶体管MPll、 MP15、 MP13成为截止状 态，并且pMOS晶体管MP14、 MP12、 MP16成为导通状态。时钟CLKA 降低至低电平的电位[VSS]，所以由电容Cll耦合的节点XA的电位按 时钟CLKA的振幅[VDD]降低，成为负电位[一VDD]。同样，由电容 C12耦合的节点YA的电位也降低，被充电至比电位[VDDM]低电压 [VDD]的电位[一2XVDD]。 pMOS晶体管MP12、 MP16为导通状态的 话，输出端子OUT及节点YB就被充电至节点XA的电位[一VDD]。在电平移动电路22中，在期间A中，充电泵电路21的节点XA 成为电位[VSS]， pMOS晶体管MPL13因为栅极 源极间电压Vgs为 0V，所以成为截止状态。还有，节点XB降低至电位[一VDD]，并且节 点BS1B降低至比电位[VDDM](4 —VDD])高出栅极阈值电压的程度的 电位为止。节点ZB保持着期间A前的状态的高电平(电位[VSS])的话， pMOS晶体管MPL12在栅极 源极间电压超过了栅极阈值电压时开始 导通。此时，因为节点YB降低至低电平的电位[VDDM — VDD二一2X VDD]，所以节点ZB被充电至电位[一2XVDD]。为了保持pMOS晶体 管MPL12的导通状态，需要使节点BS1B低于电位[一2XVDD]。随着 节点YB的电位的降低及节点ZB的电位的降低，在节点BS1B上，通 过自举效应而使电位降低的力就会起作用。节点BS1B的电位低于节点 XB的电位[一VDD]+栅极阈值电压的话，pMOS晶体管MPL11就成为 截止状态，所以节点BS1B成为悬浮状态，在保持与节点ZB的电位差 关系的情况下降低到电位[一2XVDD]以下为止。其次，在期间B中，充电泵电路21的节点XA降至电位[一VDD]， 所以pMOS晶体管MPL13成为导通状态，节点ZB上升至电位[VSS]。 此时，因为节点XB上升到电位[VSS]为止，所以pMOS晶体管MPL11 也成为导通状态，与pMOS晶体管MPL12的栅极连接的节点BS1B成 为电位[VSS]。因而，即使在节点ZB达到了电位[VSS]时，pMOS晶体
管MPL12也保持截止状态。还有，电平移动电路23进行与电平移动 电路22反相位的动作。构成电平移动电路22的pMOS晶体管MPL14与pMOS晶体管 MPL11 —样，具有向节点BS1B传递节点XB的电位的功能。然而， 其主要的功能是在该电路启动时，即，输出端子OUT还未被充电至电 位[—VDD]时发挥作用。首先考察没有pMOS晶体管MPL14的场合。 一般而言，未充电的节点在启动时从OV开始。在期间B从OV开始的 节点XB，在期间A中，通过与电容C13的耦合而降低至电位[一VDD]。 然而，输出端子OUT的电位为0V的话，pMOS晶体管MPL11就为截 止状态，所以不能使节点BS1B的电位降低。因而，pMOS晶体管MPL12 不导通，所以电平移动电路22的节点ZB不会成为低电平，因而充电 泵电路21的动作不会真正进行。另一方面，在有pMOS晶体管MPL14的场合，即使是输出端子 OUT的电位从0V开始的场合，随着节点XB向电位[一VDD]的降低， 节点BS1B的电位也会降低到电位[一VDD]+栅极阈值电压的程度为 止。因而，如果节点ZB保持着作为前状态的高电平的电位[VSS]，pMOS 晶体管MPL12就成为导通状态，节点ZB成为低电平的电位[一2X VDD]。还有，考察有pMOS晶体管MPL14而没有pMOS晶体管MPL11 的场合的问题点。pMOS晶体管MPL14的问题点在于，在节点BS1B 的电位变得低于节点XB取得的低电平的电位[一VDD]的场合，就不能 控制节点BS1B的电位。即，不能通过pMOS晶体管MPL12的自举效 应，在节点BS1B的电位变得低于节点ZB的低电平的电位[一2XVDD] 之后，提高节点XB至电位[VSS]来使节点BS1B的电位上升，不能把 pMOS晶体管MPL12置于截止状态。此时，如果pMOS晶体管MPL11 与pMOS晶体管MPL14并联连接，则随着节点XB向电位[VSS]的上 升，pMOS晶体管MPL11成为导通状态，所以节点BS1B上升至电位[VSS]， pMOS晶体管MPL12成为截止状态。关于构成电平移动电路 23的pMOS晶体管MPL18，也与pMOS晶体管MPL14 —样。另外，在构成电平移动电路22的pMOS晶体管MPL11的栅极上 输入直流输出电压(电位[一VDD])，不过，在节点XB为低电平的电位 [一 VDD]时输入电位[一 VDD]的电平，在节点XB为高电平的电位[VSS] 时输入pMOS晶体管MPLll充分导通的低的电平即可。即，代替直流 输出电压[VDDM]而输入节点YA的电位[—2XVDD]，也可进行与上述 同等的动作。关于构成电平移动电路23的pMOS晶体管MPL15，也与 pMOS晶体管MPL11 —样。还有，把pMOS晶体管MPL13的源极电 极不与输入端子IN而与节点XB连接，并且把pMOS晶体管MPL17 源极电极不与输入端子IN而与节点XA连接，也可进行与上述同等的 动作。如上所述，在该第4实施例中，在充电泵电路21的pMOS晶体管 MP12、 MP15的栅极上，从电平移动电路22、 23输入振幅放大至电压 [2XVDD]的控制信号，因而即使在节点XA、 XB成为电位[VSS]的场 合，也能保持pMOS晶体管MP12、 MP15为截止状态。因而，可避免 pMOS晶体管MP12、 MP15的电流漏泄。由此，可防止直流输出电压 [VDDM](电位[一VDD])的降低(对高电平的偏差)。还有，作为电平移动 电路22、 23的输入，采用了充电泵电路21的节点XB、 XA，因而即 使在同电平移动电路22、 23的节点ZB、 ZA的电位是高电平的场合， 也能保持pMOS晶体管MPL12、 MPL16为截止状态。因而，可避免贯 通电流在pMOS晶体管MPL12、 MPL16中流动，降低消耗功率。再有， 连接成二极管的pMOS晶体管MPL14、 MPL18与电平移动电路22、 23的pMOS晶体管MPLll、 MPL15并联连接，因而即使在该电源电路 启动时直流输出电压[VDDM]是不定值，电平移动电路22、 23及充电 泵电路21也会正常启动。实施例5 图7A及7B是表示作为该发明的第5实施例的电源电路中设置的 电平移动电路的电构成的电路图，图7A是表示代替图5B中的电平移 动电路22而设置的电平移动电路22A的电路图，图7B表示代替图5C 中的电平移动电路23而设置的电平移动电路23A的电路图。电平移动电路22A由pMOS晶体管MPL14、 MPL12、 MPL13及 MPL11构成。pMOS晶体管MPL14的源极电极与节点PB连接，漏极 电极与节点BS1B连接，并且栅极电极与节点PB连接。pMOS晶体管 MPL12的源极电极与节点ZB连接，栅极电极与节点BS1B连接，并且 漏极电极与节点YB连接。pMOS晶体管MPL13的源极电极与输入端 子IN连接，漏极电极与节点ZB连接，并且栅极电极与节点XA连接。 pMOS晶体管MPLll的源极电极与输入端子IN连接，漏极电极与节点 BS1B连接，并且栅极电极与节点XA连接。电平移动电路23A由pMOS 晶体管MPL18、 MPL16、 MPL17及MPL15构成。pMOS晶体管MPL18 的源极电极与节点XA连接，漏极电极与节点BS1A连接，并且栅极电 极与节点XA连接。pMOS晶体管MPL16的源极电极与节点ZA连接， 并且栅极电极与节点BS1A连接，漏极电极与节点YAB连接。pMOS 晶体管MPL17的源极电极与输入端子IN连接，漏极电极与节点ZA连 接，并且栅极电极与节点XB连接。pMOS晶体管MPL15的源极电极 与输入端子IN连接，漏极电极与节点BS1A连接，并且栅极电极与节 点XB连接。在该电源电路中，与上述第4实施例的电源电路一样，进行图6 的时序图表示的动作，不过，电平移动电路22A、 23A的构成不同，所 以一部分动作不同。艮P，在电平移动电路22A中，在图6中的期间B中，充电泵电路 21的节点XA降至电位[一VDD]，所以pMOS晶体管MPL13成为导通 状态，节点ZB上升至电位[VSS]。此时，节点XB上升到电位[VSS] 为止，不过，节点BS1B的电位维持低的情况的话，连接成二极管的
pMOS晶体管MPL14就不能使节点BSlB的电位上升。另一方面，pMOS 晶体管MPL11与MPL13 —样成为导通状态，所以能使节点BS1B上升 到电位[VSS]，把pMOS晶体管MPL12置于截止状态。因而，即使节 点ZB达到了电位[VSS]时，pMOS晶体管MPL12也可保持截止状态。 还有，电平移动电路23A进行与电平移动电路22A反相位的动作。如上所述，在该第5实施例中，在充电泵电路21的pMOS晶体管 MP12、 MP15的栅极上，从电平移动电路22A、 23A输入振幅放大至 电压[2XVDD]的控制信号，因而即使在节点XA、 XB成为电位[VSS] 的场合，pMOS晶体管MP12、 MP15也能保持截止状态。因而，可避 免pMOS晶体管MP12、 MP15的电流漏泄。由此，可防止直流输出电 压[VDDM](电位[一VDD])的降低(对高电平的偏差)。还有，作为电平移 动电路22A、 23A的输入，采用了充电泵电路21的节点XB、 XA，因 而即使在同电平移动电路22A、 23A的节点ZB、 ZA的电位是高电平 的场合，也能保持pMOS晶体管MPL12、 MPL16为截止状态。因而， 可避免贯通电流在pMOS晶体管MPL12、 MPL16中流动，降低消耗功 率。实施例6图8A及8B是表示作为该发明的第6实施例的电源电路中设置的 电平移动电路的电构成的电路图，图8A是表示代替图5B中的电平移 动电路22而设置的电平移动电路22B的电路图，图8B表示代替图5C 中的电平移动电路23而设置的电平移动电路23B的电路图。电平移动电路22B由pMOS晶体管MPL14、 MPL12、 MPL13、 MPL11及MPL19构成。pMOS晶体管MPL14的源极电极与节点XB 连接，漏极电极与节点BSlB连接，并且栅极电极与节点XB连接。pMOS 晶体管MPL12的源极电极与节点ZB连接，栅极电极与节点BS1B连 接，并且漏极电极与节点YB连接。pMOS晶体管MPL13的源极电极 与输入端子IN连接，漏极电极与节点ZB连接，并且栅极电极与节点XA连接。pMOS晶体管MPLll的源极电极与输入端子IN连接，栅极 电极与节点XA连接，pMOS晶体管MPL19的漏极电极及栅极电极与 节点BS1B连接，pMOS晶体管MPL11的漏极电极和同pMOS晶体管 MPL19的源极电极互相连接。电平移动电路23B由pMOS晶体管 MPL18、MPL16、MPL17、MPL15及MPL20构成。pMOS晶体管MPL18 的源极电极与节点XA连接，漏极电极与节点BS1A连接，并且栅极电 极与节点XA连接。pMOS晶体管MPL16的源极电极与节点ZA连接， 栅极电极与节点BS1A连接，并且漏极电极与节点YA连接。pMOS晶 体管MPL17的源极电极与输入端子IN连接，漏极电极与节点ZA连接， 并且栅极电极与节点XB连接。pMOS晶体管MPL15的源极电极与输 入端子IN连接，栅极电极与节点XB连接，pMOS晶体管MPL20的漏 极电极及栅极电极与节点BS1A连接，pMOS晶体管MPL15的漏极电 极和同pMOS晶体管MPL20的源极电极互相连接。在该电源电路中，与上述第4实施例的电源电路一样，进行图6 的时序图表示的动作，不过，电平移动电路22B、 23B的构成不同，所以一部分动作不同。艮口，在电平移动电路22B中，在图6中的期间B中，充电泵电路 21的节点XA降至电位[一VDD]，pMOS晶体管MPL13成为导通状态， 节点ZB上升至电位[VSS]。此时，节点BS1B的电位上升到比[VSS] 低MPL19的阈值电压的电位。这是由于采用MPL19而与第5实施例 不同的点。在节点ZB达到了电位[VSS]的场合，在MPL12栅极'源极 电极间施加MPL19的阈值电压的程度的电压，所以MPL12不会截止， 漏泄电流会流动。另一方面，其次节点XB的电位降低至[一VDD]时， 节点BS1B本来比源极电极的电位[VSS]低，所以电位降低得更快，能 更快地产生自举效应所引起的晶体管MPL12的导通。还有，在电平移 动电路23B中进行与电平移动电路22B反相位的动作。如上所述，在该第6实施例中，在充电泵电路21的pMOS晶体管MP12、 MP15的栅极上，从电平移动电路22B、 23B输入振幅放大至电 压[2XVDD]的控制信号，因而即使在节点XA、 XB成为电位[VSS]的 场合，也能保持pMOS晶体管MP12、 MP15为截止状态。因而，可避 免pMOS晶体管MP12、 MP15的电流漏泄。由此，可防止直流输出电 压[VDDM](电位[一VDD])的降低(对高电平的偏差)。还有，在电平移动 电路22B、 23B的输出节点ZB、 ZA的电位是高电平的场合，pMOS晶 体管MPL12及MPL16的栅极电位保持从高电平低了阈值电压的程度 的电位，所以在把输出节点的电位降低至低电平时，可以进行更快地 降低栅极电位的高速动作。实施例7图9A、 9B、 9C、 9D及9E是表示作为该发明的第7实施例的电 源电路的电构成的电路图。该例的电源电路由图9A表示的充电泵电路 31、图9B表示的电平移动电路32、图9C表示的电平移动电路33、图 9D表示的电平移动电路34和图9E表示的电平移动电路35构成。充 电泵电路31设置了多个充电泵电路，它们级联连接成把由前级的充电 泵电路生成的升压电压作为后级的充电泵电路的直流输入电压来输 入，并且是把向后级的充电泵电路的电容输入的时钟相对于向前级的 充电泵电路的电容输入的时钟以反相位来输入的构成。即，充电泵电 路31由pMOS晶体管MP21、 MP22、 MP23、 MP24、 MP25、 MP26禾口 电容C21、 C22、 C23、 C24构成。pMOS晶体管MP21的源极电极与 输出端子OUT连接，漏极电极与节点SB连接，并且栅极电极与节点 SA连接。pMOS晶体管MP22的源极电极与节点SB连接，漏极电极 与节点PA连接，并且栅极电极与节点RB连接。pMOS晶体管MP23 的源极电极与节点PA连接，漏极电极与输入端子IN连接，并且栅极 电极与节点QA连接。pMOS晶体管MP24的源极电极与输出端子OUT连接，漏极电极 与节点SA连接，并且栅极电极与节点SB连接。pMOS晶体管MP25 的源极电极与节点SA连接，漏极电极与节点PB连接，并且栅极电极
与节点RA连接。pMOS晶体管MP26的源极电极与节点PB连接，漏 极电极与输入端子IN连接，并且栅极电极与节点QB连接。电容C21 的高压侧电极与节点SB连接，低压侧电极上输入时钟CLKB。电容 C22的高压侧电极与节点PA连接，低压侧电极上输入时钟CLKA。电 容C23的高压侧电极与节点SA连接，低压侧电极上输入时钟CLKA。 电容C24的高压侧电极与节点PB连接，低压侧电极上输入时钟CLKB。
电平移动电路32由pMOS晶体管MPL27、 MPL28、 MPL29构成。 pMOS晶体管MPL27的源极电极与节点SB连接，漏极电极与节点 BS2B连接，并且栅极电极与节点PA连接。pMOS晶体管MPL28的源 极电极与节点RB连接，漏极电极与节点PB连接，并且栅极电极与节 点BS2B连接。pMOS晶体管MPL29的源极电极与输出端子OUT连接， 漏极电极与节点RB连接，并且栅极电极与节点SA连接。该电平移动 电路32是通过对pMOS晶体管MP22的栅极电极施加与输出端子OUT 的电位[3XVDD]相同电平的控制电压ct32而把同pMOS晶体管MP22 置于截止状态，另一方面通过施加从输出端子OUT的电位减去时钟 CLKB的高电平的电压的2倍的电压[2XVDD]所得的电位[VDD]的控 制电压ct32而把同pMOS晶体管MP22置于导通状态。
电平移动电路33由pMOS晶体管MPL30、 MPL31、 MPL32构成。 pMOS晶体管MPL30的源极电极与节点SA连接，漏极电极与节点 BS2A连接，并且栅极电极与节点PB连接。pMOS晶体管MPL31的源 极电极与节点RA连接，漏极电极与节点PA连接，并且栅极电极与节 点BS2A连接。pMOS晶体管MPL32的源极电极与输出端子OUT连接， 漏极电极与节点RA连接，并且栅极电极与节点SB连接。该电平移动 电路33是通过对pMOS晶体管MP25的栅极电极施加与输出端子OUT 的电位[3XVDD]相同电平的控制电压ct33而把同pMOS晶体管MP25 置于截止状态，另一方面通过施加从输出端子OUT的电位减去时钟 CLKB的高电平的电压的2倍的电压[2XVDD]所得的电位[VDD]的控 制电压ct33而把同pMOS晶体管MP25置于导通状态。
电平移动电路34由pMOS晶体管MPL21、 MPL22、 MPL23构成。 pMOS晶体管MPL21的源极电极与节点PB连接，漏极电极与节点BSB 连接，并且栅极电极与输入端子IN连接。pMOS晶体管MPL22的源 极电极与节点QB，并且栅极电极与节点BSB连接，漏极电极上输入 时钟CLKB。 pMOS晶体管MPL23的源极电极与节点PB连接，漏极 电极与节点QB连接，并且栅极电极与节点PA连接。该电平移动电路 34是通过对pMOS晶体管MP26的栅极电极施加与节点PB的高电平 的电位[2XVDD]相同电平的控制电压ct34而把同pMOS晶体管MP26 置于截止状态，另一方面通过施加从同节点PB的高电平的电位[2X VDD]减去时钟CLKB的高电平的电压的2倍的电压[2 X VDD]所得的电 位[VSS]的控制电压ct34而把同pMOS晶体管MP26置于导通状态。电平移动电路35由pMOS晶体管MPL24、 MPL25、 MPL26构成。 pMOS晶体管MPL24的源极电极与节点PA连接，漏极电极与节点BSA 连接，并且栅极电极与输入端子IN连接。pMOS晶体管MPL25的源 极电极与节点QA连接，并且栅极电极与节点BSA连接，漏极电极上 输入时钟CLKA。 pMOS晶体管MPL26的源极电极与输出端子OUT 连接，漏极电极与节点QA连接，并且栅极电极与节点PB连接。该电 平移动电路35是通过对pMOS晶体管MP23的栅极电极施加与节点PA 的高电平的电位[2XVDD]相同电平的控制电压ct35而把同pMOS晶体 管MP23置于截止状态，另一方面通过施加从同节点PA的高电平的电 位[2XVDD]减去时钟CLKA的高电平的电压的2倍的电压[2XVDD] 所得的电位[VSS]的控制电压ct35而把同pMOS晶体管MP23置于导通 状态。图IO是说明图9电源电路的动作的时序图。参照图IO来说明该 电源电路的动作。在期间A中，时钟CLKA为高电平的电位[VDD]， 并且时钟CLKB为低电平的电位[VSS]。节点PA、 QA、 RA、 SA、 PB、 QB、 RB、 SB的电位与时钟CLKA、 CLKB同步变化，节点PA、 QA、RA、 SA成为高电平，节点PB、 QB、 RB、 SB成为低电平。充电泵电 路31的pMOS晶体管MP24、 MP22、 MP26成为导通状态，并且pMOS 晶体管MP21、 MP25、 MP23成为截止状态。因为pMOS晶体管MP26 是导通状态，所以节点PB被充电至电位[VDD]。其次，在期间B中，pMOS晶体管MP24、 MP22、 MP26成为截 止状态，并且pMOS晶体管MP21、 MP25、 MP23成为导通状态。时钟 CLKB上升至高电平的电位[VDD]，所以由电容C24耦合的节点PB, 按电位[VDD —VSS]上升，被升压至电位[2XVDD]。因为pMOS晶体 管MP25是导通状态，所以节点SA也被充电至电位[2XVDD]。再有，在其次的期间A中，时钟CLKA再次上升至高电平的电位 [VDD]的话，由电容C23耦合的节点SA就从电位[2XVDD]被升压到 电位[3XVDD]为止。并且，pMOS晶体管MP24导通，从而输出端子 OUT被充电至电位[3XVDD]，生成直流输出电压[3XVDD]。在电平移动电路34中，在期间A中，充电泵电路31的节点PA 升至电位[2XVDD]，节点PB降低至电位[VDD]， pMOS晶体管MPL23 因为栅极 源极间电压Vgs成为OV而成为截止状态。与节点PB的电 位的降低一起，节点BSB降低至比电位[VDD]高出栅极阈值电压的程 度的电位。节点QB保持着期间A前的状态的高电平(电位[2XVDD]) 的话，就在pMOS晶体管MPL22的栅极，源极间电压超过了栅极阈值 电压时开始导通。此时，时钟CLKB降低至低电平的电位[VSS]，所以 节点QB成为电位[VSS]。关于pMOS晶体管MPL22的自举效应，与 上述第1实施方式的pMOS晶体管MPL2 —样。其次，在期间B中，充电泵电路31的节点PA降至电位[VDD]， 节点PB上升至电位[2XVDD]， pMOS晶体管MPL23成为导通状态， 节点QB被充电至电位[2XVDD]。此时，pMOS晶体管MPL21也是导 通状态，与pMOS晶体管MPL22的栅极连接的节点BSB成为电位[2XVDD]，所以pMOS晶体管MPL22为截止状态。在该场合，即使节 点QB达到了电位[2 X VDD]时，pMOS晶体管MPL22也保持截止状态。 还有，在电平移动电路35中进行电平移动电路34反相位的动作。在电平移动电路32中，在期间A中，充电泵电路31的节点SA 升至电位[3XVDD]，节点SB降低到电位[2XVDD]。 pMOS晶体管 MPL29因为栅极 源极间电压Vgs成为OV而成为截止状态。着眼于pMOS晶体管MPL27的话，节点PA上升至电位[2 X VDD]， 与节点SB向电位[2XVDD]的降低一起，节点BS2B降低到比电位[2 XVDD]高出栅极阈值电压的程度的电位为止。节点RB保持着期间A 前的状态的高电平(电位[3XVDD])的话，就在pMOS晶体管MPL28的 栅极，源极间电压超过了栅极阈值电压时开始导通。此时，节点PB降 低至低电平的电位[VDD]，所以节点RB被充电至电位[VDD]。为了保 持pMOS晶体管MPL28的导通状态，需要使节点BS2B低于电位 [VDD]。在该场合，随着节点PB的电位的降低和节点RB的电位的降低， 节点BS2B通过自举效应，电位也降低。节点BS2B的电位低于节点 SB的电位[2XVDD]+栅极阈值电压的话，pMOS晶体管MPL27就成为 截止状态，节点BS2B成为悬浮状态，在保持与节点RB的电位差关系 的情况下降低到电位[VDD]以下为止。其次，在期间B中，充电泵电路31的节点SA降至电位[2XVDD]， 节点SB上升至电位[3XVDD]。此时，pMOS晶体管MPL29成为导通 状态，节点RB被充电至电位[3XVDD]。此时，着眼于pMOS晶体管 MPL27的话，节点PA为电位[VDD]，并且节点SB为电位[3 X VDD]， 所以是导通状态，与pMOS晶体管MPL28的栅极连接的节点BS2B成 为电位[3XVDD]，所以pMOS晶体管MPL28是截止状态。在该场合， 即使节点RB达到了电位[3XVDD]时，pMOS晶体管MPL28也保持截
止状态。在电平移动电路33中进行与电平移动电路32反相位的动作。 还有，把pMOS晶体管MPL29的源极电极不是与输出端子OUT而是 与节点SB连接，并且把pMOS晶体管MPL32的源极电极不是与输出 端子OUT而是与节点SA连接，也可进行与上述同等的动作。如上所述，在该第7实施例中，在充电泵电路31的pMOS晶体管 MP22、 MP25、 MP23及MP26的各栅极电极上，分别从电平移动电路 32、 33、 34、 35输入振幅放大至电压[2XVDD]的控制电压ct32、 ct33、 ct34、 ct35，因而即使在节点PA或节点PB成为电位[2XVDD]的场合， 以及节点SA或节点SB成为电位[3XVDD]的场合，也能保持pMOS 晶体管MP23、 MP26、 MP25、 MP22为截止状态。因而，可避免这些 pMOS晶体管MP23、 MP26、 MP25、 MP22的电流漏泄。由此，可防 止直流输出电压OUT([3XVDD])的降低。还有，作为电平移动电路35、 34、 33、 32的输入，采用了充电泵电路31的节点PB、 PA、 SB、 SA， 因而即使在同电平移动电路35、 34、 33、 32的节点QA、 QB、 RA、 RB的电位是高电平的场合，也能保持pMOS晶体管MPL25、 MPL22、 MPL31、 MPL28为截止状态。因而，可避免贯通电流在这些pMOS晶 体管MPL25、 MPL22、 MPL31、 MPL28中流动，降低消耗功率。另外，在该实施例中，表示了采用图9中的电平移动电路32、 33、 34、 35的电源电路，不过，也可以采用与图3或图4表示的各电平移 动电路同等的硬件构成的电平移动电路。实施例8图IIA及IIB是表示作为该发明的第8实施例的电源电路的电构 成的电路图。该例的电源电路由图11A表示的充电泵电路41和图11B 表示的电平移动电路42构成。充电泵电路41由担负充电泵升压功能 的pMOS晶体管MP1A、 MP2A、 MP3A、 MP4A、 MP5A、 MP1B、 MP2B、 MP3B、 MP4B、 MP5B、电容C1A、 C2A、 C3A、 C4A、 C5A、 C1B、 C2B、 C3B、 C4B、 C5B和输出直流电压的pMOS晶体管MP6A、 MP6B构成。pMOS晶体管MP1A的源极电极与节点1A连接，漏极电极与输入端子IN连接，并且栅极电极与节点IIA连接。pMOS晶体管MPlB 的源极电极与节点1B连接，漏极电极与输入端子IN连接，并且栅极 电极与节点11B连接。pMOS晶体管MP2B的源极电极与节点2B连接， 漏极电极与节点1A连接，并且栅极电极与节点12B连接。pMOS晶体 管MP2A的源极电极与节点2A连接，漏极电极与节点1B连接，并且 栅极电极与节点12A连接。pMOS晶体管MP3A的源极电极与节点3A 连接，漏极电极与节点2B连接，并且栅极电极与节点13A连接。pMOS 晶体管MP3B的源极电极与节点3B连接，漏极电极与节点2A连接， 并且栅极电极与节点13B连接。pMOS晶体管MP4B的源极电极与节 点4B连接，漏极电极与节点3A连接，并且栅极电极与节点14B连接。 pMOS晶体管MP4A的源极电极与节点4A连接，漏极电极与节点3B 连接，并且栅极电极与节点14A连接。pMOS晶体管MP5A的源极电 极与节点5A连接，漏极电极与节点4B连接，并且栅极电极与节点15A 连接。pMOS晶体管MP5B的源极电极与节点5B连接，漏极电极与节 点4A连接，并且栅极电极与节点15B连接。pMOS晶体管MP6B的源 极电极与输出端子OUT连接，漏极电极与节点5A连接，并且栅极电 极与节点5B连接。pMOS晶体管MP6A的源极电极与输出端子OUT 连接，漏极电极与节点5B连接，并且栅极电极与节点5A连接。电容C1A的高压侧电极与节点1A连接，低压侧电极上输入时钟 CLKA。电容C1B的高压侧电极与节点1B连接，低压侧电极上输入时 钟CLKB。电容C2B的高压侧电极与节点2B连接，低压侧电极上输入 时钟CLKB。电容C2A的高压侧电极与节点2A连接，低压侧电极上 输入时钟CLKA。电容C3A的高压侧电极与节点3A连接，低压侧电 极上输入时钟CLKA。电容C3B的高压侧电极与节点3B连接，低压侧 电极上输入时钟CLKB。电容C4B的高压侧电极与节点4B连接，低压 侧电极上输入时钟CLKB。电容C4A的高压侧电极与节点4A连接，
低压侧电极上输入时钟CLKA。电容C5A的高压侧电极与节点5A连 接，低压侧电极上输入时钟CLKA。电容C5B的高压侧电极与节点5B 连接，低压侧电极上输入时钟CLKB。电平移动电路42由pMOS晶体管MPL11A、 MPL12A、 MPL13A、 pMOS晶体管MPL11B、 MPL12B、 MPL13B、 pMOS晶体管MPL21A、 MPL22A、 MPL23A、 pMOS晶体管MPL21B、 MPL22B、 MPL23B、 pMOS 晶体管MPL31A、MPL32A、MPL33A、pMOS晶体管MPL31B、MPL32B、 MPL33B、 pMOS晶体管MPL41A、 MPL42A、 MPL43A、 pMOS晶体 管MPL41B、 MPL42B、 MPL43B、 pMOS晶体管MPL51A、 MPL52A、 MPL53A和pMOS晶体管MPL51B、 MPL52B、 MPL53B构成。pMOS晶体管MPL12A的源极电极与节点IIA连接，并且栅极电 极与节点BS1A连接，漏极电极上输入时钟CLKA。 pMOS晶体管 MPL13A的源极电极与节点1A连接，漏极电极与节点BS1A连接，并 且栅极电极与输入端子IN连接。pMOS晶体管MPL12B的源极电极与 节点11B连接，并且栅极电极与节点BS1B连接，漏极电极上输入时 钟CLKB。 pMOS晶体管MPL13B的源极电极与节点1B连接，漏极电 极与节点BS1B连接，并且栅极电极与输入端子IN连接。pMOS晶体 管MPL11A的源极电极与节点1A连接，漏极电极与节点11A连接， 并且栅极电极与节点1B连接。pMOS晶体管MPL11B的源极电极与节 点1B连接，漏极电极与节点11B连接，并且栅极电极与节点1A连接。pMOS晶体管MPL22A的源极电极与节点12A连接，漏极电极与 节点1A连接，并且栅极电极与节点BS2A连接。pMOS晶体管MPL23A 的源极电极与节点2A连接，漏极电极与节点BS2A连接，并且栅极电 极与节点1B连接。pMOS晶体管MPL22B的源极电极与节点12B连接， 漏极电极与节点1B连接，并且栅极电极与节点BS2B连接。pMOS晶 体管MPL23B的源极电极与节点2B连接，漏极电极与节点BS2B连接， 并且栅极电极与节点1A连接。pMOS晶体管MPL21A的源极电极与节点2A连接，漏极电极与节点12A连接，并且栅极电极与节点2B连接。 pMOS晶体管MPL21B的源极电极与节点2B连接，漏极电极与节点 12B连接，并且栅极电极与节点2A连接。pMOS晶体管MPL32A的源极电极与节点13A连接，漏极电极与 节点2A连接，并且栅极电极与节点BS3A连接。pMOS晶体管MPL33A 的源极电极与节点3A连接，漏极电极与节点BS3A连接，并且栅极电 极与节点2B连接。pMOS晶体管MPL32B的源极电极与节点13B连接， 漏极电极与节点2B连接，并且栅极电极与节点BS3B连接。pMOS晶 体管MPL33B的源极电极与节点3B连接，漏极电极与节点BS3B连接， 并且栅极电极与节点2A连接。pMOS晶体管MPL31A的源极电极与节 点3A连接，漏极电极与节点13A连接，并且栅极电极与节点3B连接。 pMOS晶体管MPL31B的源极电极与节点3B连接，漏极电极与节点 13B连接，并且栅极电极与节点3A连接。pMOS晶体管MPL42A的源极电极与节点14A连接，漏极电极与 节点3A连接，并且栅极电极与节点BS4A连接。pMOS晶体管MPL43A 的源极电极与节点4A连接，漏极电极与节点BS4A连接，并且栅极电 极与节点3B连接。pMOS晶体管MPL42B的源极电极与节点14B连接， 漏极电极与节点3B连接，并且栅极电极与节点BS4B连接。pMOS晶 体管MPL43B的源极电极与节点4B连接，漏极电极与节点B S4B连接， 并且栅极电极与节点3A连接。pMOS晶体管MPL41A的源极电极与节 点4A连接，漏极电极与节点14A连接，并且栅极电极与节点4B连接。 pMOS晶体管MPL41B的源极电极与节点4B连接，漏极电极与节点 14B连接，并且栅极电极与节点4A连接。pMOS晶体管MPL52A的源极电极与节点15A连接，漏极电极与 节点4A连接，并且栅极电极与节点BS5A连接。pMOS晶体管MPL53A 的源极电极与节点5A连接，漏极电极与节点BS5A连接，并且栅极电 极与节点4B连接。pMOS晶体管MPL52B的源极电极与节点15B连接， 漏极电极与节点4B连接，并且栅极电极与节点BS5B连接。pMOS晶 体管MPL53B的源极电极与节点5B连接，漏极电极与节点BS5B连接， 并且栅极电极与节点4A连接。pMOS晶体管MPL51A的源极电极与输 出端子OUT连接，漏极电极与节点15A连接，并且栅极电极与节点 5B连接。pMOS晶体管MPL51B的源极电极与输出端子OUT连接， 漏极电极与节点15B连接，并且栅极电极与节点5A连接。图12是说明图IIA及11B的电源电路的动作的时序图。参照图 12来说明该电源电路的动作。在期间A时，时钟CLKA上升至高电平 的电位[VDD]，从而节点2A上升至电位[3XVDD]，还有，日寸钟CLKB 降低至低电平的电位[VSS]，从而节点2B降低至电位[2XVDD]。由此， 电平移动电路42的节点12A上升至与节点2A相同的高电平的电位[3 XVDD]，充电泵电路41的pMOS晶体管MP2A成为截止状态，节点 2A和节点1B之间成为截止状态。还有，节点1A成为与节点2B相同 的电位[2XVDD]，所以在电平移动电路42的pMOS晶体管MPL22B 上自举效应起作用，节点12B的电位成为与节点1B相同的低电平的电 位[VDD]。因而，充电泵电路41的pMOS晶体管MP2B成为导通状态， 节点2B和节点1A之间导通， 一同稳定于电位[2XVDD]。在期间B， 进行与上述期间A反相位的动。以下同样，在输出端子OUT上生成直流输出电压[6XVDD]。还 有，电平移动电路42的节点IIA、 IIB、…、15A、 15B的各电位分别 成为振幅放大至[2XVDD]的信号，是用于把充电泵电路41的各pMOS晶体管置于导通状态/截止状态的充分的电位。由此，可避免直流输出 电压[6XVDD]的降低及消耗功率的增大。还有，把pMOS晶体管 MPL51B的源极电极不是与输出端子OUT而是与节点5B连接，把 pMOS晶体管MPL51A的源极电极不是与输出端子OUT而是与节点5A 连接，也可进行与上述同等的动作。另外，在该实施例中，表示了采用图11中的电平移动电路42的
电源电路，不过，也可以采用与图3或图4表示的各电平移动电路同 等的硬件构成的电平移动电路。实施例9图13A、 13B及13C是表示作为该发明的第9实施例的电源电路 的电构成的电路图，对与表示第7实施例的图9中的要素共同的要素 付以共同的符号。该例的电源电路由图13A表示的充电泵电路51、图 13B表示的电平移动电路52和图13C表示的电平移动电路53构成。 在充电泵电路51中，pMOS晶体管MP22的栅极电极不是与图9A中 的节点RB而是与节点RB2连接。还有，pMOS晶体管MP23的栅极 电极不是与图9A中的节点QA而是与节点RA2连接。pMOS晶体管 MP25的栅极电极不是与图9A中的节点RA而是与节点RA2连接。 pMOS晶体管MP26的栅极电极不是与图9A中的节点QB而是与节点 RB2连接。此外是与图9A的充电泵电路31同样的构成。在电平移动电路52中，pMOS晶体管MPL29的源极电极不是与 图9B中的节点RB而是与节点RB2连接。还有，pMOS晶体管MPL28 的漏极电极上输入时钟CLKB。此外是与图9B的电平移动电路32同 样的构成。该电平移动电路52是通过对pMOS晶体管MP22、 MP26 的各栅极电极施加与输出端子OUT的电位[3XVDD]相同电平的控制 电压ct52而把同pMOS晶体管MP22、 MP26置于截止状态，另一方面 通过施加与时钟CLKB的低电平的电位[VSS滩同电平的控制电压ct52 而把同pMOS晶体管MP22、 MP26置于导通状态。在电平移动电路53中，pMOS晶体管MPL32的源极电极不是与 图9C中的节点RA而是与节点RA2连接。还有，pMOS晶体管MPL31 的漏极电极上输入时钟CLKA。此外是与图9C的电平移动电路33同 样的构成。该电平移动电路53是通过对pMOS晶体管MP25、 MP23 的各栅极电极施加与输出端子OUT的电位[3XVDD]相同电平的控制 电压ct53而把同pMOS晶体管MP25、 MP23置于截止状态，另一方面
通过施加与时钟CLKA的低电平的电位[VSS]相同电平的控制电压ct53 而把同pMOS晶体管MP25、 MP23置于导通状态。图14是说明图13的电源电路的动作的时序图。参照图14来说明 该例的电源电路的动作。电平移动电路52的动作与图9B的电平移动 电路32的动作相比，有以下差异。即，在期间A中，时钟CLKB是低 电平的电位[VSS]，所以节点RB2也成为低电平的电位[VSS]。因而， 从该电平移动电路52，具有振幅[3XVDD]的控制电压ct52经节点RB2 被输入到pMOS晶体管MP22、 MP26的栅极电极。还有，电平移动电路53的动作与图9C的电平移动电路33的动作 相比，有以下差异。B卩，在期间B中，时钟CLKA是低电平的电位[VSS]， 所以节点RA2也成为低电平的电位[VSS]。因而，从该电平移动电路 53，具有振幅[3XVDD]的控制电压ct53经节点RA2被输入到pMOS 晶体管MP23、 MP25的栅极电极。另外，在构成电平移动电路52、 53 的pMOS晶体管MPL28、 MPL31的漏极上输入时钟CLKB、 CLKA， 不过，输入电位[VSS]也可进行与上述同等的动作。还有，把pMOS晶 体管MPL29的源极电极不是与输出端子OUT而是与节点SB连接，把 pMOS晶体管MPL32的源极电极不是与输出端子OUT而是与节点SA 连接，也可进行与上述同等的动作。如上所述，在该第9实施例中，从电平移动电路52经节点RB2 而输出具有振幅[3XVDD]的控制电压ct52，并且从电平移动电路53经 节点RA2而输出具有振幅[3XVDD]的控制电压ct53，因而具有与第3 实施例同样功能的电源电路能以比较小规模的电路构成来实现。另外， 也可以把与该实施例同样的构成适用于上述第4实施例。S卩，对构成 充电泵电路41的各pMOS晶体管的栅极电极施加具有振幅[6XVDD] 的控制电压，能得到与该实施例同样的优点。另外，在该实施例中，表示了采用图13A、 13B及13C中的电平
移动电路52、 53的电源电路，不过，也可以采用与图3或图4表示的 各电平移动电路同等的硬件构成的电平移动电路。实施例10图15A、 15B及15C是表示作为该发明的第IO实施例的电源电路 的电构成的电路图。该例的电源电路由图15A表示的充电泵电路61、 图15B表示的电平移动电路62和图15C表示的电平移动电路63构成。 充电泵电路61由pMOS晶体管MP41、 MP42、 MP43、 MP44、 MP45、 MP46和电容C41、 C42、 C43、 C44构成。pMOS晶体管MP41的源极 电极与输出端子OUT连接，漏极电极与节点JA连接，并且栅极电极 与节点JB连接。pMOS晶体管MP42的源极电极与节点JA连接，漏 极电极与输入端子IN连接，并且栅极电极与节点LA连接。pMOS晶 体管MP43的源极电极与输入端子IN连接，漏极电极与节点KA连接， 并且栅极电极与节点KB连接。输入端子IN上输入直流输入电压 [VOFS]。pMOS晶体管MP44的源极电极与输出端子OUT连接，漏极电极 与节点JB连接，并且栅极电极与节点JA连接。pMOS晶体管MP45 的源极电极与节点JB连接，漏极电极与输入端子IN连接，并且栅极 电极与节点LB连接。pMOS晶体管MP46的源极电极与输入端子IN 连接，漏极电极与节点KB连接，并且栅极电极与节点KA连接。电容C41的高压侧电极与节点JA连接，低压侧电极上输入时钟 CLKA。电容C42的低压侧电极与节点KA连接，高压侧电极上输入时 钟CLKA。电容C43的高压侧电极与节点JB连接，低压侧电极上输入 时钟CLKB。电容C44的低压侧电极与节点KB连接，高压侧电极上输 入时钟CLKB。由上述pMOS晶体管MP43、 46和电容C42、 C44构成 充电泵电路。电平移动电路62由pMOS晶体管MPL41、 MPL42、 MPL43构成。pMOS晶体管MPL41的源极电极与节点JB连接，漏极电极与节点BSB 连接，并且栅极电极与输入端子IN连接。pMOS晶体管MPL42的源 极电极与节点LB连接，漏极电极与节点KB连接，并且栅极电极与节 点BSB连接。pMOS晶体管MPL43的源极电极与输出端子OUT连接， 漏极电极与节点LB连接，并且栅极电极与节点JA连接。该电平移动 电路62是通过对pMOS晶体管MP45的栅极电极施加与输出端子OUT 的电位相同电平的控制电压ct62而把同pMOS晶体管MP45置于截止 状态，另一方面通过施加从输出端子OUT的电位减去时钟CLKB的高 电平的电压的2倍的电压[2XVDD]所得的电平的控制电压ct62而把同 pMOS晶体管MP45置于导通状态。电平移动电路63由pMOS晶体管MPL44、 MPL45、 MPL46构成。 pMOS晶体管MPL44的源极电极与节点JA连接，漏极电极与节点BSA 连接，并且栅极电极与输入端子IN连接。pMOS晶体管MPL45的源 极电极与节点LA连接，漏极电极与节点KA连接，并且栅极电极与节 点BSA连接。pMOS晶体管MPL46的源极电极与输出端子OUT连接， 漏极电极与节点LA连接，并且栅极电极与节点JB连接。该电平移动 电路63是通过对pMOS晶体管MP42的栅极电极施加与输出端子OUT 的电位相同电平的控制电压ct63而把同pMOS晶体管MP42置于截止 状态，另一方面通过施加从输出端子OUT的电位减去时钟CLKA的高 电平的电压的2倍的电压[2XVDD]所得的电平的控制电压ct63而把同 pMOS晶体管MP42置于导通状态。另外，例如，电压[VDD]设定为5V， 直流输入电压[VOFS]设定为2V，各pMOS晶体管的栅极阈值电压[Vth] 设定为3V，同直流输入电压[VOFS]比同栅极阈值电压[Vth]小。图16是说明图15电源电路的动作的时序图。参照图16来说明该 例的电源电路的动作。在充电泵电路61中，在期间A中，节点KB是 低电平的电位[VOFS —VDD]，所以pMOS晶体管MP43成为导通状态， 节点KA成为高电平的电位[VOFS]。还有，节点KB成为低电平的电 位[VOFS — VDD]。其次，在期间B中，时钟CLKA降低至低电平的电
位[VSS]的话，通过电容C42的耦合，节点KA就降低至低电平的电位 [VOFS — VDD]。还有，节点KB成为高电平的电位[VOFS]。在电平移动电路62中，在期间A， pMOS晶体管MPL43成为截 止状态，pMOS晶体管MPL42通过自举效应而成为导通状态。此时， 节点KB是低电平的电位[VOFS —VDD]，节点LB也成为低电平的电 位[VOFS — VDD]。此时，pMOS晶体管MP45成为导通状态，节点JB 被充电至低电平的电位[VOFS]。在期间B， pMOS晶体管MPL43成为 导通状态，节点LB成为输出端子OUT的电位[VDD+VOFS]。在电平 移动电路63中，在期间A，节点LA是高电平的电位[VDD+VOFS]， 与充电泵电路61的节点JA是同电位，pMOS晶体管MP42成为截止状 态。还有，把pMOS晶体管MPL43的源极电极不是与输出端子OUT 而是与节点jb连接，把pMOS晶体管MPL46的源极电极不是与输出 端子OUT而是与节点JA连接，也可进行与上述同等的动作。如上所述，在该第10实施例中，在充电泵电路61的pMOS晶体 管MP42及pMOS晶体管MP45的栅极上，连接着电平移动电路63、 62的节点LA、 LB，输入由同电平移动电路63、 62放大了振幅且低电 平低至电位[VOFS — VDD]的信号，因而即使在pMOS晶体管MP42、 MP45导通，节点JA、JB被充电至低电平的电位[VOFS]的场合，栅极，源 极间电压成为[一VDD]，也可保持充分导通状态。另一方面，在要以上述第1实施例的图1表示的电路来实现与该 实施例同样功能的场合，仅把输入直流电压从[VDD]改为[VOFS]，则 直流输入电压[VOFS]低于电压[VDD]，所以会产生问题。S卩，在图1 中的pMOS晶体管MP2、 MP4导通，节点PA、 PB被充电至电位[VOFS] 的电平的场合，栅极 源极间电压只能取[VSS — VOFS二一VOFS]。因 此，pMOS晶体管MP2、 MP4不会成为充分导通状态，动作区域成为 能动区域。因此，节点PA、 PB的充电电平降低，输出端子OUT的电 位低于电位[VDD+VOFS]。
还有，在该第10实施例中，电源电路的晶体管全部由pMOS晶体管构成，不过，全部由nMOS晶体管构成也具有同样作用、优点。在 该场合，即使是时钟的振幅[VDD]和输入电压[VOFS]的差小于nMOS 晶体管的栅极阈值电压[Vth]的场合，也可对构成充电泵电路的nMOS 晶体管施加充分的栅极 源极间电压。另外，在该实施例中，表示了采用图15A、 15B及15C中的电平 移动电路62、 63的电源电路，不过，也可以采用与图3或图4表示的 各电平移动电路同等的硬件构成的电平移动电路。实施例11图17是表示作为该发明的第11实施例的电子设备的要部的电构成的 框图。该例的电子设备，如图17所示，是液晶显示装置，由液晶面板 71、信号线驱动电路72、扫描线驱动电路73和电源电路74构成。液 晶面板71具备信号线Xi(i^、 2、…、m,例如，m=640X3)、扫描线 Yj(j=l、 2、…、n，例如，n=480)、像素晶体管81i、 j、像素电容82i、 j、像素单元83i、 j和共用端子COM。信号线Xi在x方向以给定间隔 设置，被施加相应的显示信号Di。扫描线Yj在与x方向正交的y方向 以给定间隔设置，按线顺序被施加用于写入显示信号Di的扫描信号 OUTj。像素晶体管81i、 j由TFT(Thin Film Transistor,薄膜晶体管)构 成，基于扫描信号OUTj而受到导通/截止控制，在成为导通状态时对 像素单元i、 j施加显示信号Di。信号线驱动电路72基于被给予的信号线驱动信号群dd，对信号 线Xi施加显示信号Di。扫描线驱动电路73基于被给予的扫描线驱动 信号群sd，按线顺序对扫描线Yj施加扫描信号OUTj。还有，扫描线 驱动电路73具有电平移动电路73a。电源电路74由上述各实施例表示 的电源电路构成，例如，把第1实施例的图1表示的把输入电压升压2 倍的电源电路和第4实施例的图5表示的把输入电压置于一1倍的电源
电路组合起来构成。在该液晶显示装置中，在对像素单元83i、 j的两端施加的电压的范围例如是[VDD]至[VSS]的场合，在信号线Xi上加的电压也是[VDD] 至[VSS]。因此，对于信号线驱动电路72的动作，至少需要电源电压 [VDD]。另一方面，对扫描线Yj施加的电压为，作为高电平的电位(高 压输出电压)VH至少是电位[2XVDD]，并且作为低电平的电位(低压输 出电压)VL是电位[一VDD]这样2个。其原因是，在对像素单元83i、 j 写入信号线Xi的电位(0V)的场合，至少需要把扫描线Yj的电位设为 电位[一VDD]而把像素晶体管81i、 j置于导通状态。还有，在像素单元 83i、 j为液晶的场合，通常是进行使像素的共用端子COM的电位定期 地按电位[VDD]的程度或电位[VSS]的程度变化，使施加于液晶的电压 的极性反转的共反转驱动。因此，在对像素单元83i、j写入了电位[VDD] 的状态下预先把像素晶体管81i、 j置于截止状态时，使共用端子COM 从低电平的电位[VSS]向高电平的电位[VDD]反转了的场合，为了维持 截止状态，至少需要把扫描线Yj的电位置于电位[2XVDD]。扫描线驱动电路73中包含的电平移动电路73a，在向同扫描线驱 动电路73输入的扫描线驱动信号群sd的各信号的振幅为低振幅(例如 [VDD]的程度)的场合，采用从电源电路74供给的高压电源VH及低压 电源VL，将其变换为能对扫描线Yj施加的振幅[VH — VL]的信号。还 有，电源电路74把输入电压置于[VDD]的话，就生成[2XVDD]作为高 压输出电压VH，并且生成[—VDD]作为低压输出电压VL。如上所述，在该第ll实施例中，从电源电路74供给扫描线Yj的 驱动所需的高压输出电压VH及低压输出电压VL，因而不必在液晶显 示装置的外部处置高压及高振幅的信号，不必对与同液晶显示装置连 接的别的半导体装置要求高耐压特性，能以比较简单的构成廉价地构 成同半导体装置。
以上，根据附图详述了该发明的实施例，不过，具体的构成不限 于上述实施例，不超出该发明要旨的范围的设计变更等皆包含于该发明中。例如，在上述各实施例中，各电源电路由pMOS晶体管构成， 不过，由nMOS晶体管构成同样的电路，也具有与上述各实施例同样 的作用、效果。但在该场合，各部分的信号、电压的极性要对应于nMOS 晶体管。该发明除了能适用于液晶显示装置以外，还能适用于例如组装了 光学系2维传感器的指纹读取装置、携带电话机、携带终端等需要有 从1个电源电压生成不同电源电压的电源电路的所有电子设备。
权利要求
1.一种电源电路，具备充电泵电路，具有至少一个MOS晶体管及至少一个电容，在时钟为第1电平且上述至少一个MOS晶体管为导通状态时，通过上述至少一个MOS晶体管而施加给定的直流输入电压，从而把上述至少一个电容充电至充电电压，并且在上述时钟为第2电平且上述至少一个MOS晶体管为截止状态时，生成使上述充电电压按上述时钟的振幅而变化所得的电平的生成电压；以及栅极控制电路，对上述至少一个MOS晶体管的栅极电极，与上述至少一个电容的电压向上述生成电压或上述充电电压的变化同步，施加用于把上述至少一个MOS晶体管置于截止状态或导通状态的控制电压。
2. —种电源电路，具备第1充电泵电路，具有第1M0S晶体管及第1电容，在第1时钟 为第1电平且上述第1M0S晶体管为导通状态时，通过该第1M0S晶 体管而施加给定的直流输入电压，从而把上述第1电容充电至第1充 电电压，并且在上述第1时钟为第2电平且上述第1M0S晶体管为截 止状态时，生成使上述第1充电电压按上述第1时钟的振幅而变化所 得的电平的第l生成电压，并且输出所生成的电压；第2充电泵电路，具有第2MOS晶体管及第2电容，在与上述第 1时钟反相位的第2时钟为上述第1电平且上述第2MOS晶体管为导通 状态时，通过该第2MOS晶体管而施加上述直流输入电压，从而把上 述第2电容充电至第2充电电压，并且在上述第2时钟为上述第2电 平且上述第2MOS晶体管为截止状态时，生成使上述第2充电电压按 上述第2时钟的振幅而变化所得的电平的第2生成电压，并且输出所 生成的电压；输出电路，在上述第2时钟为上述第1电平时，把上述第1生成 电压作为直流输出电压来输出，并且在上述第1时钟为上述第1电平 时，把上述第2生成电压作为上述直流输出电压来输出；第l栅极控制电路，对上述第1M0S晶体管的第l栅极电极，与 从上述第1生成电压向上述第1充电电压的变化同步而施加与上述第1 电平相同电平的第1控制电压，从而把该第1M0S晶体管置于导通状态，并且与从上述第2生成电压向上述第2充电电压的变化同步而施加与上述第1生成电压相同电平的上述第1控制电压，从而把该第1M0S晶体管置于截止状态；以及第2栅极控制电路，对上述第2MOS晶体管的第2栅极电极，与 从上述第2生成电压向上述第2充电电压的变化同步而施加与上述第1 电平相同电平的第2控制电压，从而把该第2MOS晶体管置于导通状 态，并且与从上述第1生成电压向上述第1充电电压的变化同步而施 加与上述第2生成电压相同电平的上述第2控制电压，从而把该第 2MOS晶体管置于截止状态。
3.根据权利要求2所述的电源电路，其中，上述第1MOS晶体管具备与其上施加上述直流输入电压的 第1节点连接的第1电极、与第2节点连接的第2电极及与第3节点 连接的第l栅极电极，其中，上述第1电容具备其上输入第1时钟的第3电极及与上述 第2节点连接的第4电极，其中，上述第2MOS晶体管具备与上述第1节点连接的第5电极、 与第4节点连接的第6电极及与第5节点连接的第2栅极电极，其中，上述第2电容具备其上输入与上述第1时钟反相位的第2 时钟的第7电极及与上述第4节点连接的第8电极，其中，上述输出电路具备第3MOS晶体管，具备与上述第2节点连接的第9电极、与用于 输出上述直流输出电压的第6节点连接的第10电极及与上述第4节点 连接的第3栅极电极；以及第4MOS晶体管，具备与上述第4节点连接的第11电极、与上述 第6节点连接的第12电极及与上述第2节点连接的第4栅极电极， 其中，上述第1栅极控制电路具备第5MOS晶体管，具备与上述第4节点连接的第13电极、与第7 节点连接的第14电极及其上输入上述直流输入电压或上述第1时钟的 第5栅极电极；第6MOS晶体管，具备与上述第5节点连接的第15电极、其上输 入上述第1电平或上述第2时钟的第16电极及与上述第7节点连接的 第6栅极电极；以及第7MOS晶体管，具备与上述第4或第6节点连接的第17电极、 与上述第5节点连接的第18电极及与上述第2节点连接的第7栅极电 极，其中，上述第2栅极控制电路具备第8MOS晶体管，具备与上述第2节点连接的第19电极、与第8 节点连接的第20电极及其上输入上述直流输入电压或上述第2时钟的 第8栅极电极；第9MOS晶体管，具备与上述第3节点连接的第21电极、其上输 入上述第1电平或上述第1时钟的第22电极及与上述第8节点连接的 第9栅极电极；以及第10MOS晶体管，具备与上述第2或第6节点连接的第23电极、 与上述第3节点连接的第24电极及与上述第4节点连接的第10栅极 电极。
4.根据权利要求2所述的电源电路，其中，上述第1MOS晶体管具备与其上施加上述直流输入电压的 第1节点连接的第1电极、与第2节点连接的第2电极及与第3节点 连接的第l栅极电极，其中，上述第1电容具备其上输入第1时钟的第3电极及与上述 第2节点连接的第4电极，其中，上述第2MOS晶体管具备与上述第1节点连接的第5电极、 与第4节点连接的第6电极及与第5节点连接的第2栅极电极，其中，上述第2电容具备其上输入与上述第1时钟反相位的第2时钟的第7电极及与上述第4节点连接的第8电极， 其中，上述输出电路具备第3MOS晶体管，具备与上述第2节点连接的第9电极、与用于 输出上述直流输出电压的第6节点连接的第10电极及与上述第4节点连接的第3栅极电极；以及第4MOS晶体管，具备与上述第4节点连接的第11电极、与上述 第6节点连接的第12电极及与上述第2节点连接的第4栅极电极， 其中，上述第l栅极控制电路具备第5MOS晶体管，具备与上述第4节点连接的第13电极、与第7 节点连接的第14电极及与上述第4节点连接的第5栅极电极；第6MOS晶体管，具备与上述第5节点连接的第15电极、其上输 入上述第1电平或上述第2时钟的第16电极及与上述第7节点连接的 第6栅极电极；第7MOS晶体管，具备与上述第4或第6节点连接的第17电极、 与上述第5节点连接的第18电极及与上述第2节点连接的第7栅极电 极；以及第11MOS晶体管，具备与上述第4或第6节点连接的第25电极、 与上述第7节点连接的第26电极及与上述第2节点连接的第11栅极 电极，其中，上述第2栅极控制电路具备第8MOS晶体管，具备与上述第2节点连接的第19电极、与第8 节点连接的第20电极及与上述第2节点连接的第8栅极电极；第9MOS晶体管，具备与上述第3节点连接的第21电极、其上输 入上述第1电平或上述第1时钟的第22电极及与上述第8节点连接的 第9栅极电极；第10MOS晶体管，具备与上述第2或第6节点连接的第23电极、 与上述第3节点连接的第24电极及与上述第4节点连接的第10栅极 电极；以及第12MOS晶体管，具备与上述第2或第6节点连接的第27电极、 与上述第8节点连接的第28电极及与上述第4节点连接的第12栅极电极。
5.根据权利要求2所述的电源电路，其中，上述第1M0S晶体管具备与其上施加上述直流输入电压的 第1节点连接的第1电极、与第2节点连接的第2电极及与第3节点 连接的第l栅极电极，其中，上述第1电容具备其上输入第1时钟的第3电极及与上述 第2节点连接的第4电极，其中，上述第2MOS晶体管具备与上述第1节点连接的第5电极、 与第4节点连接的第6电极及与第5节点连接的第2栅极电极，其中，上述第2电容具备其上输入与上述第1时钟反相位的第2 时钟的第7电极及与上述第4节点连接的第8电极，其中，上述输出电路具备第3MOS晶体管，具备与上述第2节点连接的第9电极、与用于 输出上述直流输出电压的第6节点连接的第10电极及与上述第4节点 连接的第3栅极电极；以及第4MOS晶体管，具备与上述第4节点连接的第11电极、与上述 第6节点连接的第12电极及与上述第2节点连接的第4栅极电极，其中，上述第l栅极控制电路具备第5MOS晶体管，具备与上述第4节点连接的第13电极、与第7 节点连接的第14电极及与上述第4节点连接的第5栅极电极；第6MOS晶体管，具备与上述第5节点连接的第15电极、其上输 入上述第1电平或上述第2时钟的第16电极及与上述第7节点连接的 第6栅极电极；第7MOS晶体管，具备与上述第4或第6节点连接的第17电极、 与上述第5节点连接的第18电极及与上述第2节点连接的第7栅极电 极；第11MOS晶体管，具备与上述第4或第6节点连接的第25电极、 与第9节点连接的第26电极及与上述第2节点连接的第11栅极电极； 以及第13MOS晶体管，具备与上述第9节点连接的第29电极、与上 述第7节点连接的第30电极及与上述第7节点连接的第13栅极电极， 其中，上述第2栅极控制电路具备第8MOS晶体管，具备与上述第2节点连接的第19电极、与第8 节点连接的第20电极及与上述第2节点连接的第8栅极电极；第9MOS晶体管，具备与上述第3节点连接的第21电极、其上输 入上述第1电平或上述第1时钟的第22电极及与上述第8节点连接的 第9栅极电极；第10MOS晶体管，具备与上述第2或第6节点连接的第23电极、 与上述第3节点连接的第24电极及与上述第4节点连接的第10栅极 电极；第12MOS晶体管，具备与上述第2或第6节点连接的第27电极、 与第10节点连接的第28电极及与上述第4节点连接的第12栅极电极； 以及第14MOS晶体管，具备与上述第10节点连接的第31电极、与上 述第8节点连接的第32电极及与上述第8节点连接的第14栅极电极。
6. —种电源电路，具备多个第1充电泵电路，各具有第1MOS晶体管及第1电容，在第 1时钟为第1电平且各上述第1M0S晶体管为导通状态时，通过上述第 1MOS晶体管向各第1充电泵电路施加第1直流输入电压，并且在上述 第1时钟为第2电平且上述第1MOS晶体管为截止状态时，生成在上 述第1电容的充电电压上重叠上述第1时钟的振幅所得的电平的第1 升压电压，并且输出所生成的电压；以及多个第2充电泵电路，各具有第2MOS晶体管及第2电容，在与 上述第1时钟反相位的第2时钟为第1电平且各上述第2MOS晶体管 为导通状态时，通过各上述第2MOS晶体管向各第2充电泵电路施加 第2直流输入电压，并且在上述第2时钟为第2电平且各上述第2MOS 晶体管为截止状态时，生成在上述第2电容的充电电压上重叠上述第2 时钟的振幅所得的电平的第2升压电压，其中，把一个上述第1充电泵电路作为初级充电泵电路，交替级联连接给定数的上述第1充电泵 电路和上述第2充电泵电路，并且把一个上述第2充电泵电路作为第2级充电泵电路，交替级联连接上述给定数的上述第2充电泵电路和上 述第l充电泵电路，并且输出所生成的电压；输出电路，把最终级的上述第1升压电压或最终级的上述第2升 压电压作为直流输出电压来输出；第1栅极控制电路，对各上述第1M0S晶体管的第1栅极电极， 与最终级的上述第1升压电压的下降同步而施加与上述第1电平相同 电平的第1控制电压，从而把各上述第1M0S晶体管置于导通状态， 并且与最终级的上述第2升压电压的下降同步而施加与上述直流输出 电压相同电平的上述第1控制电压，从而把各上述第1M0S晶体管置 于截止状态；以及第2栅极控制电路，对各上述第2MOS晶体管的第2栅极电极， 与最终级的上述第2升压电压的下降同步而施加与上述第1电平相同 电平的第2控制电压，从而把各上述第2MOS晶体管置于导通状态， 并且与最终级的上述第1升压电压的下降同步而施加与上述直流输出 电压相同电平的上述第2控制电压，从而把各上述第2MOS晶体管置 于截止状态。
7.根据权利要求6所述的电源电路， 其中，上述第l栅极控制电路具备第3MOS晶体管，具备其上输入最终级的上述第1升压电压的第 1电极、与第1节点连接的第2电极及其上输入初级的上述第2升压电 压的第3栅极电极；第4MOS晶体管，具备与各上述第1MOS晶体管的第1栅极电极 连接的第3电极、其上输入上述第1电平或上述第1时钟的第4电极 及与上述第l节点连接的第4栅极电极；以及第5MOS晶体管，具备其上输入上述直流输出电压或最终级的上 述第1升压电压的第5电极、与各上述第1MOS晶体管的第1栅极电 极连接的第6电极及其上输入最终级的上述第2升压电压的第5栅极电极，其中，上述第2栅极控制电路具备第6MOS晶体管，具备其上输入最终级的上述第2升压电压的第 7电极、与第2节点连接的第8电极及其上输入初级的上述第1升压电压的第6栅极电极；第7MOS晶体管，具备与各上述第2MOS晶体管的第2栅极电极 连接的第9电极、其上输入上述第1电平或上述第2时钟的第10电极 及与上述第2节点连接的第7栅极电极；以及第8MOS晶体管，具备其上输入上述直流输出电压或最终级的上 述第2升压电压的第11电极、与各上述第2MOS晶体管的第2栅极电 极连接的第12电极及其上输入最终级的上述第1升压电压的第8栅极 电极。
8. —种电源电路，具有第1充电泵电路，具有第1MOS晶体管及第1电容，在第1时钟 为第1电平且上述第1MOS晶体管为导通状态时，通过上述第1MOS 晶体管而施加给定的直流输入电压，从而把上述第1电容充电至第1 充电电压，并且在上述第1时钟为第2电平且上述第1MOS晶体管为 截止状态时，生成使上述第1充电电压按上述第1时钟的振幅变化所 得的电平的第l生成电压，并且输出所生成的电压；第2充电泵电路，具有第2MOS晶体管及第2电容，在与上述第 1时钟反相位的第2时钟为上述第1电平且上述第2MOS晶体管为导通 状态时，通过上述第2MOS晶体管而施加上述给定的直流输入电压， 从而把上述第2电容充电至第2充电电压，并且在上述第2时钟为上 述第2电平且上述第2MOS晶体管为截止状态时，生成使上述第2充 电电压按上述第2时钟的振幅变化所得的电平的第2生成电压，并且 输出所生成的电压；输出电路，在上述第2时钟为上述第1电平时，把上述第1生成 电压作为直流输出电压来输出，并且在上述第1时钟为上述第1电平 时，把上述第2生成电压作为上述直流输出电压来输出；第3充电泵电路，生成使上述直流输入电压按上述第1时钟的振 幅在上述第1充电泵电路的反方向变化所得的电平的第3生成电压；第4充电泵电路，生成使上述直流输入电压按上述第2时钟的振 幅在上述第2充电泵电路的反方向变化所得的电平的第4生成电压；第1栅极控制电路，对上述第1M0S晶体管的第1栅极电极，与 从上述第1生成电压向上述第1充电电压的变化同步而施加与上述第3 生成电压相同电平的第1控制电压，从而把上述第1M0S晶体管置于 导通状态，并且与从上述第2生成电压向上述第2充电电压的变化同 步而施加与上述第1生成电压相同电平的上述第1控制电压，从而把 上述第1M0S晶体管置于截止状态；以及第2栅极控制电路，对上述第2MOS晶体管的第2栅极电极，与 从上述第2生成电压向上述第2充电电压的变化同步而施加与上述第4 生成电压相同电平的第2控制电压，从而把上述第2MOS晶体管置于 导通状态，并且与从上述第1生成电压向上述第1充电电压的变化同 步而施加与上述第2生成电压相同电平的上述第2控制电压，从而把 上述第2MOS晶体管置于截止状态。
9.根据权利要求8所述的电源电路，其中，在上述第l充电泵电路中，上述第1MOS晶体管具备与其 上施加上述直流输入电压的第1节点连接的第1电极、与第2节点连 接的第2电极及与第3节点连接的第1栅极电极，且上述第1电容具 备其上输入第1时钟的第3电极及与上述第2节点连接的第4电极，其中，在上述第2充电泵电路中，上述第2MOS晶体管具备与上 述第1节点连接的第5电极、与第4节点连接的第6电极及与第5节 点连接的第2栅极电极，且上述第2电容具备其上输入与上述第1时 钟反相位的第2时钟的第7电极及与上述第4节点连接的第8电极，其中，上述第3充电泵电路具备第5MOS晶体管，具备与上述第1节点连接的第13电极、与第7 节点连接的第14电极及与第8节点连接的第5栅极电极；以及第3电容，具备其上输入上述第1时钟的第15电极及与上述第7节点连接的第16电极，其中，上述第4充电泵电路具备第6M0S晶体管，具备与上述第1节点连接的第17电极、与上述 第8节点连接的第18电极及与上述第7节点连接的第6栅极电极；以及第4电容，具备其上输入上述第2时钟的第19电极及与上述第8 节点连接的第20电极，其中，上述第l栅极控制电路具备第7MOS晶体管，具备与上述第4节点连接的第21电极、与第9 节点连接的第22电极及其上输入上述直流输入电压的第7栅极电极；第8MOS晶体管，具备与上述第5节点连接的第23电极、与上述 第8节点连接的第24电极及与上述第9节点连接的第8栅极电极；以 及第9MOS晶体管，具备与上述第4或第6节点连接的第25电极、 与上述第5节点连接的第26电极及与上述第2节点连接的第9栅极电 极，其中，上述第2栅极控制电路具备第10MOS晶体管，具备与上述第2节点连接的第27电极、与第 10节点连接的第28电极及其上输入上述直流输入电压的第10栅极电 极；第11M0S晶体管，具备与上述第3节点连接的第29电极、与上 述第7节点连接的第30电极及与上述第10节点连接的第ll栅极电极； 以及第12MOS晶体管，具备与上述第2或第6节点连接的第31电极、 与上述第3节点连接的第32电极及与上述第4节点连接的第12栅极 电极。
10.根据权利要求8所述的电源电路，其中，在上述第l充电泵电路中，上述第1M0S晶体管具备与其 上施加上述直流输入电压的第1节点连接的第1电极、与第2节点连 接的第2电极及与第3节点连接的第1栅极电极，且上述第1电容具备其上输入第1时钟的第3电极及与上述第2节点连接的第4电极，其中，在上述第2充电泵电路中，上述第2MOS晶体管具备与上 述第1节点连接的第5电极、与第4节点连接的第6电极及与第5节 点连接的第2栅极电极，且上述第2电容具备其上输入与上述第1时 钟反相位的第2时钟的第7电极及与上述第4节点连接的第8电极， 其中，上述第3充电泵电路具备第5MOS晶体管，具备与上述第1节点连接的第13电极、与第7 节点连接的第14电极及与第8节点连接的第5栅极电极；以及第3电容，具备其上输入上述第1时钟的第15电极及与上述第7 节点连接的第16电极，其中，上述第4充电泵电路具备第6MOS晶体管，具备与上述第1节点连接的第17电极、与上述 第8节点连接的第18电极及与上述第7节点连接的第6栅极电极；以 及第4电容，具备其上输入上述第2时钟的第19电极及与上述第8 节点连接的第20电极，其中，上述第1栅极控制电路具备第7MOS晶体管，具备与上述第4节点连接的第21电极、与第9 节点连接的第22电极及与上述第4节点连接的第7栅极电极；第8MOS晶体管，具备与上述第5节点连接的第23电极、与上述 第8节点连接的第24电极及与上述第9节点连接的第8栅极电极；第9MOS晶体管，具备与上述第4或第6节点连接的第25电极、 与上述第5节点连接的第26电极及与上述第2节点连接的第9栅极电 极；以及第13MOS晶体管，具备与上述第4或第6节点连接的第33电极、 与上述第9节点连接的第34电极及与上述第2节点连接的第13栅极 电极，其中，上述第2栅极控制电路具备第10MOS晶体管，具备与上述第2节点连接的第27电极、与第 10节点连接的第28电极及与上述第2节点连接的第10栅极电极；第11M0S晶体管，具备与上述第3节点连接的第29电极、与上 述第7节点连接的第30电极及与上述第IO节点连接的第ll栅极电极；第12M0S晶体管，具备与上述第2或第6节点连接的第31电极、 与上述第3节点连接的第32电极及与上述第4节点连接的第12栅极 电极；以及第14M0S晶体管，具备与上述第2或第6节点连接的第35电极、 与上述第10节点连接的第36电极及与上述第4节点连接的第14栅极 电极。
11.根据权利要求8所述的电源电路，其中，在上述第l充电泵电路中，上述第1M0S晶体管具备与其 上施加上述直流输入电压的第1节点连接的第1电极、与第2节点连 接的第2电极及与第3节点连接的第1栅极电极，且上述第1电容具 备其上输入第1时钟的第3电极及与上述第2节点连接的第4电极，其中，在上述第2充电泵电路中，上述第2M0S晶体管具备与上 述第1节点连接的第5电极、与第4节点连接的第6电极及与第5节 点连接的第2栅极电极，且上述第2电容具备其上输入与上述第1时 钟反相位的第2时钟的第7电极及与上述第4节点连接的第8电极，其中，上述第3充电泵电路具备第5MOS晶体管，具备与上述第1节点连接的第13电极、与第7 节点连接的第14电极及与第8节点连接的第5栅极电极；以及第3电容，具备其上输入上述第1时钟的第15电极及与上述第7 节点连接的第16电极，其中，上述第4充电泵电路具备第6MOS晶体管，具备与上述第1节点连接的第17电极、与上述 第S节点连接的第1S电极及与上述第7节点连接的第6栅极电极；以 及第4电容，具备其上输入上述第2时钟的第19电极及与上述第8 节点连接的第20电极，其中，上述第l栅极控制电路具备第7MOS晶体管，具备与上述第4节点连接的第21电极、与第9 节点连接的第22电极及与上述第4节点连接的第7栅极电极；第8MOS晶体管，具备与上述第5节点连接的第23电极、与上述 第8节点连接的第24电极及与上述第9节点连接的第8栅极电极；第9MOS晶体管，具备与上述第4或第6节点连接的第25电极、 与上述第5节点连接的第26电极及与上述第2节点连接的第9栅极电 极；第13MOS晶体管，具备与上述第4或第6节点连接的第33电极、 与第11节点连接的第34电极及与上述第2节点连接的第13栅极电极； 以及第15MOS晶体管，具备与上述第11节点连接的第37电极、与上 述第9节点连接的第38电极及与上述第9节点连接的第15栅极电极， 其中，上述第2栅极控制电路具备第10MOS晶体管，具备与上述第2节点连接的第27电极、与第 10节点连接的第28电极及与上述第2节点连接的第10栅极电极；第11M0S晶体管，具备与上述第3节点连接的第29电极、与上 述第7节点连接的第30电极及与上述第IO节点连接的第11栅极电极；第12MOS晶体管，具备与上述第2或第6节点连接的第31电极、 与上述第3节点连接的第32电极及与上述第4节点连接的第12栅极 电极；第14MOS晶体管，具备与上述第2或第6节点连接的第35电极、 与第12节点连接的第36电极及与上述第4节点连接的第14栅极电极； 以及第16MOS晶体管，具备与上述第12节点连接的第39电极、与上 述第10节点连接的第40电极及与上述第10节点连接的第16栅极电 极。
12.根据权利要求8所述的电源电路，其中，上述直流输入电压 设定得比上述第1或第2MOS晶体管的栅极阈值电压小，且其中，,.上述第1至第12MOS晶体管由p沟道型MOS晶体管构成。
13. 根据权利要求8所述的电源电路，其中，上述第1时钟及第2 时钟的振幅和上述直流输入电压的差设定得比上述第1或第2MOS晶 体管的栅极阈值电压小，且其中，上述第l至第12MOS晶体管由n沟 道型MOS晶体管构成。
14. 一种电源电路，具有第1充电泵电路，具有第1M0S晶体管及第1电容，在第1时钟 为第1电平且上述第1M0S晶体管为导通状态时，通过上述第1M0S 晶体管而施加给定的直流输入电压，从而把上述第1电容充电至第1 充电电压，并且在上述第1时钟为第2电平且上述第1MOS晶体管为 截止状态时，生成使上述第1充电电压按上述第1时钟的振幅而变化 所得的电平的第1生成电压，并且输出所生成的电压；第2充电泵电路，具有第2MOS晶体管及第2电容，在与上述第 1时钟反相位的第2时钟为上述第1电平且上述第2MOS晶体管为导通 状态时，通过上述第2MOS晶体管而施加上述直流输入电压，从而把 上述第2电容充电至第2充电电压，并且在上述第2时钟为上述第2 电平且上述第2MOS晶体管为截止状态时，生成使上述第2充电电压 按上述第2时钟的振幅而变化所得的电平的第2生成电压，并且输出 所生成的电压；第1M0S晶体管，在上述第1M0S晶体管为导通状态时，把上述 第1生成电压作为直流输出电压来输出；第2MOS晶体管，在上述第2MOS晶体管为导通状态时，把上述 第2生成电压作为上述直流输出电压来输出，第1电压生成电路，生成使上述直流输出电压按上述第1时钟的 振幅而变化所得的第3生成电压；第2电压生成电路，生成使上述直流输出电压按上述第2时钟的 振幅而变化所得的第4生成电压；第1栅极控制电路，对上述第1MOS晶体管的第1栅极电极，、与从上述第1充电电压向上述第1生成电压的变化同步而施加与上述第3 生成电压相同电平的第1控制电压，从而把上述第1M0S晶体管置于导通状态，并且与从上述第2充电电压向上述第2生成电压的变化同步而施加与上述第1充电电压相同电平的上述第1控制电压，从而把上述第1M0S晶体管置于截止状态；以及第2栅极控制电路，对上述第2MOS晶体管的第2栅极电极，与 从上述第2充电电压向上述第2生成电压的变化同步而施加与上述第4 生成电压相同电平的第2控制电压，从而把上述第2MOS晶体管置于 导通状态，并且与从上述第1充电电压向上述第1生成电压的变化同 步而施加与上述第2充电电压相同电平的上述第2控制电压，从而把 上述第2MOS晶体管置于截止状态。
15.根据权利要求14所述的电源电路， 其中，上述第l充电泵电路具备第3MOS晶体管，具备与其上施加上述直流输入电压的第1节点 连接的第1电极、与第2节点连接的第2电极及与第3节点连接的第3 栅极电极；以及第i电容，具备其上输入上述第1时钟的第3电极及与上述第2 节点连接的第4电极，其中，上述第2充电泵电路具备第4MOS晶体管，具备与上述第1节点连接的第5电极、与上述 第3节点连接的第6电极及与上述第2节点连接的第4栅极电极；以 及第2电容，具备其上输入上述第2时钟的第7电极及与上述第3 节点连接的第8电极，其中，上述第1MOS晶体管具备与上述第2节点连接的第9电极、 与第4节点连接的第10电极及与第5节点连接的上述第1栅极电极，其中，上述第2MOS晶体管具备与上述第3节点连接的第11电极、 与上述第4节点连接的第12电极及与第6节点连接的上述第2栅极电 极， ' 其中，上述第1电压生成电路具备-第5MOS晶体管，具备与上述第4节点连接的第13电极、与第7 节点连接的第14电极及与第8节点连接的第5栅极电极；以及第3电容，具备其上输入上述第1时钟的第15电极及与上述第7 节点连接的第16电极，其中，上述第2电压生成电路具备第6MOS晶体管，具备与上述第4节点连接的第17电极、与上述 第8节点连接的第18电极及与上述第7节点连接的第6栅极电极；以 及第4电容，具备其上输入上述第2时钟的第19电极及与上述第8 节点连接的第20电极，其中，上述第l栅极控制电路具备第7MOS晶体管，具备与上述第3节点连接的第21电极、与第9 节点连接的第22电极及与上述第4节点连接的第7栅极电极；第8MOS晶体管，具备与上述第6节点连接的第23电极、与上述 第8节点连接的第24电极及与上述第9节点连接的第8栅极电极；第9MOS晶体管，具备与上述第1或第3节点连接的第25电极、 与上述第6节点连接的第26电极及与上述第2节点连接的第9栅极电 极；以及第10MOS晶体管，具备与上述第3节点连接的第27电极、与上 述第9节点连接的第28电极及与上述第3节点连接的第10栅极电极， 其中，上述第2栅极控制电路具备第11M0S晶体管，具备与上述第2节点连接的第29电极、与第 10节点连接的第30电极及与上述第4节点连接的第11栅极电极；第12MOS晶体管，具备与上述第5节点连接的第31电极、与上 述第7节点连接的第32电极及与上述第10节点连接的第12栅极电极;第13MOS晶体管，具备与上述第1或第2节点连接的第33电极、 与上述第5节点连接的第34电极及与上述第3节点连接的第13栅极 电极；以及第14MOS晶体管，具备与上述第2节点连接的第35电极、与上 述第10节点连接的第36电极及与上述第2节点连接的第14栅极电极。
16.根据权利要求14所述的电源电路， 其中，上述第1充电泵电路具备-第3M0S晶体管，具备与其上施加上述直流输入电压的第1节点 连接的第1电极、与第2节点连接的第2电极及与第3节点连接的第3 栅极电极；以及第1电容，具备其上输入上述第1时钟的第3电极及与上述第2 节点连接的第4电极，其中，上述第2充电泵电路具备第4MOS晶体管，具备与上述第1节点连接的第5电极、与上述 第3节点连接的第6电极及与上述第2节点连接的第4栅极电极；以 及第2电容，具备其上输入上述第2时钟的第7电极及与上述第3 节点连接的第8电极，其中，上述第1M0S晶体管具备与上述第2节点连接的第9电极、 与第4节点连接的第10电极及与第5节点连接的上述第1栅极电极，其中，上述第2MOS晶体管具备与上述第3节点连接的第11电极、 与上述第4节点连接的第12电极及与第6节点连接的上述第2栅极电 极，其中，上述第1电压生成电路具备第5MOS晶体管，具备与上述第4节点连接的第13电极、与第7 节点连接的第14电极及与第8节点连接的第5栅极电极；以及第3电容，具备其上输入上述第1时钟的第15电极及与上述第7 节点连接的第16电极，其中，上述第2电压生成电路具备第6MOS晶体管，具备与上述第4节点连接的第17电极、与上述 第8节点连接的第18电极及与上述第7节点连接的第6栅极电极；以 及第4电容，具备其上输入上述第2时钟的第19电极及与上述第8节点连接的第20电极，其中，上述第l栅极控制电路具备第10MOS晶体管，具备与上述第3节点连接的第27电极、与第 9节点连接的第28电极及与上述第3节点连接的第10栅极电极；第8M0S晶体管，具备与上述第6节点连接的第23电极、与上述 第8节点连接的第24电极及与上述第9节点连接的第8栅极电极；第9MOS晶体管，具备与上述第1或第3节点连接的第25电极、 与上述第6节点连接的第26电极及与上述第2节点连接的第9栅极电 极；以及第7MOS晶体管，具备与上述第1或第3节点连接的第21电极、 与上述第9节点连接的第22电极及与上述第2节点连接的第7栅极电 极，其中，上述第2栅极控制电路具备第14MOS晶体管，具备与上述第2节点连接的第35电极、与第 10节点连接的第36电极及与上述第2节点连接的第14栅极电极；第12MOS晶体管，具备与上述第5节点连接的第31电极、与上 述第7节点连接的第32电极及与上述第10节点连接的第12栅极电极；第13MOS晶体管，具备与上述第1或第2节点连接的第33电极、 与上述第5节点连接的第34电极及与上述第3节点连接的第13栅极 电极；以及第11MOS晶体管，具备与上述第1或第2节点连接的第29电极、 与上述第10节点连接的第30电极及与上述第3节点连接的第11栅极 电极。
17.根据权利要求14所述的电源电路， 其中，上述第l充电泵电路具备第3MOS晶体管，具备与其上施加上述直流输入电压的第1节点 连接的第1电极、与第2节点连接的第2电极及与第3节点连接的第3 栅极电极；以及第1电容，具备其上输入上述第1时钟的第3电极及与上述第2节点连接的第4电极，其中，上述第2充电泵电路具备第4MOS晶体管，具备与上述第1节点连接的第5电极、与上述 第3节点连接的第6电极及与上述第2节点连接的第4栅极电极；以及第2电容，具备其上输入上述第2时钟的第7电极及与上述第3 节点连接的第8电极，其中，上述第1MOS晶体管具备与上述第2节点连接的第9电极、 与第4节点连接的第10电极及与第5节点连接的上述第1栅极电极，其中，上述第2MOS晶体管具备与上述第3节点连接的第11电极、 与上述第4节点连接的第12电极及与第6节点连接的上述第2栅极电 极，其中，上述第1电压生成电路具备第5MOS晶体管，具备与上述第4节点连接的第13电极、与第7 节点连接的第14电极及与第8节点连接的第5栅极电极；以及第3电容，具备其上输入上述第1时钟的第15电极及与上述第7 节点连接的第16电极，其中，上述第2电压生成电路具备第6MOS晶体管，具备与上述第4节点连接的第17电极、与上述 第8节点连接的第18电极及与上述第7节点连接的第6栅极电极；以 及第4电容，具备其上输入上述第2时钟的第19电极及与上述第8 节点连接的第20电极，其中，上述第l栅极控制电路具备第10MOS晶体管，具备与上述第3节点连接的第27电极、与第 9节点连接的第28电极及与上述第3节点连接的第10栅极电极；第8MOS晶体管，具备与上述第6节点连接的第23电极、与上述 第8节点连接的第24电极及与上述第9节点连接的第8栅极电极；第9MOS晶体管，具备与上述第1或第3节点连接的第25电极、 与上述第6节点连接的第26电极及与上述第2节点连接的第9栅极电极；第7M0S晶体管，具备与上述第1或第3节点连接的第21电极、 与第11节点连接的第22电极及与上述第2节点连接的第7栅极电极； 以及第15MOS晶体管，具备与上述第11节点连接的第37电极、与上 述第9节点连接的第38电极及与上述第9节点连接的第15栅极电极， 其中，上述第2栅极控制电路具备第14MOS晶体管，具备与上述第2节点连接的第35电极、与第 10节点连接的第36电极及与上述第2节点连接的第14栅极电极；第12MOS晶体管，具备与上述第5节点连接的第31电极、与上 述第7节点连接的第32电极及与上述第10节点连接的第12栅极电极；第13MOS晶体管，具备与上述第1或第2节点连接的第33电极、 与上述第5节点连接的第34电极及与上述第3节点连接的第13栅极 电极；第11MOS晶体管，具备与上述第1或第2节点连接的第29电极、 与第12节点连接的第30电极及与上述第3节点连接的第11栅极电极； 以及第16MOS晶体管，具备与上述第12节点连接的第39电极、与上 述第10节点连接的第40电极及与上述第10节点连接的第16栅极电 极。
18. —种电源电路，具备充电泵电路，具有至少一个MOS晶体管及至少一个电容，在时钟 为第1电平且上述至少一个MOS晶体管为导通状态时，通过上述至少 一个MOS晶体管而施加给定的直流输入电压，从而把上述至少一个电 容充电至充电电压，并且在上述时钟为第2电平且上述至少一个MOS 晶体管为截止状态时，生成使上述充电电压按上述时钟的振幅而变化 所得的电平的生成电压；以及栅极控制电路，对各上述MOS晶体管的栅极电极施加用于把上述 MOS晶体管置于截止状态或导通状态的控制电压，并且， 其中，上述栅极控制电路是采用来自从上述生成电压向上述充电 电压变化的上述电容的输入，输出比起上述时钟来放大了的振幅的电 平移动电路。
19. 一种电子设备，其特征在于，具备权利要求1至18中任意一 项所述的电源电路。
全文摘要
一种电源电路，防止由单一导电型(n型或p型)的MOS晶体管构成的用作DC/DC变换器的电源电路的输出电压降低并且改善效率。从电平移动电路向充电泵电路输入具有振幅[2×VDD]的控制电压，因而即使是节点电位成为[2×VDD]的场合，pMOS晶体管也能保持截止状态，从而避免从pMOS晶体管的电流漏泄。由此可防止直流输出电压的降低。采用充电泵电路的节点电位作为电平移动电路的输入，因而即使是电平移动电路的节点电位为高电平的场合，也能保持pMOS晶体管为截止状态。
文档编号H02M3/07GK101132146SQ20071014236
公开日2008年2月27日 申请日期2007年8月22日 优先权日2006年8月22日
发明者野中义弘 申请人:Nec液晶技术株式会社