专利名称：对充电对象元件供给充电电流的半导体器件的制作方法
技术领域：
本发明涉及半导体器件，特别是涉及对充电对象元件供给充电电 流的半导体器件。
背景技术：
正在开发驱动IGBT (Insulated Gate Bipolar Transistor:绝缘栅双 极晶体管)等功率半导体元件的半导体器件。在这样的半导体器件 中，作为用于驱动电位变动大的功率半导体元件的电路，例如采用浮 置电路。而且，作为对该浮置电路供给电压的方式，例如采用自举 (bootstrap)方式(例如，参照特开平 06-188372号公报、特开 2006-005182号公报、特开2004-047937号公报(专利文献1 ~ 3 )和 Proceedings of The 13th International Symposium on Power Semiconductor Devices & ICs, ISPSD，Ol "A Half-Bridge Driver IC with Newly Designed High Voltage Diode" , Kiyoto Watabe等人,JUNE 4-7, 2001 Osaka International Convention Center JAPAN (非专利文献 1 ))。然而，在专利文献1~3所述的构成中，作为从电源到电容器的 充电电流的路径的n型扩散区因耗尽层的扩展而变窄，从而充电电流 减小。另外，在非专利文献1中并未暗示，可防止在构成二极管的p型 扩散区和n型扩散区中，因从p型扩散区注入到n型扩散区的空穴不 是流到电容器而是流到p -型基板所引起的功率损耗。发明内容本发明的目的在于，提供一种可对充电对象元件有效地供给充电 电流的半导体器件。本发明的某一方面的半导体器件是一种对充电对象元件供给充 电电流的半导体器件，包括第l导电类型的半导体层；第2导电类 型的第1半导体区，具有与充电对象元件的第1电极耦合的第1节点以及与供给电源电压的电源电位节点耦合的第2节点，并形成在半导 体层的主表面上；第1导电类型的第2半导体区，具有与电源电位节 点耦合的第3节点，在第1半导体区的表面上与半导体层空出间隔而 形成；以及电荷载流子移动限制部，限制电荷栽流子从第3节点向半 导体层移动。另外，本发明的另一方面的半导体器件是一种对充电对象元件供 给充电电流的半导体器件，包括第l导电类型的半导体层；第2导 电类型的第1半导体区，具有与充电对象元件的第1电极耦合的第1 节点，并形成在半导体层的主表面上；第1导电类型的第2半导体区， 具有与供给电源电压的电源电位节点耦合的第3节点和第4节点，在第1半导体区的表面上与半导体层空出间隔而形成；以及电荷载流子 移动限制部，限制电荷栽流子从第3节点和第4节点向半导体层移动。另外，本发明的又一方面的半导体器件是一种对充电对象元件供 给充电电流的半导体器件，包括电阻器，其第l端与供给电源电压 的电源电位节点耦合；第1晶体管，其第1导通电极与电阻器的第2 端耦合，第2导通电极与供给接地电压的接地电位节点耦合，控制电 极与充电对象元件的第1电极耦合；以及第2晶体管，其第1导通电 极与电源电位节点耦合，第2导通电极与充电对象元件的第1电极耦 合，控制电极与电阻器的第2端耦合。按照本发明，可对充电对象元件有效地供给充电电流。 本发明的上述和其它的目的、特征、方面和优点可从结合附图得 到理解的涉及本发明的下述详细的说明而变得明白。
图1是表示本发明的第1实施方式的半导体器件的结构的电路图。图2是表示本发明的第1实施方式的半导体器件的结构的剖面图。图3是表示本发明的第2实施方式的半导体器件的结构的电路图。图4是表示本发明的第3实施方式的半导体器件的结构的电路图。图5是表示本发明的第3实施方式的半导体器件的结构的剖面图。图6是表示本发明的第4实施方式的半导体器件的结构的电路图。图7是表示本发明的第5实施方式的半导体器件的结构的电路图。图8是表示本发明的第5实施方式的半导体器件的结构的剖面图。图9是表示本发明的第6实施方式的半导体器件的结构的电路图。图IO是表示本发明的第7实施方式的半导体器件的结构的电路图。图11是表示本发明的第8实施方式的半导体器件的结构的电路图。图12是表示本发明的第8实施方式的半导体器件的结构的剖面图。图13是表示本发明的第9实施方式的半导体器件的结构的电路图。图14是表示本发明的第10实施方式的半导体器件的结构的电路图。图15是表示本发明的第10实施方式的半导体器件的结构的剖面图。图16是表示本发明的第11实施方式的半导体器件的结构的电路图。图17是表示本发明的第12实施方式的半导体器件的结构的电路图。图18是表示本发明的第13实施方式的半导体器件的结构的电路图。图19是表示本发明的第14实施方式的半导体器件的结构的电路图。图20是表示本发明的第14实施方式的半导体器件的结构的剖面图。图21是表示本发明的第15实施方式的半导体器件的结构的电路图。图22是表示本发明的第15实施方式的半导体器件的结构的剖面图。图23是表示本发明的第16实施方式的半导体器件的结构的电路图。图24是表示本发明的第17实施方式的半导体器件的结构的电路图。图25是表示本发明的第18实施方式的半导体器件的结构的剖面图。图26是表示本发明的第19实施方式的半导体器件的结构的剖面图。图27是表示本发明的第20实施方式的半导体器件的结构的剖面图。
具体实施方式
以下，用
本发明的实施方式。再有，对图中相同或相当 的部分标以同一符号而不再重复其说明。 <第1实施方式> [结构和基本工作]图1是表示本发明的第1实施方式的半导体器件的结构的电路图。参照图i,半导体器件ioi包括PNP晶体管TR1;结型场效应 晶体管(JFET: Junction Field-Effect Transistor) TR2; 二极管Dl;以及电阻器(电荷载流子移动限制部)R。驱动装置201包括高压侧驱动电路51和低压侧驱动电路52。高 压側驱动电路51包含P沟道MOS晶体管TR51; N沟道MOS晶体 管TR52;电容器(充电对象元件)C;电源电压端子Tl;以及基准 电压端子T2。低压侧驱动电路52包含P沟道MOS晶体管TR53和N 沟道MOS晶体管TR54。功率变换装置202包含高压侧功率半导体元件TR101和低压側功率半导体元件TR102。再有，驱动装置201也可以是包含双极晶体管以代替MOS晶体 管的结构。另外，半导体器件101既可以是还包括电容器C的结构， 又可以是还包括高压側驱动电路51的结构，又可以是还包括驱动装 置201的结构，此外，又可以是还包括驱动装置201和功率变换装置 202的结构。对电源电位节点NL1和NL2供给电源电压Vcc。对高电压节点 HV例如供给数百伏的高电压HV。对接地电位节点NG1 ~NG3供给 接地电压Vsub。电阻器R的第1端与电源电位节点NL1连接。二极管Dl的阳极 与电源电位节点NL1连接。PNP晶体管TR1的发射极(导通电极) 与电阻器R的第2端连接，集电极(导通电极)与接地电位节点NG1 连接，基极(控制电极)与电容器C的第1电极连接。结型场效应晶 体管TR2的漏(导通电极)极与二极管D1的阴极连接，源(导通电 极)极与电容器C的第1电极连接，栅(控制电极)极与电阻器R的 第2端连接。在电容器C中，第1电极与高压侧驱动电路51的电源电压端子 Tl连接，第2电极与高压侧驱动电路51的基准电压端子T2连接。 更详细地说，P沟道MOS晶体管TR51的源极与电容器C的第1电极 连接，漏极与N沟道MOS晶体管TR52的漏极和高压侧功率半导体 元件TR101的栅极连接。N沟道MOS晶体管TR52的源极与电容器C 的第2电极连接。高压侧驱动电路51的基准电压端子T2与被串连连接的高压侧功 率半导体元件TR101和低压侧功率半导体元件TR102的连接点连 接。在低压侧驱动电路52中，P沟道MOS晶体管TR53的源极与电 源电位节点NL2连接，漏极与N沟道MOS晶体管TR54的漏极和低 压侧功率半导体元件TR102的栅极连接。P沟道MOS晶体管TR54 的源极与接地电位节点NG3连接。高压侧功率半导体元件TRIOI的漏极与高电压节点NH连接。低 压侧功率半导体元件TR102的源极与接地电位节点NG2连接。高压侧驱动电路51根据供给P沟道MOS晶体管TR51和N沟道MOS晶体管TR52的各自的栅的控制电压，对高压侧功率半导体元件 TR101的栅极供给电压。低压侧驱动电路52根据供给到P沟道MOS 晶体管TR53和N沟道MOS晶体管TR54的各自的栅极的控制电压， 对低压侧功率半导体元件TR102的栅极供给电压。图2是表示本发明的第1实施方式的半导体器件的结构的剖面图。参照图2，半导体器件101包括p-型基板(半导体层)1; n型 扩散区(第1半导体区)2; p型扩散区(第2半导体区)3; n+型扩 散区4和5; p型扩散区6; n+型扩散区7和8;电阻器R; 二极管Dl; 接触CT1 CT7; p+型扩散区21-23;栅电极Gl和G2;栅绝缘膜 GF1和GF2;以及氧化膜F。图2中的虛线表示从p-型基板1与n型扩散区2的结面扩展的耗 尽层的边界。p-型基板1经接触CT7与接地电位节点NG1连接。n型扩散区2在p-型基板1的主表面上形成。p型扩散区3在n型扩散区2的表面上，与p-型基板1的主表面 空出间隔而形成。P型扩散区3具有与电源电位节点NL1耦合的节点 N3。n+型扩散区4在n型扩散区2的表面上，与p-型基板1的主表面 和p型扩散区3空出间隔而形成。n+型扩散区4具有与电源电位节点 NL1耦合的节点N2。即，n+型扩散区4经接触CT2和二极管Dl与 电源电位节点NL1连接。n+型扩散区5在n型扩散区2的表面上，与p-型基板1的主表面、 p型扩散区3和n+型扩散区4空出间隔而形成。n+型扩散区5具有与 电容器C的第1电极耦合的节点Nl。即，n+型扩散区5经接触CT3 与电容器C的第1电极连接。再有，半导体器件101也可以是不包括n+型扩散区4和5的结构。 此时，n型扩散区2具有与电容器C的第1电极耦合的节点N1和与 电源电位节点NL1耦合的节点N2。电阻器R的第1端与电源电位节点NL1连接，第2端经接触CT1 与p型扩散区3连接。电阻器R限制空穴(电荷载流子)从节点N3 向p-型基板1的移动。PNP晶体管TR1具有由p-型基板1形成的集电极、由n型扩散区 2形成的基极和由p型扩散区3形成的发射极。PNP晶体管TR1经n 型扩散区2向电容器C供给充电电流。结型场效应晶体管TR2具有由n型扩散区2和p型扩散区3形成 的栅极、由n型扩散区2形成，经节点N2与电源电位节点NL1耦合 的漏极和由n型扩散区2形成，经节点Nl与电容器C的第1电极耦 合的源极。结型场效应晶体管TR2经n型扩散区2向电容器C供给 充电电;危。二极管D1具有经接触CT2与结型场效应晶体管TR2的漏连接的 阴极(n型电极)以及与电源电位节点NL1和电阻器R的第1端连接 的阳极(p型电极)。p+型扩散区21在n型扩散区2的表面上，与p-型基板1的主表 面、p型扩散区3和n+型扩散区4空出间隔而形成。p+型扩散区21 经接触CT3与电容器C的第1电极连接。p+型扩散区22在n型扩散区2的表面上，与p-型基板1的主表 面、p型扩散区3、 n+型扩散区4、 5和p+型扩散区21空出间隔而形 成。p+型扩散区22经接触CT5和CT6与n+型扩散区7连接。P沟道MOS晶体管TR51具有在n型扩散区2的表面上隔着栅 绝缘膜GF1形成的栅电极Gl;由p+型扩散区21形成的源极；以及 由p+型扩散区22形成的漏极。栅电极G1隔着栅绝缘膜GF1与被p十 型扩散区21和22夹持的n型扩散区2中的沟道区相向地设置。p型扩散区6在n型扩散区2的表面上，与p-型基板1的主表面、 p型扩散区3、 n+型扩散区4、 5、 p+型扩散区21和p+型扩散区22空 出间隔而形成。n+型扩散区7在p型扩散区6的表面上，与p-型基板1的主表面 和n型扩散区2空出间隔而形成。n+型扩散区7经接触CT5和CT6 与p+型扩散区22连接。n+型扩散区8在p型扩散区6的表面上，与p-型基板1的主表面、 n型扩散区2和n+型扩散区7空出间隔而形成。n+型扩散区8经接触 CT4与电容器C的第2电极连接。N沟道MOS晶体管TR52具有在P型扩散区6的表面上隔着栅 绝缘膜GF2形成的栅电极G2;由n+型扩散区7形成的漏极；以及由n+型扩散区8形成的源极。栅电极G2隔着栅绝缘膜GF2与被n+型扩 散区7和8夹持的p型扩散区6中的沟道区相向地设置。p+型扩散区23在p型扩散区6的表面上，与p-型基板1的主表 面和n+型扩散区7空出间隔而形成。p+型扩散区23经接触CT4与电 容器C的第2电极连接。p型扩散区3和6的杂质浓度比p-型基板1高。p+型扩散区21 ~ 23的杂质浓度比p型扩散区3和6高。n+型扩散区4、 5、 7、 8的杂 质浓度比n型扩散区2高。半导体器件101例如被设计成与要求600V的耐压的功率变换电 路相对应。此时，p-型基板1的杂质浓度为5xl013/cm3~5xl0l4/cm3, 另外，电源电压Vcc例如为15V-30V。再有，严格地说，结型场效应晶体管TR2的栅电极由与接地电位 节点NG1耦合的p-型基板1和与电源电位节点NL1耦合的p型扩散 区3的双方形成。然而，由于p型扩散区3的杂质浓度比p-型基板1 大，所以从p型扩散区3延伸的耗尽层的影响比从p-型基板1延伸的 耗尽层的影响大。因此，在此处，为了使说明简单起见，假定结型场 效应晶体管TR2的栅电极由p型扩散区3和n型扩散区2形成并以此 进行说明。[工作]接着，说明在对电容器C充电时本发明的第1实施方式的半导体 器件的工作。电源电压Vcc例如为15V,高电压HV例如为300V。高压侧驱动 电路51的基准电压端子T2的电位Vs例如在0V 300V的范围内变化。另外，高压側驱动电路51的电源电压端子Tl的电位Vb比电位 Vs增大一个电容器C所保持的电压部分。在此处，由于电位Vs根据高压侧功率半导体元件TRlOl和低压 侧功率半导体元件TR102的开关工作而重复上升和下降，所以电位 Vb也与电位Vs对应地重复上升和下降。即，电位Vb交互重复VlxVcc 的状态和Vb>Vcc的状态。在此处，如电位Vb下降并变得比电源电压Vcc低，则PNP晶体 管TR1成为导通状态，即对由p型扩散区3和n型扩散区2形成的pn结施加正向偏置电压。如果这样做，空穴就从p型扩散区3注入到n 型扩散区2，即从电源电位节点NL1经电阻器R、 p型扩散区3、 n型 扩散区2和n+型扩散区5向电容器C供给电流，电容器C被充电。另外，如电位Vb下降并变得比电源电压Vcc低，则结型场效应 晶体管TR2对电容器C供给电流。即，从电源电位节点NL1经二极 管D1、 n+型扩散区4、 n型扩散区2和n+型扩散区5向电容器C供 给电流，电容器C被充电。另一方面，如电位Vb上升并变得比电源电压Vcc高，则由于对 由p型扩散区3和n型扩散区2形成的pn结施加反向偏置电压，所 以从电容器C经n+型扩散区5、 n型扩散区2、 p型扩散区3和电阻 器R向电源电位节点NL1的反向电流受到阻止。另外，如电位Vb上升并变得比电源电压Vcc高，则由于对二极 管D1施加反向偏置电压，所以从电容器C经n+型扩散区5、 n型扩 散区2、 n+型扩散区4和二极管Dl向电源电位节点NL1的反向电流 受到阻止。然后，在电位Vb进一步上升、达到二极管Dl的击穿电 压以前，结型场效应晶体管TR2夹断。即，借助于耗尽层向n型扩散 区2扩展，电流路径关闭，可防止施加于二极管Dl上的电压达到击 穿电压。这样，每当电位Vb成为Vcc或其以下，电容器C就被充电，从 而可使电容器C成为浮置电路即高压侧驱动电路51的电源。另外， 可阻止从电容器C向电源电位节点NL1的反向电流。在此处，在由p-型基板l、 n型扩散区2和p型扩散区3形成的 PNP晶体管TR1中，作为集电极电流的从p型扩散区3向p-型基板1 的电流比作为基极电流的从p型扩散区3向电容器C的电流大一个 PNP晶体管TR1的hFE (电流放大系数)倍的部分。即，在电容器C 充电时，从p型扩散区3向n型扩散区2注入的空穴几乎都流到了 p-型基板1。因此，在假定半导体器件101不包括电阻器R的情况下， 在电容器C充电时，即使从电源电位节点NL1流到接触CT1的电流 多，到达电容器C的电流也变少。因此，供给电源电压Vcc的电源的功率损耗变得相当大。然而，本发明的第1实施方式的半导体器件包括被连接在电源电 位节点NL1与p型扩散区3之间的电阻器R。按照这样的结构，接触CT1的电位比电源电压Vcc减小一个电阻器R中的电压降部分。因 此，在本发明的第1实施方式的半导体器件中，可限制从p型扩散区 3注入到n型扩散区2的空穴量，可降低电源的功率损耗。另外，在仅仅包括被连接在电源电位节点NL1与p型扩散区3之 间的电阻器R的结构中，由于从电源电位节点NL1经p型扩散区3 流入n型扩散区2的空穴因电阻器R而减少，所以从电源电位节点 NL1向电容器C的充电电流减小了。然而，在本发明的第1实施方式的半导体器件中，n+型扩散区4 具有与电源电位节点NL1耦合的节点N2。按照这样的结构，由于可 从由n型扩散区2和p型扩散区3形成的结型场效应晶体管TR2经n 型扩散区2对电容器C供给充电电流，所以可阻止从电源电位节点 NL1向电容器C的充电电流减小。另外，如专利文献1 ~3所述的结构那样，如假定半导体器件101 不包括电阻器R， p型扩散区3的电位为接地电位，则即使电位Vb 下降并变得比电源电压Vcc低的情况下，也由于对由p型扩散区3和 n型扩散区2形成的pn结施加反向偏置电压，所以在n型扩散区2中 来自p型扩散区3的耗尽层扩展了。因此，结型场效应晶体管TR2的 导通电阻即接触CT1与CT3之间的电阻增大，从结型场效应晶体管 TR2向电容器C的充电电流减小了 。然而，在本发明的第1实施方式的半导体器件中，p型扩散区3 与电源电位节点NL1耦合。按照这样的结构，如果电位Vb下降并变 得比电源电压Vcc低，则由于对由p型扩散区3和n型扩散区2形成 的pn结施加正向偏置电压，所以可防止在n型扩散区2中来自p型 扩散区3的耗尽层扩展。另外，在本发明的第1实施方式的半导体器件中，如果电位Vb 下降并变得比电源电压Vcc低，则由于对由p型扩散区3和n型扩散 区2形成的pn结施加正向偏置电压，所以空穴从p型扩散区3注入 到n型扩散区2。在n型扩散区2中由该注入了的空穴引起电导率调 制，即电子集中于n型扩散区2，从而n型扩散区2的电导率增大。 因此，在本发明的第1实施方式的半导体器件中，可防止结型场效应 晶体管TR2的导通电阻增大，并可防止对电容器C的充电电流减小。再有，在本发明的第1实施方式的半导体器件中，通过调整电阻器R的电阻值，可恰当地设定从p型扩散区3注入到n型扩散区2的 空穴量和结型场效应晶体管TR2的导通电阻。如上所述，在本发明的第1实施方式的半导体器件中，可对充电 对象元件有效地供给充电电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。<第2实施方式>本实施方式涉及与第1实施方式的半导体器件相比追加了保护电 路的半导体器件。除以下将要说明的内容以外，均与第l实施方式的半导体器件相同。图3是表示本发明的第2实施方式的半导体器件的结构的电路图。参照图3，半导体器件102与本发明的第1实施方式的半导体器 件101相比，还包括二极管D2。二极管D2具有与p型扩散区3即电阻器R的第2端连接的阳极 和与电源电位节点NL1连接的阴极。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根据高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，例如在1微秒内急剧上升至数百V。因此，随着电位电位Vb的急剧上升，位移电流流到电阻器R， 接触CT1的电位也比电源电压Vcc大幅度增大，往往在n+型扩散区4 与p扩散区3之间诱发雪崩。因此，在本发明的第2实施方式的半导体器件中，由于在电位Vb 急剧上升时，二极管D2成为正向偏置状态，所以可防止接触CT1的 电位比电源电压Vcc增大。由于其它的结构和工作与第1实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第2实施方式的半导体器件中，与本发明的第 1实施方式的半导体器件同样地，可对充电对象元件有效地供给充电 电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。<第3实施方式>本实施方式涉及与第1实施方式的半导体器件相比追加了晶体管 的半导体器件。图4是表示本发明的第3实施方式的半导体器件的结构的电路图。参照图4,半导体器件103与本发明的第1实施方式的半导体器 件101相比，还包括NPN晶体管TRll。 NPN晶体管TR11的集电极 与电源电位节点NL1连接，发射极与电容器C的第1电极连接，基 极与电阻器R的第2端连接。图5是表示本发明的第3实施方式的半导体器件的结构的剖面图。参照图5,半导体器件103与本发明的第1实施方式的半导体器 件101相比，还包括n+型扩散区11和接触CTll。n+型扩散区11在p型扩散区3的表面上，与p-型基板1的主表 面和n型扩散区2空出间隔而形成。n+型扩散区11具有经接触CT11 与电源电位节点NL1连接的节点N4。NPN晶体管TR11具有由n+型扩散区11形成的集电极；由p 型扩散区3形成的基极；以及由n型扩散区2形成的发射极。NPN晶 体管TR11经n型扩散区2对电容器C供给充电电流。按照这样的结构，供给电容器C的充电电流是由从p型扩散区3 注入到n型扩散区2的空穴引起的从接触CT1向电容器C的充电电 流、由结型场效应晶体管TR2供给的从接触CT2向电容器C的充电 电流以及由NPN晶体管TR11供给的从接触CT11向电容器C的充电 电流之和。由于其它的结构和工作与第1实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第3实施方式的半导体器件中，与本发明的第 1实施方式的半导体器件101相比，还可减小从电源电位节点NL1向 电容器C的电流路径的电阻值，可对充电对象元件有效地供给充电电 流。再有，本发明的第3实施方式的半导体器件有包括n+型扩散区11 的结构，但与后面将要述及的本发明的第18实施方式的半导体器件同样地，可成为不包括n+型扩散区11的结构。此时，p型扩散区3 具有经接触CT11与电源电位节点NL1连接的节点N4。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。<第4实施方式>本实施方式涉及与第3实施方式的半导体器件相比追加了保护电 路的半导体器件。除以下将要说明的内容以外，均与第3实施方式的 半导体器件相同。图6是表示本发明的第4实施方式的半导体器件的结构的电路图。参照图6,半导体器件104与本发明的第3实施方式的半导体器 件103相比，还包括二极管Dll。二极管Dll是肖特基二极管，具有与p型扩散区3即电阻器R的 第2端连接的阳极和与电源电位节点NL1连接的阴极。二极管Dll 的正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电 压小。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根据高压侧功率半导体元件TR101和低压側功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R，接触 CT1的电位也比电源电压Vcc大幅度增大，由于对由p型扩散区3和 n+型扩散区11形成的pn结施加正向偏置电压，所以往往有反向电流 从电容器C流到电源电位节点NL1 。然而，本发明的第4实施方式的半导体器件包括二极管Dll，其 正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电压 小。按照这样的结构，由于可防止对由p型扩散区3和n+型扩散区 11形成的pn结施加正向偏置电压，所以可防止从电容器C向电源电 位节点NL1流过反向电流。由于其它的结构和工作与第3实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第4实施方式的半导体器件中，与本发明的第3实施方式的半导体器件同样地，可对充电对象元件有效地供给充电 电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一 符号而不重复其说明。 <第5实施方式>本实施方式涉及与第3实施方式的半导体器件相比追加了晶体管 的半导体器件。除以下将要说明的内容以外，均与第3实施方式的半 导体器件相同。图7是表示本发明的第5实施方式的半导体器件的结构的电路图。参照图7，半导体器件105与本发明的第3实施方式的半导体器 件103相比，还包括N沟道MOS晶体管TR21。N沟道MOS晶体管TR21的漏极与电源电位节点NL1连接，源 极与电容器C的第1电极连接，栅极与电源电位节点NL1连接。图8是表示本发明的第5实施方式的半导体器件的结构的剖面图。参照图8，半导体器件105与本发明的第3实施方式的半导体器 件103相比，还包括栅电极G21和栅绝缘膜GF21。N沟道MOS晶体管TR21具有在p型扩散区3的表面上隔着栅 绝缘膜GF21形成的栅电极G21;由n型扩散区2形成的源极；以及 由n+型扩散区11形成的漏极。栅电极G21隔着栅绝缘膜GF21与被n 型扩散区2和n+型扩散区11夹持了的p型扩散区3中的沟道区相向 地设置。N沟道MOS晶体管TR21经n型扩散区2对电容器C供给 充电电5充。如电位Vb下降并变得比电源电压Vcc低，则由流过电阻器R的 电流造成的电压降部分作为正向偏置电压被施加于栅电极G21上。如 该正向偏置电压比N沟道MOS晶体管TR21的阈值电压大，则N沟 道MOS晶体管TR21成为导通状态，N沟道MOS晶体管TR21经n 型扩散区2对电容器C供给充电电流。按照这样的结构，供给电容器C的充电电流是由从p型扩散区3 注入到n型扩散区2的空穴引起的从接触CT1向电容器C的充电电 流、由结型场效应晶体管TR2供给的从接触CT2向电容器C的充电电流、由NPN晶体管TR11供给的从接触CT11向电容器C的充电电 流以及由N沟道MOS晶体管TR21供给的从接触CT11向电容器C 的充电电流之和。由于其它的结构和工作与第3实施方式的半导体器件相同，故此处不重复详细的说明。因此，在本发明的第5实施方式的半导体器件中，与本发明的第 3实施方式的半导体器件103相比，还可减小从电源电位节点NL1向 电容器C的电流路径的电阻值，可对充电对象元件有效地供给充电电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第6实施方式>本实施方式涉及与第5实施方式的半导体器件相比追加了保护电 路的半导体器件。除以下将要说明的内容以外，均与第5实施方式的 半导体器件相同。图9是表示本发明的第6实施方式的半导体器件的结构的电路图。参照图9，半导体器件106与本发明的第5实施方式的半导体器 件105相比，还包括二极管D21。二极管D21是齐纳二极管，具有与p型扩散区3即电阻器R的第 2端连接的阳极和与电源电位节点NL1连接的阴极。二极管D21将所 施加的反向电压箝位于规定的电压值。按照这样的结构，可防止对N沟道MOS晶体管TR21的栅电极 G21施加过渡性的过电压，可防止N沟道MOS晶体管TR21的栅极 击穿。由于其它的结构和工作与第5实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第6实施方式的半导体器件中，与本发明的第 5实施方式的半导体器件同样地，可对充电对象元件有效地供给充电 电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同一符号而不重复其说明。<第7实施方式〉本实施方式涉及与第5实施方式的半导体器件相比追加了保护电 路的半导体器件。除以下将要说明的内容以外，均与第5实施方式的 半导体器件相同。图IO是表示本发明的第7实施方式的半导体器件的结构的电路图。参照图10,半导体器件107与本发明的第5实施方式的半导体器 件105相比，还包括二极管D22。二极管D22是肖特基二极管，具有与p型扩散区3即电阻器R的 第2端连接的阳极和与电源电位节点NL1连接的阴极。二极管D22 的正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电 压小。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根椐高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R,接触 CT1的电位也比电源电压Vcc大幅度增大，由于对由p型扩散区3和 n+型扩散区11形成的pn结施加正向偏置电压，所以往往有反向电流 从电容器C流到电源电位节点NL1 。然而，本发明的第7实施方式的半导体器件包括二极管D22，其 正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电压 小。按照这样的结构，由于可防止对由p型扩散区3和n+型扩散区 11形成的pn结施加正向偏置电压，所以可防止从电容器C向电源电 位节点NL1流过反向电流。由于其它的结构和工作与第5实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第7实施方式的半导体器件中，与本发明的第 5实施方式的半导体器件同样地，可对充电对象元件有效地供给充电 电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。<第8实施方式>本实施方式涉及与第1实施方式的半导体器件相比包括了双极晶 体管以代替结型场效应晶体管的半导体器件。除以下将要说明的内容 以外，均与第1实施方式的半导体器件相同。[结构和基本工作]图11是表示本发明的第8实施方式的半导体器件的结构的电路图。参照图11,半导体器件108包括PNP晶体管TR1; NPN晶体 管TR31;以及电阻器(电荷载流子移动限制部)R。电阻器R的第1端与电源电位节点NL1连接。PNP晶体管TR1 的发射极(导通电极)与电阻器R的第2端连接，集电极(导通电极) 与接地电位节点NG1连接，基极(控制电极)与电容器C的第1电 极连接。NPN晶体管TR31的集电极与电源电位节点NL1连接，发射 极与电容器C的第1电极连接，基极与电阻器R的第2端连接。图12是表示本发明的第8实施方式的半导体器件的结构的剖面图。参照图12，半导体器件108包括p-型基板(半导体层)1; n 型扩散区(第1半导体区)2; p型扩散区(第2半导体区)3; n+型 扩散区5; p型扩散区6; n+型扩散区7和8;电阻器R;接触CT1、 CT3~CT7、 CT11; n+型扩散区(电荷栽流子移动限制部)11; p+型 扩散区21~23;栅电极G1和G2;栅绝缘膜GF1和GF2;以及氧化 膜F。图12中的虚线表示从p-型基板1与n型扩散区2的结面扩展的 耗尽层的边界。p-型基板1经接触CT7与接地电位节点NG1连接。n型扩散区2 在p-型基板1的主表面上形成。p型扩散区3在n型扩散区2的表面上，与p-型基板1的主表面 空出间隔而形成。P型扩散区3具有与电源电位节点NL1耦合的节点 N3。n+型扩散区11在p型扩散区3的表面上，与p-型基板1的主表 面和n型扩散区2空出间隔而形成。n+型扩散区U具有经接触CT11 与电源电位节点NL1连接的节点N4。 n+型扩散区11限制空穴(电荷栽流子)从节点N4向p-型基板1的移动。n+型扩散区5在n型扩散区2的表面上，与p-型基板1的主表面 和p型扩散区3空出间隔而形成。n+型扩散区5具有与电容器C的第 1电极耦合的节点Nl。即，n+型扩散区5经接触CT3与电容器C的 第1电极连接。再有，半导体器件108也可以是不包括n+型扩散区5的结构。此 时，n型扩散区2具有与电容器C的第1电极耦合的节点N1。电阻器R的第1端与电源电位节点NL1连接，第2端经接触CT1 与p型扩散区3连接。电阻器R限制空穴(电荷栽流子)从节点N3 向p-型基板1的移动。PNP晶体管TR1具有由p-型基板1形成的集电极、由n型扩散区 2形成的基极和由p型扩散区3形成的发射极。PNP晶体管TR1经n 型扩散区2向电容器C供给充电电流。NPN晶体管TR31具有由n+型扩散区11形成的集电极、由p型 扩散区3形成的基极和由n型扩散区2形成的发射极。NPN晶体管 TR31经n型扩散区2向电容器C供给充电电流。p+型扩散区21在n型扩散区2的表面上，与p-型基板1的主表 面和p型扩散区3空出间隔而形成。p+型扩散区21经接触CT3与电 容器C的第1电极连接。p+型扩散区22在n型扩散区2的表面上，与p-型基板1的主表 面、p型扩散区3和p+型扩散区21空出间隔而形成。p+型扩散区22 经接触CT5和CT6与n+型扩散区7连接。P沟道MOS晶体管TR51具有在n型扩散区2的表面上隔着栅 绝缘膜GF1形成的栅电极Gl;由p+型扩散区21形成的源极；以及 由p+型扩散区22形成的漏极。栅电极G1隔着栅绝缘膜GF1与被p十 型扩散区21和22夹持的n型扩散区2中的沟道区相向地设置。p型扩散区6在n型扩散区2的表面上，与p-型基板1的主表面、 p型扩散区3、 n+型扩散区5、 p+型扩散区21和p+型扩散区22空出 间隔而形成。n+型扩散区7在p型扩散区6的表面上，与p-型基板1的主表面 和n型扩散区2空出间隔而形成。n+型扩散区7经接触CT5和CT6 与p+型扩散区22连接。n+型扩散区8在p型扩散区6的表面上，与p-型基板1的主表面、 n型扩散区2和n+型扩散区7空出间隔而形成。n+型扩散区8经接触 CT4与电容器C的第2电极连接。N沟道MOS晶体管TR52具有在P型扩散区6的表面上隔着栅 绝缘膜GF2形成的栅电极G2;由n+型扩散区7形成的漏极；以及由 n+型扩散区8形成的源极。栅电极G2隔着栅绝缘膜GF2与被n+型扩 散区7和8夹持的p型扩散区6中的沟道区相向地设置。p+型扩散区23在p型扩散区6的表面上，与p-型基板1的主表 面和n+型扩散区7空出间隔而形成。p+型扩散区23经接触CT4与电 容器C的第2电极连接。p型扩散区3和6的杂质浓度比p-型基板1高。p+型扩散区21-23的杂质浓度比p型扩散区3和6高。n+型扩散区5、 7、 8、 11的杂 质浓度比n型扩散区2高。半导体器件108例如被设计成与要求600V的耐压的功率变换电 路相对应。此时，p-型基板1的杂质浓度为5xl013/cm3~5xl0l4/cm3, 另外，电源电压Vcc例如为15V~ 30V。[工作]接着，说明在对电容器C充电时本发明的第8实施方式的半导体 器件的工作。电源电压Vcc例如为15V,高电压HV例如为300V。高压侧驱动 电路51的基准电压端子T2的电位Vs例如在0V ~ 300V的范围内变化。另外，高压侧驱动电路51的电源电压端子Tl的电位Vb比电位 Vs增大一个电容器C所保持的电压部分。在此处，由于电位Vs根据高压侧功率半导体元件TR101和低压 侧功率半导体元件TR102的开关工作而重复上升和下降，所以电位 Vb也与电位Vs对应地重复上升和下降。即，电位Vb交互重复VbKVcc 的状态和Vb>Vcc的状态。在此处，如电位Vb下降并变得比电源电压Vcc低，则PNP晶体 管TR1成为导通状态，即对由p型扩散区3和n型扩散区2形成的pn 结施加正向偏置电压。如果这样做，空穴就从p型扩散区3注入到n 型扩散区2，即从电源电位节点NL1经电阻器R、 p型扩散区3、 n型扩散区2和n+型扩散区5向电容器C供给电流，电容器C被充电。另外，如电位Vb下降并变得比电源电压Vcc低，则NPN晶体管 TR31对电容器C供给电流。即，从电源电位节点NL1经n+型扩散区 11、 p型扩散区3、 n型扩散区2和n+型扩散区5向电容器C供给电 流，电容器C被充电。另一方面，如电位Vb上升并变得比电源电压Vcc高，则由于对 由p型扩散区3和n型扩散区2形成的pn结施加反向偏置电压，所 以从电容器C经n+型扩散区5、 n型扩散区2、 p型扩散区3和电阻 器R向电源电位节点NL1的反向电流受到阻止。另外，从电容器C 经n+型扩散区5、 n型扩散区2、 p型扩散区3和n+型扩散区11向电 源电位节点NL1的反向电流也同样地受到阻止。这样，每当电位Vb成为Vcc或其以下，电容器C就被充电，从 而可使电容器C成为浮置电路即高压侧驱动电路51的电源。另外> 可阻止从电容器C向电源电位节点NL1的反向电流。在此处，在由p-型基板l、 n型扩散区2和p型扩散区3形成的 PNP晶体管TR1中，作为集电极电流的从p型扩散区3向p-型基板1 的电流比作为基极电流的从p型扩散区3向电容器C的电流大一个 PNP晶体管TR1的hFE (电流放大系数)倍的部分。即，在电容器C 充电时，从p型扩散区3向n型扩散区2注入的空穴几乎都流到了 p-型基板1。因此，在假定半导体器件108不包括电阻器R的情况下， 在电容器C充电时，即使从电源电位节点NL1流到接触CT1的电流 多，到达电容器C的电流也变少。因此，供给电源电压Vcc的电源的 功率损耗变得相当大。然而，本发明的第8实施方式的半导体器件包括被连接在电源电 位节点NL1与p型扩散区3之间的电阻器R。按照这样的结构，接触 CT1的电位比电源电压Vcc减小一个电阻器R中的电压降部分。因 此，在本发明的第8实施方式的半导体器件中，可限制从p型扩散区 3注入到n型扩散区2的空穴量，可降低电源的功率损耗。另外，在仅仅包括被连接在电源电位节点NL1与p型扩散区3之 间的电阻器R的结构中，由于从电源电位节点NL1经p型扩散区3 流入n型扩散区2的空穴因电阻器R而减少，所以从电源电位节点 NL1向电容器C的充电电流减小了。然而，本发明的第8实施方式的半导体器件包括在p型扩散区 3的表面上，与p-型基板1的主表面和n型扩散区2空出间隔而形成， 与电源电位节点NL1耦合的n+型扩散区11。按照这样的结构，由于 可从由n+型扩散区11、 p型扩散区3和n型扩散区2形成的NPN晶 体管TR31经n型扩散区2对电容器C供给充电电流，所以可防止从 电源电位节点NL1向电容器C的充电电流减小。另外，如非专利文献1所述的结构那样，在包括对电容器C供给 充电电流的结型场效应晶体管的结构中，即使在电位Vb下降并变得 比电源电压Vcc低的情况下，也在n型扩散区2中来自p型扩散区3 的耗尽层扩展了。因此，n型扩散区2的电阻增大，向电容器C的充 电电^危;咸小了 。然而，本发明的第8实施方式的半导体器件由于与本发明的第1 实施方式的半导体器件101不同，不包括与电源电位节点NL1耦合的 n+型扩散区4，所以不形成结型场效应晶体管。即，由于可防止在n 型扩散区2中来自p型扩散区3的耗尽层扩展，所以可减小n型扩散 区2的电阻，可防止从电源电位节点NL1向电容器C的充电电流减另外，在本发明的第8实施方式的半导体器件中，p型扩散区3 与电源电位节点NL1耦合。按照这样的结构，如电位Vb下降并变得 比电源电压Vcc低，则由于对由p型扩散区3和n型扩散区2形成的 pn结施加正向偏置电压，所以可防止在n型扩散区2中来自p型扩散 区3的耗尽层扩展。另外，在本发明的第8实施方式的半导体器件中，如果电位Vb 下降并变得比电源电压Vcc低，则由于对由p型扩散区3和n型扩散 区2形成的pn结施加正向偏置电压，所以空穴从p型扩散区3注入 到n型扩散区2。在n型扩散区2中由该注入了的空穴引起电导率调 制，即电子集中于n型扩散区2,从而n型扩散区2的电导率增大。 因此，在本发明的第8实施方式的半导体器件中，可防止n型扩散区 2的电阻增大，并可防止对电容器C的充电电流减小。再有，在本发明的第8实施方式的半导体器件中，通过调整电阻 器R的电阻值，可恰当地设定从p型扩散区3注入到n型扩散区2的 空穴量。如上所述，在本发明的第8实施方式的半导体器件中，可对充电 对象元件有效地供给充电电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同一符号而不重复其说明。<第9实施方式>本实施方式涉及与第8实施方式的半导体器件相比追加了保护电 路的半导体器件。除以下将要说明的内容以外，均与第8实施方式的 半导体器件相同。图13是表示本发明的第9实施方式的半导体器件的结构的电路图。参照图13，半导体器件109与本发明的第8实施方式的半导体器 件108相比，还包括二极管D31。二极管D31是肖特基二极管，具有与p型扩散区3即电阻器R的 第2端连接的阳极和与电源电位节点NL1连接的阴极。二极管D31 的正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电 压小。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根据高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R，接触 CT1的电位也比电源电压Vcc大幅度增大，由于对由p型扩散区3和 n+型扩散区11形成的pn结施加正向偏置电压，所以往往有反向电流 从电容器C流到电源电位节点NL1。然而，本发明的第9实施方式的半导体器件包括二极管D31,其 正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电压 小。按照这样的结构，由于可防止对由p型扩散区3和n+型扩散区 11形成的pn结施加正向偏置电压，所以可防止从电容器C向电源电 位节点NL1流过反向电流。由于其它的结构和工作与第8实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第9实施方式的半导体器件中，与本发明的第8实施方式的半导体器件同样地，可对充电对象元件有效地供给充电 电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第10实施方式>本实施方式涉及与第8实施方式的半导体器件相比追加了晶体管 的半导体器件。除以下将要说明的内容以外，均与第8实施方式的半 导体器件相同。图14是表示本发明的第10实施方式的半导体器件的结构的电路图。参照图14，半导体器件110与本发明的第8实施方式的半导体器 件108相比，还包括N沟道MOS晶体管TR41和结型场效应晶体管 TR42。N沟道MOS晶体管TR41的漏极与电源电位节点NL1连接，源 极与电阻器R的第2端连接。结型场效应晶体管TR42的漏极与N沟道MOS晶体管TR41的栅 极连接，栅极与电阻器R的第2端连接，源极与电容器C的第1电极 连接。图15是表示本发明的第10实施方式的半导体器件的结构的剖面图。参照图15,半导体器件110与本发明的第8实施方式的半导体器 件108相比，还包括栅电极G41、栅绝缘膜GF41、 n+型扩散区4和 12、接触CT2。n+型扩散区4在n型扩散区2的表面上，与p-型基板1的主表面 和p型扩散区3空出间隔而形成。n+型扩散区4具有与栅电极G41耦 合的节点N2。即，n+型扩散区4经接触CT2与栅电极G41连接。再有，半导体器件110也可以是不包括n+型扩散区4的结构。此 时，n型扩散区2具有与电源电位节点NL1耦合的节点N2。n+型扩散区12在p型扩散区3的表面上，与p-型基板1的主表 面、n型扩散区2和n+型扩散区11空出间隔而形成。n+型扩散区12 具有经接触CT1和电阻器R与电源电位节点NL1连接的节点N3。N沟道MOS晶体管TR41具有在p型扩散区3的表面上隔着栅绝缘膜GF41形成的栅电极G41;由n+型扩散区11形成的漏极；以 及由n+型扩散区12形成的源极。栅电极G41隔着栅绝缘膜GF41与 被n+型扩散区11和n+型扩散区12夹持了的p型扩散区3中的沟道 区相向地设置。N沟道MOS晶体管TR41经n型扩散区2对电容器C 供给充电电流。结型场效应晶体管TR42具有由n型扩散区2和p型扩散区3 形成的栅极；由n型扩散区2形成，经节点N2与栅电极G41耦合的 漏极；以及由n型扩散区2形成，经节点Nl与电容器C的第1电极 耦合的源极。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根据高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R,接触 CT1的电位也比电源电压Vcc大幅度增大，由于对由p型扩散区3和 n+型扩散区11形成的pn结施加正向偏置电压，所以往往有反向电流 从电容器C流到电源电位节点NL1。然而，在本发明的第10实施方式的半导体器件中，如电位Vb上 升并变得比电源电压Vcc高，则直至结型场效应晶体管TR42夹断， 接触CT2的电位一直上升。如接触CT2的电位即栅电极G41的电位 高于N沟道MOS晶体管TR41的阈值电压，则N沟道MOS晶体管 TR41成为导通状态，n+型扩散区11与p型扩散区3经n+型扩散区 12和接触CT1短路。按照这样的结构，由于可防止对由p型扩散区3 和n+型扩散区11形成的pn结施加正向偏置电压，所以可防止从电容 器C向电源电位节点NL1流过反向电流。由于其它的结构和工作与第8实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第10实施方式的半导体器件中，与本发明的 第8实施方式的半导体器件108相比，可进一步减小从电源电位节点 NL1到电容器C的电流路径的电阻值，可对充电对象元件有效地供给 -乞电电流。接着，用
本发明的其它实施方式。再有，在图中对相同或相当的部分标以同 一符号而不重复其说明。 <第11实施方式>本实施方式涉及与第10实施方式的半导体器件相比追加了保护电路的半导体器件。除以下将要说明的内容以外，均与第io实施方式的半导体器件相同。图16是表示本发明的第11实施方式的半导体器件的结构的电路图。参照图16，半导体器件111与本发明的第10实施方式的半导体 器件110相比，还包括二极管D41。二极管D41是齐纳二极管，具有与电源电位节点NL1连接的阳 极和与栅电极G41连接的阴极。二极管D41将所施加的反向电压箝位于规定的电压值。按照这样的结构，可防止对N沟道MOS晶体管TR41的栅电极G41施加过渡性的过电压，可防止N沟道MOS晶体管TR41的栅极击穿。由于其它的结构和工作与第10实施方式的半导体器件相同，故 此处不重复详细的说明。因此，在本发明的第11实施方式的半导体器件中，与本发明的 第10实施方式的半导体器件同样地，可对充电对象元件有效地供给 充电电；危。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。<第12实施方式>本实施方式涉及与第10实施方式的半导体器件相比追加了保护电路的半导体器件。除以下将要说明的内容以外，均与第10实施方 式的半导体器件相同。图17是表示本发明的第12实施方式的半导体器件的结构的电路图。参照图17,半导体器件112与本发明的第10实施方式的半导体 器件110相比，还包括二极管D42。二极管D42是齐纳二极管，具有与p型扩散区3即电阻器R的第 2端连接的阳极和与栅电极G41连接的阴极。二极管D42将所施加的反向电压箝位于规定的电压值。按照这样的结构，可防止对N沟道MOS晶体管TR41的栅电极 G41施加过渡性的过电压，可防止N沟道MOS晶体管TR41的栅极击穿。由于其它的结构和工作与第10实施方式的半导体器件相同，故 此处不重复详细的说明。因此，在本发明的第12实施方式的半导体器件中，与本发明的 第10实施方式的半导体器件同样地，可对充电对象元件有效地供给 充电电5危。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第13实施方式〉本实施方式涉及与第10实施方式的半导体器件相比追加了保护 电路的半导体器件。除以下将要说明的内容以外，均与第10实施方 式的半导体器件相同。图18是表示本发明的第13实施方式的半导体器件的结构的电路图。参照图18，半导体器件113与本发明的第IO实施方式的半导体 器件110相比，还包括二极管D43。二极管D43是肖特基二极管，具有与p型扩散区3即电阻器R的 第2端连接的阳极和与电源电位节点NL1连接的阴极。二极管D43 的正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电 压小。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根据高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R,接触 CT1的电位也比电源电压Vcc大幅度增大，由于对由p型扩散区3和 n+型扩散区11形成的pn结施加正向偏置电压，所以往往有反向电流 从电容器C流到电源电位节点NL1。然而，本发明的第13实施方式的半导体器件包括二极管D43,其正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电 压小。按照这样的结构，由于可防止对由p型扩散区3和n+型扩散区 11形成的pn结施加正向偏置电压，所以可防止从电容器C向电源电 位节点NL1流过反向电流。由于其它的结构和工作与第10实施方式的半导体器件相同，故 此处不重复详细的说明。因此，在本发明的第13实施方式的半导体器件中，与本发明的 第10实施方式的半导体器件同样地，可对充电对象元件有效地供给 充电电；危。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第14实施方式〉本实施方式涉及与第10实施方式的半导体器件相比追加了从电 源电位节点NL1向电容器C的电流路径的半导体器件。除以下将要 说明的内容以外，均与第10实施方式的半导体器件相同。图19是表示本发明的第14实施方式的半导体器件的结构的电路图。参照图19和图20，半导体器件114与本发明的第10实施方式的 半导体器件110相比，还包括二极管D51。二极管D51具有与电源电位节点NL1连接的阳极和与接触CT2 及栅电极G41连接的阴极。结型场效应晶体管TR42的漏极由于经二极管D51与电源电位节 点NL1连接，所以经n型扩散区2对电容器C供给充电电流。按照这样的结构，供给电容器C的充电电流是由从p型扩散区3 注入到n型扩散区2的空穴引起的从接触CT1向电容器C的充电电 流、由NPN晶体管TR31供给的从接触CT11向电容器C的充电电流 以及由结型场效应晶体管TR42供给的从接触CT2向电容器C的充电 电流之和。由于其它的结构和工作与第10实施方式的半导体器件相^，故此处不重复详细的i兌明。因此，在本发明的第14实施方式的半导体器件中，与本发明的 第10实施方式的半导体器件110相比，可进一步减小从电源电位节点NL1到电容器C的电流路径的电阻值，可对充电对象元件有效地 供给充电电流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第15实施方式>本实施方式涉及与第8实施方式的半导体器件相比追加了晶体管 的半导体器件。除以下将要说明的内容以外，均与第8实施方式的半 导体器件相同。图21是表示本发明的第15实施方式的半导体器件的结构的电路图。参照图21,半导体器件115与本发明的第8实施方式的半导体器 件108相比，还包括N沟道MOS晶体管TR61。N沟道MOS晶体管TR61的漏极与电源电位节点NL1连接，源 极与电容器C的第1电极连接，栅极与电源电位节点NL1连接。图22是表示本发明的第15实施方式的半导体器件的结构的剖面图。参照图22,半导体器件115与本发明的第8实施方式的半导体器 件108相比，还包括栅电极G61和栅绝缘膜GF61。N沟道MOS晶体管TR61具有在p型扩散区3的表面上隔着栅 绝缘膜GF61形成的栅电极G61;由n型扩散区2形成的源极；以及 由n+型扩散区11形成的漏极。栅电极G61隔着栅绝缘膜GF61与被n 型扩散区2和n+型扩散区11夹持了的p型扩散区3中的沟道区相向 地设置。N沟道MOS晶体管TR61经n型扩散区2对电容器C供给 充电电iifb。如电位Vb下降并变得比电源电压Vcc低，则由流过电阻器R的 电流造成的电压降部分作为正向偏置电压被施加于栅电极G61上。一 旦该正向偏置电压高于N沟道MOS晶体管TR61的阈值电压，则N 沟道MOS晶体管TR61成为导通状态，N沟道MOS晶体管TR61经n 型扩散区2对电容器C供给充电电流。按照这样的结构，供给电容器C的充电电流是由从p型扩散区3 注入到n型扩散区2的空穴引起的从接触CT1向电容器C的充电电 流、由NPN晶体管TR31供给的从接触CT11向电容器C的充电电流以及由N沟道MOS晶体管TR61供给的从接触CT11向电容器C的 充电电5危之和。由于其它的结构和工作与第8实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第15实施方式的半导体器件中，与本发明的 第8实施方式的半导体器件108相比，可进一步减小从电源电位节点 NL1到电容器C的电流路径的电阻值，可对充电对象元件有效地供给 充电电；危。接着> 用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同一符号而不重复其说明。 <第16实施方式>本实施方式涉及与第15实施方式的半导体器件相比追加了保护 电路的半导体器件。除以下将要说明的内容以外，均与第15实施方 式的半导体器件相同。图23是表示本发明的第16实施方式的半导体器件的结构的电路图。参照图23，半导体器件116与本发明的第l5实施方式的半导体 器件115相比，还包括二极管D61。二极管D61是齐纳二极管，具有与p型扩散区3即电阻器R的第 2端连接的阳极和与电源电位节点NL1连接的阴极。二极管D61将所 施加的反向电压箝位于规定的电压值。按照这样的结构，可防止对N沟道MOS晶体管TR61的栅电极 G61施加过渡性的过电压，可防止N沟道MOS晶体管TR61的栅击 穿。由于其它的结构和工作与第15实施方式的半导体器件相同，故 此处不重复详细的说明。因此，在本发明的第16实施方式的半导体器件中，与本发明的 第15实施方式的半导体器件同样地，可对充电对象元件有效地供给 充电电'流。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同一符号而不重复其说明。 <第17实施方式>本实施方式涉及与第16实施方式的半导体器件相比追加了保护 电路的半导体器件。除以下将要说明的内容以外，均与第16实施方 式的半导体器件相同。图24是表示本发明的第17实施方式的半导体器件的结构的电路图。参照图24，半导体器件117与本发明的第16实施方式的半导体 器件116相比，还包括二极管D62。二极管D62是肖特基二极管，具有与p型扩散区3即电阻器R的 第2端连接的阳极和与电源电位节点NL1连接的阴极。二极管D62 的正向电压比由p型扩散区3和n+型扩散区11形成的pn结的正向电 压小。在此处，高压侧功率半导体元件TRIOI的漏极例如被连接到数百 V的电压。此时，根据高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R，接触 CT1的电位也比电源电压Vcc大幅度增大，由于对由p型扩散区3和 n+型扩散区11形成的pn结施加正向偏置电压，所以往往有反向电流 从电容器C流到电源电位节点NL1。然而，本发明的第17实施方式的半导体器件包括二极管D62, 其正向电压比由p型扩散区3和n+型扩散区ll形成的pn结的正向电 压小。按照这样的结构，由于可防止对由p型扩散区3和n+型扩散区 11形成的pn结施加正向偏置电压，所以可防止从电容器C向电源电 位节点NL1流过反向电流。由于其它的结构和工作与第16实施方式的半导体器件相同，故 此处不重复详细的说明。因此，在本发明的第17实施方式的半导体器件中，与本发明的 第16实施方式的半导体器件同样地，可对充电对象元件有效地供给 充电电流。在本发明的第17实施方式的半导体器件中，通过包括并联连接 的二极管D61和D62,可防止N沟道MOS晶体管TR61的栅极击穿， 同时可防止反向电流从电容器C流到电源电位节点NL1，这对于本发明的第6、 7、 12、 13实施方式的半导体器件也是同样的。再有，本发明的第1 ~第17实施方式的半导体器件采取包括电阻 器R的结构，但并不限定于此。在通过将p型扩散区3的杂质浓度例 如降低至lxl017/cm3，可使从n型扩散区2流入p型扩散区3的电子 到达接触CT1的情况下，可使从p型扩散区3注入到n型扩散区2的 空穴量相对地减少。因此，半导体器件可采取不包括电阻器R的结 构。在可无需电阻器R的情况下，例如就无需本发明的第2实施方式 的半导体器件102中的二极管D2。即，即使半导体器件采取不包括 二极管D2的结构，也可防止接触CT1的电位比电源电压Vcc增高， 可防止在n+型扩散区4与p型扩散区3之间诱发雪崩。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第18实施方式>本实施方式涉及与第8实施方式的半导体器件相比采取了不包括 n+型扩散区11的结构的半导体器件。除以下将要说明的内容以外， 均与第8实施方式的半导体器件相同。图25是表示本发明的第18实施方式的半导体器件的结构的剖面图。参照图25,半导体器件118与本发明的第8实施方式的半导体器 件108相比，不包括n+型扩散区11,还包括p+型扩散区(电荷载流 子移动限制部)24,并且包括p型扩散区(电荷载流子移动限制部) 25以代替p型扩散区3。p型扩散区25具有电荷载流子可从n型扩散区2移动到节点N4 的规定值或其以下的杂质浓度。例如，p型扩散区25的杂质浓度低达 lxio17/cm3。按照这样的结构，可使从n型扩散区2流入p型扩散区 25的电子到达接触CTll。因此，可由p型扩散区25和n型扩散区2 形成NPN晶体管TR31。更详细地说，NPN晶体管TR31具有由p型 扩散区25形成的基极和集电极，由n型扩散区2形成的发射极。NPN 晶体管TR31经n型扩散区2对电容器C供给充电电流.再有，此时，通过使从n型扩散区2流入p型扩散区25的电子 到达接触CTll，可使从电源电位节点NL1经接触CT11和p型扩散 区25注入到n型扩散区2的空穴量相对地减少。即，即使半导体器件118不包括n+型扩散区11,也可限制从电源电位节点NL1经接触 CT11和p型扩散区25注入到n型扩散区2的空穴量。另外，p+型扩散区24在p型扩散区25的表面上，与p-型基板l 的主表面和n型扩散区2空出间隔而形成。p型扩散区25经p+型扩 散区24与接触CT1连接。这样，通过在p型扩散区25与接触CT1 之间设置其杂质浓度比p型扩散区25高的p+型扩散区24,可防止从 n型扩散区2流入p型扩散区25的电子到达接触CT1。通过在p型扩散区25与接触CT1之间设置其杂质浓度比p型扩 散区25高的p+型扩散区24的结构，可限制从电源电位节点NL1经 接触CT1和p型扩散区25注入到n型扩散区2的空穴量。因此，半 导体器件118也可采取不包括电阻器R的结构。进而，即使半导体器件118采取不包括p+型扩散区24的结构， 在图25的剖面图中，也可通过将接触CT11即节点N4相对于接触CT3 即节点N1设置在比接触CT1即节点N3远的位置，使接触CT1与CT11 之间的距离为规定值或其以上，可利用p型扩散区25的内阻来防止 从n型扩散区2流入p型扩散区25的电子到达接触CT1。在此处，高压侧功率半导体元件TR101的漏极例如被连接到数百 V的电压。此时，根椐高压侧功率半导体元件TR101和低压侧功率半 导体元件TR102的开关工作，电位Vs例如在l微秒内急剧上升至数 百V。因此，随着电位Vb的急剧上升，位移电流流到电阻器R,接触 CT1的电位也比电源电压Vcc大幅度增大。然而，本发明的第18实施方式的半导体器件不包括n+型扩散区 11。按照这样的结构，例如无需像本发明的第9实施方式的半导体器 件那样包括肖特基二极管。即，在本发明的第18实施方式的半导体 器件中，由于在p型扩散区25与接触CT11之间不形成pn结，所以 即使在接触CT1的电位比电源电压Vcc大幅度增大的情况下，也可防 止从电容器C向电源电位节点NL1流过反向电流。再有，在半导体器件US不包括n+型扩散区11的情况下，p型 扩散区25具有与电源电位节点NL1耦合的节点N4。由于其它的结构和工作与第8实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第18实施方式的半导体器件中，与本发明的 第8实施方式的半导体器件同样地，可对充电对象元件有效地供给充 电电it。再有，本发明的第1 ~第18实施方式的半导体器件采取包括电阻 器R的结构，但并不限定于此。在可用具有p型扩散区3的电阻来限 制从p型扩散区3注入到n型扩散区2的空穴量的情况下，半导体器 件可采取不包括电阻器R的结构。例如在图2所示的剖面图中，通过 将p型扩散区3的纸面纵向的长度形成得较长，并将p型扩散区3的 纸面垂直方向的宽度形成得较短，可增大从p型扩散区3向p-型基板 l的电流路径的电阻。更详细地说，例如在图2所示的剖面图中，通 过将n型扩散区2与p型扩散区3的层叠方向的p型扩散区3的长度 形成为规定值或其以上，并将n型扩散区2与p型扩散区3的层叠方 向的p型扩散区3的宽度形成为规定值或其以下，可增大从p型扩散 区3向p-型基板1的电流路径的电阻。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同一符号而不重复其说明。<第19实施方式>本实施方式涉及与第10实施方式的半导体器件相比采取了不包 括电阻器R的结构的半导体器件。图26是表示本发明的第19实施方式的半导体器件的结构的剖面图。参照图26,半导体器件119与本发明的第10实施方式的半导体 器件110相比，不包括电阻器R,包括p型扩散区26以代替p型扩 散区3，还包括接触CT12。p型扩散区26具有可限制从p型扩散区26注入到n型扩散区2 的空穴量的电阻。例如，如上所述，在图26所示的剖面图中，通过 将n型扩散区2与p型扩散区26的层叠方向的p型扩散区26的长度 形成为规定值或其以上，并将n型扩散区2与p型扩散区26的层叠 方向的p型扩散区26的宽度形成为规定值或其以下，可增大从p型 扩散区26向p-型基板1的电流路径的电阻。按照这样的结构，可降 低供给电源电压Vcc的电源的功率损耗。另外，通过隔开规定长度或其以上来设置n+型扩散区U和n+型扩散区12，p型扩散区26的内阻成为半导体器件110中的N沟道MOS 晶体管TR41的漏极与源极之间的电阻器R的替代品。接触CT12与p型扩散区26连接，被设置在与n+型扩散区11接 近的位置。接触CT12夹着连接到n+型扩散区11的接触CT11,与连 接到n+型扩散区12的接触CT1相向地设置。按照这样的结构，当N 沟道MOS晶体管TR41为导通状态时，可将p型扩散区26的内阻短 路。由于其它的结构和工作与第10实施方式的半导体器件相同，故 此处不重复详细的说明。因此，在本发明的第19实施方式的半导体器件中，与本发明的 第10实施方式的半导体器件同样地，可对充电对象元件有效地供给 充电电济u。接着，用
本发明的其它实施方式。再有，在图中对相同 或相当的部分标以同 一符号而不重复其说明。 <第20实施方式〉本实施方式涉及与第1实施方式的半导体器件相比采取了不包括 电阻器R的结构的半导体器件。图27是表示本发明的第20实施方式的半导体器件的结构的剖面图。参照图27，半导体器件120与本发明的第1实施方式的半导体器 件101相比，不包括电阻器R,还包括p+型扩散区(电荷载流子移动 限制部)27。p+型扩散区27在p型扩散区3的表面上，与p-型基板1的主表 面和n型扩散区2空出间隔而形成。p型扩散区3经p+型扩散区27 与接触CT1连接。这样，通过在p型扩散区3与接触CT1之间配置 其杂质浓度比p型扩散区25高的p+型扩散区27,可限制从电源电位 节点NL1经接触CT1和p型扩散区3注入到n型扩散区2的空穴量。由于其它的结构和工作与第1实施方式的半导体器件相同，故此 处不重复详细的说明。因此，在本发明的第20实施方式的半导体器件中，与本发明的 第1实施方式的半导体器件同样地，可对充电对象元件有效地供给充 电电^fu。再有，本发明的第20实施方式的半导体器件120采取包括p+型 扩散区27的结构，但并不限定于此。即使半导体器件120采取不包 括p+型扩散区27的结构，通过包括杂质浓度例如低达lxlO"/cn^的p 型扩散区的结构，也可使从n型扩散区2流入p型扩散区的电子到达 接触CT1。因此，可相对地减少从电源电位节点NL1经接触CT1和p 型扩散区注入到n型扩散区2的空穴量。另外，本发明的第1~第20实施方式的半导体器件具有在对应的 剖面图中所示的剖面结构，但并不限定于此。半导体层和各半导体区 的导电类型的关系，即p型与n型的关系也可以相反。此时，例如在 本发明的第1实施方式的半导体器件中，电源电压Vcc为负电压，二 极管Dl的阴极与电源电位节点NL1连接，阳极与接触CT2连接。另外，本发明的第1 ~第20实施方式的半导体器件具有在对应的 剖面图中所示的剖面结构，但并不限定于此。各扩散区既可以采取在 横向层叠的结构，又可以由分立部件构成半导体器件。虽然已详细地说明并揭示了本发明，但这毕竟是例示性而非限定 性的，应清楚地理解，发明的宗旨和范围仅由所附的权利要求范围加 以限定。
权利要求
1.一种对充电对象元件供给充电电流的半导体器件，其特征在于，包括第1导电类型的半导体层；第2导电类型的第1半导体区，具有与上述充电对象元件的第1电极耦合的第1节点以及与供给电源电压的电源电位节点耦合的第2节点，并形成在上述半导体层的主表面上；第1导电类型的第2半导体区，具有与上述电源电位节点耦合的第3节点，在上述第1半导体区的表面上与上述半导体层空出间隔而形成；以及电荷载流子移动限制部，限制电荷载流子从上述第3节点向上述半导体层移动。
2. 如权利要求1所述的半导体器件，其特征在于， 上述电荷栽流子移动限制部包含被连接在上述电源电位节点与上述第2半导体区之间的电阻。
3. 如权利要求1所述的半导体器件，其特征在于， 上述电荷栽流子移动限制部包含第l导电类型的半导体区，该第1导电类型的半导体区在上述第2半导体区的表面上与上述第1半导 体区空出间隔而形成，具有上述第3节点，同时其杂质浓度比上述第 2半导体区高。
4. 如权利要求1所述的半导体器件，其特征在于， 上述电荷载流子移动限制部包含上述第2半导体区，上述第2半导体区具有可使电荷载流子从上述第1半导体区向上 述第3节点移动的规定值或其以下的杂质浓度。
5. 如权利要求1所述的半导体器件，其特征在于， 上述电荷载流子移动限制部包含上述第2半导体区，上述第2半导体区在上述第1半导体区与上述第2半导体区的层 叠方向的长度为规定值或其以上，或者在上述第l半导体区与上述第 2半导体区的层叠方向的宽度为规定值或其以下。
6，如权利要求1所述的半导体器件，其特征在于，上述半导体器件还包括第l晶体管，具有由上述半导体层形成的第l导通电极、由上述第1半导体区形成的控制电极和由上述第2半导体区形成的第2导通 电才及；以及第2晶体管，具有由上述第1半导体区和上述第2半导体区形成 的控制电极、由上述第1半导体区形成的第1导通电极和第2导通电 极。
7. 如权利要求1所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第1半导体区耦合的第2导电类型电极、以及与上述电源电位节点耦合的第l导 电类型电极。
8. 如权利要求1所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第l导电类型电极、以及与上述电源电位节点耦合的第2导 电类型电极。
9. 如权利要求6所述的半导体器件，其特征在于， 上述半导体器件还包括第3晶体管，该第3晶体管具有由上述第1半导体区形成的第1导通电极和由上述第2半导体区形成的控制电 极和第2导通电极。
10. 如权利要求6所述的半导体器件，其特征在于， 上述半导体器件还包括第2导电类型的第3半导体区，具有上述第3节点，在上述第2 半导体区的表面上与上述第1半导体区空出间隔而形成；以及第3晶体管，具有由上述第1半导体区形成的第1导通电极、由 上述第2半导体区形成的控制电极和由上述第3半导体区形成的第2 导通电极。
11. 如权利要求IO所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第1导电类型电极和与上述电源电位节点耦合的第2导电类 型电极，其正向电压比上述第2半导体区与上述第3半导体区之间的 正向电压小。
12. 如权利要求IO所述的半导体器件，其特征在于， 上述半导体器件还包括第4晶体管，该第4晶体管具有在上述第2半导体区的表面上隔着绝缘膜形成的同时与上述电源电位节点耦合的控制电极、由上述第1半导体区形成的第1导通电极和由上述第3 半导体区形成的第2导通电极。
13. 如权利要求12所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第l导电类型电极、以及与上述电源电位节点耦合的第2导 电类型电极，并将所施加的反向电压箝位于规定的电压值。
14. 如权利要求12所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第1导电类型电极和与上述电源电位节点耦合的第2导电类 型电极，其正向电压比上述第2半导体区与上述第3半导体区之间的 正向电压小。
15. —种对充电对象元件供给充电电流的半导体器件，其特征在 于，包括第1导电类型的半导体层；第2导电类型的第1半导体区，具有与上述充电对象元件的第1 电极耦合的第l节点，并形成在上述半导体层的主表面上；第1导电类型的第2半导体区，具有与供给电源电压的电源电位 节点耦合的第3节点和第4节点，在上述第1半导体区的表面上与上 述半导体层空出间隔而形成；以及电荷载流子移动限制部，限制电荷载流子从上述第3节点和上述 第4节点向上述半导体层移动。
16. 如权利要求15所述的半导体器件，其特征在于， 上述电荷载流子移动限制部包含被连接在上述电源电位节点与上述第3节点之间的电阻。
17. 如权利要求15所述的半导体器件，其特征在于， 上述电荷载流子移动限制部包含第l导电类型的半导体区，该第1导电类型的半导体区在上述第2半导体区的表面上与上述第1半导 体区空出间隔而形成，具有上述第3节点，同时其杂质浓度比上述第 2半导体区高。
18. 如权利要求15所述的半导体器件，其特征在于， 上述电荷载流子移动限制部包含上述第2半导体区，上述第2半导体区具有可使电荷栽流子从上述第1半导体区向上述第4节点移动的规定值或其以下的杂质浓度。
19. 如权利要求15所述的半导体器件，其特征在于， 上述电荷载流子移动限制部包含上述第2半导体区，上述第2半导体区在上述第1半导体区与上述第2半导体区的层 叠方向的长度为规定值或其以上，或者在上述第l半导体区与上述第 2半导体区的层叠方向的宽度为规定值或其以下。
20. 如权利要求15所述的半导体器件，其特征在于， 上述电荷栽流子移动限制部包含第2导电类型的第4半导体区， 该第2导电类型的第4半导体区在上述第2半导体区的表面上与上述第1半导体区空出间隔而形成，具有上述第4节点。
21. 如权利要求15所述的半导体器件，其特征在于， 上述半导体器件包括第1晶体管，具有由上述半导体层形成的第1导通电极、由上述 第1半导体区形成的控制电极和由上述第2半导体区形成的第2导通 电极；以及第2晶体管，具有由上述第1半导体区形成的第1导通电极和由 上述第2半导体区形成的控制电极和第2导通电极。
22. 如权利要求20所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第1导电类型电极和与上述电源电位节点耦合的第2导电类 型电极，其正向电压比上述第2半导体区与上述第4半导体区之间的 正向电压小。
23. 如权利要求21所述的半导体器件，其特征在于， 上述第1半导体区还具有第2节点， 上述半导体器件还包括第2导电类型的第3半导体区，具有上述第3节点，在上述第2 半导体区的表面上与上述第1半导体区空出间隔而形成；第2导电类型的第4半导体区，具有上述第4节点，在上述第2 半导体区的表面上与上述第1半导体区和上述第3半导体区分别空出 间隔而形成；第3晶体管，具有在上述第2半导体区的表面上隔着绝缘膜形成 的同时与上述第2节点耦合的控制电极、由上述第3半导体区形成的第1导通电极和由上述第4半导体区形成的第2导通电极；以及第4晶体管，具有由上述第1半导体区和上述第2半导体区形成 的控制电极和由上述第1半导体区形成的第1导通电极及第2导通电 极。
24. 如权利要:求23所述的T导体器件，其特征在，:上述第2半导体区和上述第3半导体区之间的电阻。
25. 如权利要求23所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述电源电位节点耦合的第1导电类型电极和与上述第3晶体管的控制电极耦合的第 2导电类型电极，并将所施加的反向电压箝位于规定的电压值。
26. 如权利要求23所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第l导电类型电极和与上述第3晶体管的控制电极耦合的第 2导电类型电极，并将所施加的反向电压箝位于规定的电压值。
27. 如权利要求23所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第l导电类型电极和与上述电源电位节点耦合的第2导电类 型电极，其正向电压比上述第2半导体区与上述第4半导体区之间的 正向电压小。
28. 如权利要求23所述的半导体器件，其特征在于， 上述第3晶体管的控制电极还与上述电源电位节点耦合。
29. 如权利要求23所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述电源电位节点耦合的第1导电类型电极和与上述第3晶体管的控制电极耦合的第 2导电类型电极。
30. 如权利要求23所述的半导体器件，其特征在于， 上述半导体器件还包括第5晶体管，该第5晶体管具有在上述第2半导体区的表面上隔着绝缘膜形成的同时与上述电源电位节点耦合 的控制电极、由上述第1半导体区形成的第1导通电极和由上述第4 半导体区形成的第2导通电极。
31. 如权利要求30所述的半导体器件，其特征在于，上述半导体器件还包括二极管，该二极管具有与上述第2半导体 区耦合的第1导电类型电极和与上述第3晶体管的控制电极耦合的第 2导电类型电极，并将所施加的反向电压箝位于规定的电压值。
32. 如权利要求30所述的半导体器件，其特征在于， 上述半导体器件还包括二极管，该二极管具有与上述第2半导体区耦合的第1导电类型电极和与上述第3晶体管的控制电极耦合的第 2导电类型电极，其正向电压比上述第2半导体区与上述第4半导体 区之间的正向电压小。
33. 如权利要求1所述的半导体器件，其特征在于， 上述充电对象元件的第1电极与对串连连接的高压侧的功率半导体元件和低压侧的功率半导体元件之中的上述高压侧的功率半导体 元件的控制电极供给电压的驱动电路的电源电压端子连接，上述充电对象元件的第2电极与上述驱动电路的基准电压端子连接，上述驱动电路的基准电压端子与上述高压侧的功率半导体元件 和上述低压侧的功率半导体元件的连接点连接。
34. 如权利要求15所述的半导体器件，其特征在于， 上述充电对象元件的第1电极与对串连连接的高压侧的功率半导体元件和低压侧的功率半导体元件之中的上述高压侧的功率半导体上述充电对^元件的第2电极与上述:动电路的基准电压端子连接，和上述低压侧的功率半导体元件的连接点连接。
35. —种对充电对象元件供给充电电流的半导体器件，其特征在 于，包括电阻器，其第1端与供给电源电压的电源电位节点耦合； 第1晶体管，其第1导通电极与上述电阻器的第2端耦合，第2导通电极与供给接地电压的接地电位节点耦合，控制电极与上述充电对象元件的第l电极耦合；以及第2晶体管，其第1导通电极与上述电源电位节点耦合，第2导通电.极与上述充电对象元件的第1电极耦合，控制电极与上述电阻器的第2端耦合。
36. 如权利要求35所述的半导体器件，其特征在于， 上述半导体器件还包括第3晶体管，其第1导通电极与上述电源电位节点耦合，第2导通电极与上述充电对象元件的第1电极耦合， 控制电极与上述电阻器的第2端耦合。
37. 如权利要求35所述的半导体器件，其特征在于， 上述半导体器件还包括第4晶体管，其第1导通电极与上述电源电位节点耦合，第2导 通电极与上述电阻器的第2端耦合；以及第5晶体管，其第1导通电极与上述第4晶体管的控制电极耦合， 第2导通电极与上述充电对象元件的第1电极耦合，控制电极与上述 电阻器的第2端耦合。
38. 如权利要求37所述的半导体器件，其特征在于， 上述第4晶体管的控制电极还与上述电源电位节点耦合。
39. 如权利要求35所述的半导体器件，其特征在于， 上述半导体器件还包括第6晶体管，其第1导通电极和控制电极与上述电源电位节点耦合，第2导通电极与上述充电对象元件的第1 电极耦合。
40. 如权利要求35所述的半导体器件，其特征在于， 上述充电对象元件的第1电极与对串连连接的高压侧的功率半导元件的控制电极供给电<压'的驱动电路的电源电压端子连接，"'上述充电对象元件的第2电极与上述驱动电路的基准电压端子连接，上述驱动电路的基准电压端子与上述高压侧的功率半导体元件 和上述低压侧的功率半导体元件的连接点连接。
全文摘要
本发明涉及一种对充电对象元件(C)供给充电电流的半导体器件，该半导体器件包括第1导电类型的半导体层(1)；第2导电类型的第1半导体区(2)，具有与充电对象元件(C)的第1电极耦合的第1节点(N1)和与供给电源电压的电源电位节点(NL1)耦合的第2节点(N2)，并形成在半导体层(1)的主表面上；第1导电类型的第2半导体区(3)，具有与电源电位节点(NL1)耦合的第3节点(N3)，在第1半导体区(2)的表面上与半导体层(1)空出间隔而形成；以及电荷载流子移动限制部，限制电荷载流子从第3节点(N3)向半导体层(1)移动。
文档编号H02M1/08GK101266974SQ20071016932
公开日2008年9月17日 申请日期2007年11月22日 优先权日2007年3月13日
发明者寺岛知秀 申请人:三菱电机株式会社