专利名称：同步整流自驱动电路的制作方法
技术领域：
本发明涉及电源领域，具体地涉及DC/DC同步整流的自驱动 电路。
背景技术：
随着功率变换器输出电压的降低，整流损耗成为变换器的主要 损耗。基于如何降低低压大电流功率变换器的整流损耗和提高整流 效率的同步整流技术，成为低电压大电流功率变换器的技术瓶颈和 技术核心。但是同步整流MOS管的栅源极间有一层很薄的极易被 击穿的氧化层，如果驱动电压偏高，就会造成大的驱动损耗，如果 超过其最大4册源击穿电压，或者出现栅源负偏压，则器件就会永久 损坏。DC/DC变换器的同步整流才支术主要有三种自驱、他驱以及自驱和^也马区相结合的方式。/人4支术成本和性能来看，第一种驱动方 式具有明显的优点，因此发展非常迅速。这种驱动方式多采用主变 压器绕组直4妄驱动或辅助绕组自驱动的方式，^旦这两种驱动的方式 很可能造成栅源驱动电压超过MOS管的最大栅源击穿电压或栅源负偏压，/人而损坏MOSFET。图1是现有的应用于单端变换的同步整流自驱动电路，其中， Na为驱动绕组，其与主变压器绕组同步；R3和C1组成延时电路； 加速关断电i 各由Rl、 VD1和Q2组成；VD2和R2组成的保持电^各 则给Q2提供了一个电流通路，并起到了电荷保持的作用。当变压 器IIT入为高压，或者主变压器绕组与驱动绕组匝比不匹配造成同步整流管和同步续流管的栅源电压超过其最高限压，再或者由于绕组 耦合不好造成磁路漏感引起驱动电压尖峰幅值过高，如果驱动电压不#皮抑制，那么MOS管:f尤会7"K久损坏。因此在同步整流驱动电3各 中需要采用限幅电路来抑制驱动电压过高；采用防反压电路来抑制 初开源负偏压。发明内容根据上述问题而做出本发明，因此本发明的目的在于提供一种 同步整流自驱动电^各。根据本发明的同步整流自驱动电路，包括驱动绕组；第一限 幅电^各，其llr入端连4妄至驱动绕组的一端，其丰箭出端连4妄至延时电 ^各的一端，以及其4妄地端连接至等效4妻地；第一加速关断电^各，其 控制端连接至驱动绕组的另 一端，输出端作为同步整流自驱动电路 的输出端，其接地端连接至等效接地；以及第一延时电路，其一端 连接至第一限幅电路的输出端，其另一端连接至第一加速关断电路的车lr出端。此外，在该电3各中，第一限幅电^各包4舌MOS晶体管，其源扭_ 连接至第一延时电路的一端；限流电阻，连接在驱动绕组的一端与 MOS晶体管的漏极之间；偏置电阻，连接在MOS晶体管的漏极和 才册极之间；箝位二才及管，其阴极连4妻至MOS晶体管的初財及以及其 阳才及连接至反压二极管的阳极；以及反压二才及管，阳极连接至箝位 二极管的阳极以及其阴极连接至等效接地。此夕卜，在该电路中，还包括保持回路，连接在驱动绕组的一 端与等效4妄地之间。此外，在该电路中，第一加速关断电路的输出端连接至同步整 流管的栅极。其中，等效接地为同步整流管的源极。此外，在该电^各中，还包括第二限幅电-各，其输入端连4妄至驱动绕组的另一端，以及其输出端连接至延时电路的一端；第二加 速关断电^各，其控制端连4妻至驱动绕组的一端，输出端作为同步整 流自驱动电路的输出端，其接地端连接至等效接地；以及第二延时 电路，其一端连接至第二限幅电路的输出端，其另一端连接至第二 加速关断电路的输出端。此外，在该电3各中，第二限幅电路包括MOS晶体管，其源极 连接至第二延时电路的一端；限流电阻，连接在驱动绕组的另一端 与MOS晶体管的漏极之间；偏置电阻，连接在MOS晶体管的漏极 和栅极之间；箝位二极管，其阴极连接至MOS晶体管的栅极以及 其阳极连接至反压二极管的阳极；以及反压二极管，阳极连接至箝 位二才及管的阳才及以及其阴极连接至等效4妻地。此外，在该电3各中，第二加速关断电3各的1餘出端连4妄至同步续 流管的栅极。并且同步续流管的源极与同步整流管的源极共同为等 效接地。通过本发明的上述方面，主变压器绕组直纟妻驱动或辅助绕组自 驱动的方式中耦合磁路漏感？ 1起驱动电压尖峰幅值过高，输入电压 变化范围大引起的副边同步整流驱动电压幅值变化大等问题，以期 提供一种可以改善驱动电压尖峰幅值、减小驱动电压幅值变化、损 谇毛小、成本低、应用范围广的同步整流自驱动电^各。本发明的其它特征和优点将在随后的说明书中阐述，并且，部 分地从说明书中变得显而易见，或者通过实施本发明而了解。本发 明的目的和其他优点可通过在所写的说明书、权利要求书、以及附 图中所特别指出的结构来实现和获得。
附图用来才是供对本发明的进一 步理解，并且构成说明书的 一部 分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中图1是示出了现有的应用于单端变换的同步整流自驱动电路；图2是示出了根据本发明实施例的电路结构原理图；图3是示出了4艮据本发明实施例的装置在单端正激变换器应用 中的电3各结构原理图；图4是示出了根据本发明实施例的应用于单端反激式变换器中 的实施例电路结构原理图；图5是示出了根据本发明实施例的应用于单端有源箝位变换器 中的实施例电^各结构原理图；图6是示出了根据本发明实施例的应用于单端电容谐振复位变 才灸器中的实施例电^^结构原理图；图7是示出了根据本发明的一个简化的实施例；以及图8是示出了根据本发明的另一简化的实施例。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此 处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本 发明。图2是示出了根据本发明实施例的电路结构原理图。 如图2所示，包括驱动绕组，第一限幅电^各，第一加速关断电路，第一延时电路和保持回路。其中第一限幅电路包括MOS管Ql、 限流电阻R3 、偏置电阻R4、箝位二才及管VD4和防反压二才及管VD3; 限流电阻R3 4妄于驱动绕组和MOS管Ql的漏才及之间，偏置电阻R4 4妻于MOS管Ql的漏极和才册才及之间，箝位二才及管VD4的阴极接MOS 管Ql的4册才及，阳才及4妄防反压二极管VD3的阳才及，防反压二才及管 VD3的阴杉U姿SR-GND, MOS管Ql的源招^妻R5。第一延时电丄珞 由R5和C1组成，R5的一端接MOS管Ql的基极，另一端接Cl, C1的另一端接A点，即同步整流管的栅极。第一加速关断电路由 Rl、 VD1和Q2组成，R1是Q2的马区动电阻， 一端接驱动绕组，另 一端4妄Q2的4册才及，VD1是箝位二极管，其阴^U妻Q2的初iH及，阳 才及4妄SR-GND 。保持回3各由VD1和R2组成。图3是示出了才艮据本发明实施例的装置在单端正激变换器应用 中的电3各结构原理图。如图3所示，其包括驱动绕组，第一限幅电路，第一加速关 断电^各，第一延时电^各和第二限幅电^各，第二加速关断电路，第二 延时电^各。其中第一限幅电^各包括MOS管Q2、限流电阻R2、偏 置电阻R4、箝^立二才及管VD4和防反压二才及管VD3;限流电阻R2 4妄于驱动绕组和MOS管Q2的漏才及之间，偏置电阻R4 "l妻于MOS 管Q2的漏极和栅极之间，箝位二极管VD4的阴极接MOS管Q2 的初財及，阳才及接防反压二才及管VD3的阳才及，防反压二才及管VD3的 阴极接SR-GND, MOS管Q2的源极接R8。第一延时电路由R8和 C2组成，R8的一端接MOS管Q2的源极，另一端接C2， C2的另 一端4妻A点，即同步整流管的4册才及。第一加速关断电^各由R6、 VD6 ,口Q4纟且成，R6是Q4的驱动电阻， 一端4妻驱动绕组，另一端才姿Q4 的栅极，VD6是箝位二极管，其阴极接Q4的栅极，阳极接SR-GND。第二限幅电路包括MOS管Ql、卩艮流电阻R1、偏置电阻R3、箝位 二极管VD1和防反压二极管VD2;限流电阻Rl接于驱动绕组的另 一端和MOS管Ql的漏才及之间，偏置电阻R3接于MOS管Ql的漏 极和一册极之间，箝位二极管VD1的阴极接MOS管Ql的栅极，卩曰 才及4妄防反压二才及管VD2的阳才及，防反压二才及管VD2的阴才及冲妄 SR-GND, MOS管Q2的源极接R7。第二延时电路由R7和Cl组 成，R7的一端4妄MOS管Ql的源才及，另一端一娄Cl, Cl的另一端 4妄B点，即同步续流管的4册才及。第二加速关断电路由R5、 VD5和 Q3组成，R5是Q3的驱动电阻， 一端接驱动绕组，另一端接Q3的 才册才及，VD5是箝^立二才及管，其阴极4妄Q3的才册才及，阳才及接SR-GND。如图3,各个电^各的作用如下第一限幅电^各和第二限幅电^^,其作用在于4巴主变压器绕组直 接驱动或辅助绕组自驱动的方式中耦合磁路漏感？I起驱动电压过高 的尖峰幅值，或者输入电压变化范围大引起的副边同步整流高幅值 驱动电压，箝位于某一电平，改善了变换器的效率和可靠性。VD3 和VD4分别构成防反压电^各，用来抑制栅源负偏压。第一加速关断电路和第二加速关断电路，当DC/DC变换器输 出电压偏低时，采用如图2所示的同步整流限幅自驱动电路，为保 证同步整流管和同步续流管完全导通，必须增加绕组以提高正向驱 动电压，这样也会4吏-彈负向驱动电压升高，第一加速关断电^各和第 二加速关断电路的作用在于给同步整流管和同步续流管栅源极间才是 供了一个放电回3各，从而加速其关断，使其负向电压箝位于零，避 免了同步整流管和同步续流管4册源才及间驱动电压偏高，击穿MOS 管。第 一延时电路的作用在于提供并控制同步整流管的驱动电流， 调节同步整流管的开通时间；第二延时电路的作用在于提供并控制同步续流管的驱动电流，调节同步续流管的开通时间；同时Cl和 C2还起到了把驱动电压抬高的作用。驱动绕组与主绕组同步，是由一个单独的耦合绕组产生的，马区 动电压幅值可以根据需要调节绕组匝数来实现。图4是示出了根据本发明实施例的应用于单端反激式变换器中 的实施例电^各结构原理图。如图4所示，由于其输出不需要储能电感。因此省去了续流回 路，只需要提供同步整流管的驱动信号即可。图4中控制和驱动电 ^各产生PWM^言号，控制主开关管Ql的开通和关断。当Ql导通时， 驱动绕组Na同名端输出为正，电流正向流经Rl,作用于Q3的栅 源极，再经VD1、 R2流回Na的非同名端。Q3开通，Q4关断，阻 断主变压器T1副边绕组Ns的输出，主变压器Tl通过原边绕组4诸 存能量。当Ql关断时，驱动绕组Na非同名端l俞出为正，Q3由于 VD2的导通而关断，驱动电压经过限幅电路被箝位于一定值，然后 通过R5作用于Q2的4册源4及，最后通过VD2、 Rl回到驱动绕组Na 同名端。同步整流管Q2导通，实现单端反激式变换器的同步整流。 这里R1并联C2可以调节Q3的关断时间，减小导通损耗，提高变 换器效率。图5是示出了根据本发明实施例的应用于单端有源箝位变换器 中的实施例电^各结构原理图。如图5所示，其工作原理是当Ql导通时，主变Tl正向励趕玄 同时通过副边绕组Ns输出能量，绕组Np、 Ns、 Na同名端为正， Na输出电流有两个^各径(1 )电流流经R5，给Q4充电，然后通 过VD6、 R6回到Na的非同名端， -使Q4开通，Q6关断；(2)电;危 流经电阻R2和偏置电阻R4，这时Q5导通，驱动电压经过限幅电路被箝位于一定值，再通过R8，电流作用于Q7的栅源极，再通过 VD6、 R6回到Na的非同名端。这时同步整流管Q7导通，同步续 流管Q8关断。由于小功率MOS管Q4的栅源电荷小于同步整流管 Q7,通过改变第一延时电路阻容的参数可以使Q4的导通和Q6的 关断快于同步整流管Q7的导通，这样同步续流管Q8的栅源电荷会 通过Q4加速i文电，保i正了 Q8的及时关断和Q7的及时导通。当Ql关断，Q2导通，主变Tl绕组反向复位，驱动绕组Na 感应出反向电压，电流乂人Na非同名端流出，同4羊有两个回3各(1) 电流流经R6，乡合Q6充电，然后通过VD5 、 R5回到Na的同名端， 使Q6开通，Q4关断；(2)电流流经电阻R1和偏置电阻R3，这时 Q3导通，驱动电压经过限幅电路被箝位于一定值，再通过R7，电 流作用于Q8的片册源才及，再通过VD5、 R5回到Na的同名端。这时 同步续流管Q8导通，同步整流管Q7关断。由于小功率MOS管 Q6的栅源电荷小于同步续流管Q8,通过改变第二延时电路阻容的 参数可以使Q6的导通和Q4的关断快于同步续流管Q8的导通，这 样同步整流管Q7的栅源电荷会通过Q6加速方文电，保证了 Q7的及 时关断和Q8的及时导通。图6是示出了4艮据本发明实施例的应用于单端电容谐振复位变 换器中的实施例电^各结构原理图。如图6所示，由于主变压器T1的原边绕组会在Q1关断期间才是 前复位，驱动绕组Na的感应电压会下降为零，同步续流管Q7会因 为得不到足够的驱动电压而关断，输出电感Ll的续流电流会通过 Q7的体二极管，从而使损耗加大，效率降低。图6所示的应用于单 端电容谐振复位变换器中的实施例电路结构原理图中增加了电荷保 持电路。当主变压器Tl的原边绕组在Ql关断期间提前复位，这时 由于VD7反向截止，同步续流管Q7上的4册源电荷维持不变。图7是示出了根据本发明的一个简化的实施例；以及图8是示 出了根据本发明的另一简化的实施例。采用如图2所示的同步整流限幅自驱动电^各，为4呆证同步整流 管和同步续流管完全导通，必须增加绕组以4是高正向驱动电压，而 延时电路中的电容也起到抬压的作用；延时电3各中的电容还起到减 小驱动电压尖峰的作用，而限幅电路可以把驱动电压箝位于某值， 因此可以对图2的电^各进行简化，得到如图7所示的本发明的一个 简化的实施例。对图3的电路进行简化，得到如图8所示的本发明 的一个简4L的实施例。综上所述，通过本发明，主变压器绕组直接驱动或辅助绕组自 驱动的方式中耦合磁路漏感？ 1起驱动电压尖峰幅值过高，输入电压 变化范围大引起的副边同步整流驱动电压幅值变化大等问题，以期 才是供一种可以改善驱动电压尖峰幅值、减小驱动电压幅值变化、损 侔毛小、成本〗氐、应用范围广的同步整流自驱动电^各。以上所述仅为本发明的优选实施例而已，并不用于限制本发明， 对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等， 均应包含在本发明的保护范围之内。
权利要求
1.一种同步整流自驱动电路，其特征在于，包括驱动绕组；第一限幅电路，其输入端连接至所述驱动绕组的一端，其输出端连接至延时电路的一端，以及其接地端连接至等效接地；第一加速关断电路，其控制端连接至所述驱动绕组的另一端，输出端作为所述同步整流自驱动电路的输出端，其接地端连接至所述等效接地；以及所述第一延时电路，其所述一端连接至所述第一限幅电路的输出端，其另一端连接至所述第一加速关断电路的输出端。
2. 才艮据^又利要求1所述的同步整流自驱动电^各，其特征在于，所 述第一限幅电^各包4舌MOS晶体管，其源极连接至所述第一延时电路的一端；限流电阻，连4妄在所述驱动绕组的一端与所述MOS晶体 管的漏才及之间；偏置电阻，连冲妻在所述MOS晶体管的漏才及和初f极之间；箝位二极管，其阴极连接至所述MOS晶体管的栅极以及 其阳极连4妻至反压二才及管的阳极；以及所述反压二才及管，所述阳极连4妄至所述箝位二4及管的阳相^ 以及其阴才及连4妻至所述等效^接地。
3. 根据权利要求1或2所述的同步整流自驱动电路，其特征在于， 还包括保持回路，连接在所述驱动绕组的 一端与所述等效接地之间。
4. 根据权利要求3所述的同步整流自驱动电路，其特征在于，所 述第 一加速关断电路的输出端连接至同步整流管的栅极。
5. 根据权利要求4所述的同步整流自驱动电路，其特征在于，所 述等效4妻i也为所述同步整流管的源才及。
6. 根据权利要求1所述的同步整流自驱动电路，其特征在于，还 包括第二限幅电^各，其输入端连接至所述驱动绕组的另 一端， 以及其输出端连接至延时电路的 一端；第二加速关断电^各，其控制端连4妄至所述驱动绕组的一 端，输出端作为所述同步整流自驱动电路的输出端，其接地端 连4妄至所述等岁文一妄;也；以及所述第二延时电3各，其所述一端连^妻至所述第二限幅电路 的丰命出端，其另 一端连4姿至所述第二加速关断电路的$命出端。
7. 根据权利要求6所述的同步整流自驱动电路，其特征在于，所 述第二限幅电3各包4舌MOS晶体管，其源才及连接至所述第二延时电^各的一端；限流电阻，连冲妻在所述驱动绕组的另一端与所述MOS晶 体管的漏才及之间；4扁置电阻，连冲妾在所述MOS晶体管的漏才及和初財及之间；箝位二才及管，其阴极连^妄至所述MOS晶体管的冲册才及以及其阳极连接至反压二极管的阳极；以及所述反压二极管，所述阳极连接至所述箝位二极管的阳极 以及其阴极连接至所述等效接地。
8. 根据权利要求6或7所述的同步整流自驱动电路，其特征在于， 所述第二加速关断电^各的l命出端连4妻至同步续流管的4册才及。
9. 根据权利要求8所述的同步整流自驱动电路，其特征在于，所 述同步续流管的源极与所述同步整流管的源极共同为所述等 效接地。
全文摘要
本发明公开了同步整流自驱动电路，包括驱动绕组；第一限幅电路，其输入端连接至驱动绕组的一端，其输出端连接至延时电路的一端，以及其接地端连接至等效接地；第一加速关断电路，其控制端连接至驱动绕组的另一端，输出端作为同步整流自驱动电路的输出端，其接地端连接至等效接地；以及第一延时电路，其一端连接至第一限幅电路的输出端，其另一端连接至第一加速关断电路的输出端。通过本发明，提供了一种可以改善驱动电压尖峰幅值、减小驱动电压幅值变化、损耗小、成本低、应用范围广的同步整流自驱动电路。
文档编号H02M3/04GK101267158SQ20081000417
公开日2008年9月17日 申请日期2008年1月23日 优先权日2008年1月23日
发明者曾新文, 欧阳玉叶 申请人:中兴通讯股份有限公司