专利名称：半导体电路和开关电源装置的制作方法
技术领域：
本发明涉及电源装置，并且涉及一种应用于开关电源装置以将 较高电压变换成较低电压时有效的技术。
背景技术：
在曰本未经审查专利乂^开No. 2005-168106 (专利文献1 )中， 公开了一种用于降低多相DC/DC变换器的输出紋波电流/电压用途 的技术。该多相电源装置包括多相PWM控制DC/DC变换器电源 单元，其并行耦合有N个DC/DC变换器；检测装置，用于检测来自 多相PWM控制DC/DC变换器电源单元的输出功率的电压值；功率 供应装置，用于向该多相PWM控制DC/DC变换器电源单元供应功 率；以及控制装置，用于将来自该功率供应装置的输出功率的电压 值控制为所述检测装置所检测的电压值的N倍。
发明内容
近来，为了提高安装在PC (个人计算机)和服务器中的系统控 制单元(存储器、CPU和GPU)等的处理能力，操作频率一直在逐 年增加，并且其电源电压也一直在降低。由于操作频率较高，所以 电流消耗一直在增加，并且因低电压而导致的泄漏电流也一直在增 加。因此，期望电源装置在电源电压方面具有高精度，具有高速响 应以防止负载突然改变时的电源电压降，并具有稳定的操作。
上述专利文献1的电源装置旨在降低紋波电流/电压，结果导致
针对负载突然改变时的输出电压的下降(上升)，上述电源装置进 行操作，以使得输入电压改变值变成输出电压改变值的N倍，以便
使得提供给多相PWM控制DC/DC变换器电源单元的输入电压跟随 上述输出电压改变，并且上述电源装置进行控制以使得将作为输出 电压N倍的输入电压提供给多相PWM控制DC/DC变换器电源单元。 然而，该多相PWM控制DC/DC变换器电源单元检测负载突然改变 时电源电压的下降(上升)，并试图通过改变PWM脉冲占空比来得 到原始输出电压。因此，上述电压供应装置降低(或者增加)了输 入电压，结果防止了多相PWM控制DC/DC变换器电源单元中的输 出电压返回到原始电压。诸如CPU等的上述负载使用如上所述较低 的电源电压，并且具有尤其抵抗电压降的小裕量。尽管这种电压降 可能会引起CPU等的操作中的错误，并且要求快速恢复电源电压， 但是专利文献l中的上述电源装置不能满足该需求。
专利文献1通过对晶体管1的导通电阻的控制，由电源形成了 N 倍的电压值。例如，当电源电压是12V并且在两相互补PWM控制 DC/DC变换器电源单元中由12V形成1V时，上述功率供应装置需 要形成2V的电压。在这种情况下，组成功率供应装置的晶体管l在 其集电极和发射极之间具有IOV那么大的电压差。当使用20V用于 该电源时，该电压差进一步增加。在电源的输出电流变为IOOA那么 大的可能情况下，晶体管1中的功率损耗可能变得巨大，这也是个 问题。
本发明的目的是提供一种在低功耗的情况下实现高速响应、稳 定操作以及低输出紋波的电源装置。通过对本说明书和附图的描述， 本发明的上述目的、其他目的及新颖的特征都将显而易见。
本申请所公开的电源装置的实施方式如下。第一级开关调节器 通过接收输入电压形成第一电压。第二级开关调节器通过接收该第 一电压形成第二电压。第二级开关调节器通过N相(N为2或更多)
开关调节器来配置，并且将第一电压设置为第二电压的目标值的N 倍。该输入电压被设置为高于第一电压。
由于第一级开关调节器和第二级开关调节器受PWM控制以便 具有为各个开关调节器设置的输出电压，因此可以在低功耗的情况 下实现高响应时间、稳定操作以及低输出紋波。
图1是根据本发明的电源装置的一个实施方式的方框图。
图2是用于说明根据本发明的第二级DC-DC变换器COV2的操 作的示意电路图。
图3是分别流经图1所示电感器L10和L20的电流IL10和IL20 以及输出电流lout的波形图。
图4是示出了根据本发明的第二级DC-DC变换器COV2中分别 流经电感器L10和L20的电流IL10和IL20以及输出电流lout的实 例的波形图。
图5是用于说明本发明的特性图。
图6是示出了当根据本发明通过三相DC-DC变换器来配置第二 级DC-DC变换器COV2时流经各个电感器的电流的波形图。 图7是图1所示PWM控制电路的实施方式的方框图。 图8是图1所示PWM控制电路的另一实施方式的方框图。 图9是可以用于根据本发明的电源装置的半导体器件的一个实 施方式的配置图。
图IO是图9所示半导体器件的一个实施方式的整体电路图。 图11是可以用于本发明的半导体器件的另一实施方式的整体电 路图。
具体实施例方式
图1示出了根据本发明的电源装置的一个实施方式的方框图。 在该实施方式中，组合了第一级DC-DC变换器COV1和第二级
DC-DC变换器COV2。第一级DC-DC变换器COV1包括驱动电路 DV1、输出MOSFETQl和Q2以及电感器Ll和电容器Cl。第一级 DC-DC变换器COV1接收输入电压Vin并形成输入电压Va,该输入 电压Va设置用于减少第二级DC-DC变换器COV2中的紋波。第二 级DC-DC变换器COV2通过接收输入电压Va的多相DC-DC变换器 来配置。在该实施方式中，第二级DC-DC变换器COV2通过具有第 一相电路PHS1和第二相电路PHS2的两相电路来配置。第一相电路 PHS1包括驱动电路DVIO、输出MOSFET Qll和Q12以及电感器 L10。第二相电路PHS2包括驱动电路DV20、输出MOSFETQ21和 Q22以及电感器L20。然后，在第二级DC-DC变换器COV2中，将 电容器Co共同地提供给电感器L10和L20,以形成输出电压Vout。 为第一级DC-DC变换器COV1和第二级DC-DC变换器COV2 配备有PWM控制电路PWMC。该PWM控制电路PWMC从第 一级 DC-DC变换器COV1接收输出电压Va作为反馈信号FBI,并形成 PWM脉冲PWMl,以侵 使得电压Va变成目标电压，并将PWM脉 冲PWM1提供给第一级DC-DC变换器COVl。该PWM控制电路 PWMC还从第二级DC-DC变换器COV2接收输出电压Vout作为反 馈信号FBo,并形成PWM脉沖PWM10和PWM20，以<更4吏得输出 电压Vout变为目标电压，并且将PWM脉冲PWM10和PWM20分 别提供到第二级DC-DC变换器COV2中的第一相电路PHS1和第二 相电路PHS2。
虽然对输入电压Vin和输出电压Vout的值没有任何特别限制， 但该实施方式例如将输入电压Vin设置为20V并将输出电压Vout 设置为IV。当第二级DC-DC变换器COV2通过如上所述的两相电 路来配置时，将输入电压Va设置为2xVout=2V。即，PWM控制电 路PWMC形成PWM脉冲PWM 1,使得在第 一 级DC-DC变换器COV1 中由20v的输入电压Vin形成2V的输出电压Va。
该实施方式假设由输出电压Vout驱动的负载电3各LD是安装 在PC(个人计算机)或者服务器中的系统控制单元(CPU)。该CPU
配备有用于指定操作电压的VID码输出功能。对应地，该实施方式 的电源装置可以在PWM控制电路PWMC中配备有VID码输入电路 和解码电路。通过该解码电路，在第二级DC-DC变换器COV2中将 输出电压Vout自动设置为IV,并且在第一级DC-DC变换器COV1 中将输出电压Va自动设置为2V。
图2示出了用于说明根据本发明的第二级DC-DC变换器COV2 的操作的示意电路图。在第一相电路PHS1中，经过电感器L10将 电流IL10提供至电容器Co，在第二相电3各PHS2中，经过电感器 L20将电流IL20提供至电容器Co。以这种方式，该电容器Co通过 两个电流IL10和IL20来充电，电容Co通过在负载电路LD中流动 的负载电流lout来放电。根据这种对电容Co的充电/放电来确定输 出电压Vout。
图3示出了分别流经电感器L10和L20的电流IL10和IL20以 及输出电流lout的波形图。当与PWM月永冲的高电平对应，输出 MOSFETQll变为导通状态而输出MOSFET 12变为截止状态时，流 经电感器L10的电流IL10改变，增加了来自输入电压Va的电流。 当PWM脉冲改变为^f氐电平时，输出MOSFET Qll变为截止状态而 输出MOSFET 12变为导通状态，然后电流IL10改变为降低，而在 电感器L10中存储的能量(反电动势)的排放起作用以维持该电流 ILIO。此外，在电感器L20，电流IL20与流经该电感器L10的电流 IL10表现类似，尽管其相位彼此相差180度。在输出电流Iout的恒 流状态下，如图中所示电流IL10或者IL20中增加的电流量和减少 的电流量对于1/Fs周期(Fs是PWM频率)是相同的，电流IL10或 者IL20增加的幅度和降低的幅度导致输出电压中的紋波。
图4示出了根据本发明的第二级DC-DC变换器COV2中分别流 经电感器Ll0和L20的电流IL10和IL20以及输出电流lout的波形 图。当如上所述输入电压Va被设置成输出电压Vout的两倍，诸如 2V，以用于在上述第二级DC-DC变换器COV2中形成1V的输出电 压Vout时，对于输出电流lout的恒流情况，如图所示，电流ILIO
和IL20的增加的电流量以及降低的电流量对于1/Fs周期(Fs是PWM 频率)是相同的。即，在1/Fs周期中，电流IL10和IL20的增加时 间和降低时间同等地变为该周期的一半。另外，由于电流IL10和IL20 具有的相位如图所示彼此相差180度，因此组合电流IL10+IL20总 是为lout (恒定)，并且可以使电流紋波为零。
图5示出了用于说明本发明的特性图。该图示出了 DC-DC变换 器的输出电流中的紋波电流与占空比之间的关系。占空比表示图4 中电流降低时间与电流增加时间之比，其对应于输出电压与输入电 压之比，并且当输出电流lout恒定时，该占空比变得与PWM脉冲 占空比相同。在附图中，当输出电压为1V、 Fs=500KHz以及LI 0( L20 ) 二lpH时，通过对占空比的计算机模拟计算电流紋波。此处，假设输 出MOSFETQ11 (Q21 )等的导通电阻以及电感器L10 ( L20 )等并 不具有寄生电阻。
从图5的特性图可以明显看出，当占空比在0.1左右时，尤其是 在输入电压为20V时，输出电压为IV，当占空比为0.05时，在单 相DC-DC变换器配置和两相DC-DC变换器配置之间存在很少差异。 当占空比为0.5和1.0时，紋波电流降4氐。对于0.5的占空比，可以 从ILIO和IL20的组合电流变为lout (恒定)中得到理解，这在图4 中是显而易见的。此处，1.0的占空比表示如图1所示的DC-DC变
Va经由电感器LlO (L20)直接输出为输出电压Vout的状态，其并 不表示DC-DC变换器的操作。
图6示出了当通过三相DC-DC变换器来配置根据本发明的第二 级DC-DC变换器COV2时流经电感器的电流的波形图。该三相变换 器配备有对应于图1所示电路的第三相电路，包括驱动电路DV10 (DV20)、输出MOSFET Qll和Q12 (Q21和Q22)以及电感器 L10(L20)。第三相电路中的电感器由L30指示，并且该图示出了 流经电感器L30的电流IL30。
当第二级DC-DC变换器COV2通过如上所述的三相电路来配置
以形成IV的输出电压Vout时，将输入电压Va设置为输出电压Vout 的三倍，诸如3V。对于输出电流lout的恒流情况，电流ILIO、 IL20 或IL30中降低的电流量与增加的电流量的比值对于1/Fs周期(Fs 是PWM频率)变为1: 2。即，在1/Fs周期中，电流ILIO、 IL20或 者IL30的增加时间变为该周期的三分之一，并且其降低时间变为该 周期的三分之二。另外，由于电流ILIO、 IL20和IL30的相位如图所 示彼此相差120度，所以组合电流IL10+IL20+IL30总是为lout (恒 定)，并且可以z使电流紋波为零。
图7示出了图1所示PWM控制电路的实施方式的方框图。来自 第一级DC-DC变换器C0V1的输出电压Va由电阻器Rl和R2分压， (VaxR2/( Rl+R2 ))。第 一误差放大器EA1将分压电压(VaxR2 / (Rl+R2))与参考电压Vrefl比较，并将误差电压输入到单相PWM 调制器中。该单相PWM调制器通过使用三角波或时钟来生成PWM 脉冲PWMl,使得分压电压(VaxR2/(Rl+R2))和参考电压Vrefl 变得相同，并将PWM脉冲PWM1提供给第一 DC-DC变换器C0V1 的驱动电^各DV1。
来自第二级DC-DC变换器COV2的输出电压Vout由电阻器R10 和R20分压(VoutxR20/(R10+R20))。第二误差放大器EA2将分 压电压(VoutxR20/ (R10+R20))与参考电压Vref2比较，并将误 差电压输入到两相PWM调制器中。该两相PWM调制器通过使用三 角波或时钟来生成PWM脉沖PWM10和PWM20，使得分压电压 (Voutx R20/ ( R10+R20 ))和参考电压Vref2变得相同，并将PWM 脉沖PWM10和PWM20分别提供给第二级DC-DC变换器COV2的 驱动电路DV10和DV20。该两相PWM调制器通过使用具有180度
差为180度。
在该实施方式中，PWM控制电^各包括VID解码器，该VID解 码器从其负载的CPU接收VID码。VID解码器对VID码进行解译， 并根据输出电压Vout的设置和第二级DC-DC变换器COV2的相位
数量来设置第一级DC-DC变换器C0V1的输出电压Va。为了设置 这种输出电压Vout和输出电压Va，分别控制参考电压Vref2和参考 电压Vrefl。
例如，当电阻器R10和R20的分压比是1/2且输出电压Vout被 设置成1V时，参考电压Vref2被控制为0.5V。那么，当电阻器R1 和R2的分压比是1/4且输出电压Va被设置成2V (其是输出电压 Vout的两倍)时，参考电压Vrefl也被控制为0.5V。
图8示出了图7的PWM控制电路的另一实施方式的方框图。在 该实施方式中，来自VID解码器的输出信号控制分压电阻器R2和 R20的电阻，而不是参考电压Vrefl和Vref2。即，通过使参考电压 Vrefl和Vref2成为固定电压并且控制分压电压(VaxR2/(Rl+R2)) 以及分压电压(VoutxR20/ (R10+R20)),可以以与图7所示相同 的方式根据来自CPU等的VID码来自动设置输出电压Vout(Va)。
图9示出了可以应用于根据本发明的电源装置的半导体器件的 实施方式的配置。该图示例性地示出了根据实际半导体器件的引脚 分配和内部配置。该实施方式是在一个封装中安装三个半导体芯片 的SIP (系统级封装)或者多芯片模块(MCM)集成电路。该三个 芯片包括将在下面描述的高端(高电势侧)MOSFETQl、低端(低 电势侧)MOSFET Q2以及控制IC。该控制IC包括用于驱动高端 MOSFET ( Ql )牙口4氐端MOSFET ( Q2 )的马区动器DV1牙口 DV2以及 逻辑电路LGC。
安装衬底的芯片安装表面被近似划分成两半，在其一侧上，并 排布置了高端MOSFET (Ql )和控制IC的两个半导体芯片，而在其 另一侧上，布置了低端MOSFET (Q2)的半导体芯片。尽管没有对 于引脚数量的特别限制，但该实施方式中的半导体器件在芯片的外 围总共配备有56个外部端子，并且为每个外部端子提供有信号或者 电压，如图中所示。对应于外部端子，以半色调示出了在安装衬底 上的电路图案。尽管在图中没有示出，但是半导体器件的背侧配备 有用于诸如输入端子VIN、输出端子SW和PGND的薄片焊盘(tab pad )。
感测MOSFET (Q0)与高端MOSFET ( Ql )集成，具有流经 高端MOSFET ( Ql )的电流的1/N的电流。控制IC包括形成PWM 信号的各种电路，以便通过使用从感测MOSFET ( QO )检测到的电 流得到的反馈信号和输出DC电压的反馈信号，来切换高端MOSFET (Ql)和低端MOSFET (Q2)。因此，控制IC在芯片外围具有大 量信号焊盘。对于将要连接到控制IC中设置的焊盘的半导体器件外 部端子，在控制IC的邻近设置的外部端子的数量不够，在高端 MOSFET (Ql)和低端MOSFET ( Q2 )周围的安装衬底的外围上设 置的端子BOOT、 VCIN、 SYNC和ON/OFF也耦合到控制IC中设置 的焊盘。
该实施方式提供了包括在如上所述的一个半导体芯片中的感测 MOSFET ( QO )，该感测MOSFET ( QO )具有与高端MOSFET ( Ql ) 相同的结构并且具有其电流的1/N的电流，使用了高耐压性和高效 率的垂直结构的MOSFET,从而使得可以将制作工艺中导致的两个 MOSFET(Ql和QO)的导通电阻比和阈值电压Vth比的差异抑制到 最小值。而且，在高端MOSFET ( Ql )和感测MOSFET ( QO)中因 温度上升而引起的导通电阻的改变是相同的，从而使得感测电流具 有较小的温度依赖性。因此，就可以通过使用这些MOSFET (QO和 Ql)来准确地控制峰值电流。
在图9中，粗实线和细实线示出了用于控制IC和MOSFET(QO 和Q1)以及(Q2)的相互连接及其到外部端子的连接的键合导线。 外部端子SW是电路图中连接到MOSFET (Ql)和(Q2 )的相互连 接节点以及用于与将在下面描述的电感器的连接的输出端子。对于 用于与电感器连接的外部端子SW,利用了从安装低端MOSFET (Q2)的安装衬底的电路图案延伸的多个外部端子SW。除了这样 的多个外部端子SW外，还配备了与高端MOSFET (Ql )的源极耦 合的外部端子SW,用于与将在下面描述的自举(bootstrap)电容 CB的连接。 低端MOSFET (Q2)的漏极和高端MOSFET ( Ql )的源极通过 以粗实线示出的键合导线来连接，高端MOSFET(Ql)的源极与用 于连接到自举电容CB的外部端子SW通过两条细实线示出的键合导 线来连接。通过提供专用于连接到自举电容的这种外部端子SW,可 以如图所示布置邻近地连接到自举电容CB的外部端子SW和 BOOT,并可以实现有效的自举操作。例如，当自举电容CB连接在 外部端子BOOT和与电感器连接的外部端子SW之间时，自举电容 C B通过较长的布线路径连接，并且受到其布线电阻等的负面影响。
图10示出了图9所示半导体器件的实施方式的整体电路图。虽 然并未严格限定，但粗虚线所包围的附图部分示出了具有如图9所 示多芯片配置的半导体器件。即，以点划线示出的两个功率MOSFET GH (Q0和Q1)以及GL (Q2)和其他电路的控制IC分别形成在半 导体芯片上，并且安装在一个封装内。半导体芯片GH由高端 MOSFET Ql和感测MOSFET QO组成。MOSFET Ql和MOSFET QO 的面积比(电流比)-波设置为17000: 1。半导体芯片GL由低端 MOSFET Q2组成。该半导体芯片GL在低端MOSFET Q2的源极和 漏极之间配备有肖特基二极管SBD1 。然后，低端MOSFET Q2的源 极连接至独立的外部端子PGND，用于降低开关噪声的影响。
当该半导体器件用于如图1所示的第一级DC-DC变换器COV1 时，诸如近似20V的输入电压Vin由电源端子VIN提供。将电源端 子VIN处的电压提供至MOSFET Q0和Ql的漏极。尽管并非总是需 要，但是可以提供电源端子VCIN。该端子VCIN与VIN在外部连接， 并且向该端子VCIN^是供输入电压Vin。将该输入电压Vin提供至电 压检测电路UVLOC、电源电路REG1和REG2以及参考电流生成电 路RCG (在附图中并未示出)。电压检测电路UVLOC检测输入电 压等于或者高于预定电压，并形成检测信号UVLO。当检测信号 UVLO指示输入电压等于或者高于预定电压时，电源电^各REG1和 REG2以及逻辑电路LGC的操作变为激活。
电源电路REG1和REG2接收诸如20V的输入电压Vin并形成
大约5V的内部电压(分别为REG5和DRV5)。外部端子REG5和 DRV5分别与电容器C4和C5连接，用于稳定内部电压(REG5和 DRV5)。内部电压(REG5)是将在下面描述的误差放大器EA、振 荡器电路OSC、脉沖发生电路PG、电压比较器电路VC1至VC3等 的操作电压。内部电压(DRV5)是逻辑电路LGC以及驱动器DV2 的操作电压，其中逻辑电路LGC用于为高端MOSFET Q0和Ql以 及低端MOSFET Q2形成开关控制信号，驱动器DV2用于形成提供 至低端MOSFET Q2的栅极的驱动信号。
尽管内部电压REG5和DRV5都是5V的相同电压，但在该配置 中提供了两个电源电路REG1和REG2。其原因如下。当如上所述设 置了这种大额定输出电流时，高端MOSFET (Ql)和低端MOSFET (Q2)的尺寸不可避免地变大，如图9所示。特别是，由于为了效 率需要低导通电阻，因此低端MOSFET (Q2)的尺寸变为高端 MOSFET (Ql )尺寸的1.5倍那么大。结果，其栅极电容变大。
在控制IC或者形成其输入信号的逻辑IC中提供的驱动器DV2 需要流过大电流，以用于以高速驱动上述大负载电容或者自举电容 CB。可以在配置有CMOS电路的控制IC中实现的电源电路REG在 其电流供应能力方面受到限制，并且在MOSFET ( Q2 )的开关控制 和自举电容CB的预充电时，输出电压显著改变。控制IC包括模拟 电路，诸如误差放大器EA、电压比较器电路VC1至VC3以及振荡 器电路OSC。这些模拟电路对于电源电压的改变很敏感。因此，当 形成在控制IC上的驱动器DV2、逻辑电路LGC、模拟电路EA和 VC1至VC3由于需要相同的电压而利用同一电源电路进行操作时， 就难以实现如下所述的具有高精度、稳定电压变换操作的PWM控 制。因此，将控制IC中设置的电路划分成对于电源电压改变敏感的 电路和需要大电流供应的电路，并且分别为这些电路提供电源电路 REG1和REG2。
将内部电压(DRV5 )提供到组成升压电路的肖特基二极管SBD2 并经由端子BOOT提供到自举电容CB的一端。自举电容CB的另一
端连接到外部端子SW。外部端子SW连接到MOSFET Ql的源极和 MOSFET Q2的漏极，还连接到电感器Ll的输入侧。在图9的半导 体器件中，如上所述提供了专用的外部端子SW,并且外部端子 BOOT布置成与该外部端子SW邻近。电容器Cl提供在电感器Ll 的另一端和电3各的地电势之间，在此处形成诸如2V的输出电压Va, 以便成为第二级DC-DC变换器COV2的输入电压。
MOSFET Q0的源极以及MOSFET Ql的源才及连接至差分放大器 AMP的输入端子(+ )和(-)。该差分放大器AMP进行操作以便 通过为MOSFET Q0和Ql提供相同的源极电势而获得高精度的感 测电流。其中流动着MOSFET Q1形成的感测电流的MOSFET Q3通 过LD-MOSFET来配置。MOSFET Q3的漏极经由消隐电路BK连接 至外部端子CS，此处连接电阻器Rs用于变换成电压信号。
在外部端子CS处生成的电压信号用于反馈信号CS。在电压比 较器电路VC2中，将电阻器Rs上形成的电压与对应于限幅器电流 的参考电压VR进行比较，电压比较器电路VC2的输出经由OR门 Gl来设置触发器电路FF，以便使得PWM信号呈低电平，该低电平 将高端MOSFET QO和Ql切换至截止状态。由于在MOSFETQ0中 形成的感测电流在切换时产生噪声，提供消隐电路BK对感测电流 检测消隐几十纳秒，以防止误操作。
输出电压Vout被电阻器Rl和R2分压，并且输入到外部端子 FB。将输入到外部端子FB的分压电压作为反馈信号VF输入到误差 放大器EA中。误差放大器EA得出该分压电压与参考电压Vref的 差值。在通过提供在外部端子EO处的电阻器R4和电容器C2所组 成的补偿电路消除了其噪声分量后，误差放大器E A的输出信号被传 送到电压比较器电路VC1。提供在外部端子TRK处的电阻器R3和 电容器C1形成了软启动信号并将该信号传送给误差放大器EA。即， 对输出电压Vout进行控制，以便在接通电源后立即根据软启动信号 使输出电压Vout逐渐上升。振荡器电路OSC利用连接至外部端子 CT的电容C3和恒定电流执行频率设置，并且设置PWM信号的频
率。将在该振荡器电路OSC中形成的脉冲提供至脉冲生成电路PG， 以形成触发器电路FF的复位信号RES以及最大占空比信号MXD作 为强制设置信号。
在峰值电流控制方法中，由振荡器电路OSC形成的复位信号 RES对触发器电路FF进行复位，并为从其反相输出/Q得到的PWM 信号提供了上升。因此，高端MOSFETQl导通，MOSFETQ0检测 到其感测电流IL/17000,以将其变成电压信号。然后，在电压比较 器电路VC1中，将电压信号与差分输出EO进行比较，该差分输出 EO由误差放大器EA根据分压的输出电压Vout和参考电压Vref而 形成。当对应于感测电流IL/170000的电压达到电压EO时，使得设 置触发器电路FF以便改变PWM信号，使其呈低电平。因此，高端 MOSFET Q0和Ql截止，而低端MOSFET Q2切换至导通状态。
逻辑电路LGC配备有设置死区时间的电路，以使得高端 MOSFETQl和低端MOSFETQ2不同时变为导通状态；以及电平转 换电路，用于将待传送到高端MOSFET Q0和Q1的控制电压变换成 与升压电压对应的信号电平。
当开关电源并联连接时，通过将误差放大器EA的输出彼此连 接，将该实施方式中的半导体器件设计为应用于高精度的电流共享。 对于电流共享，误差放大器EA的输出经由二极管(晶体管Tl的基 极和发射极)连接至外部端子ISH。例如，组成两个开关电源的半导 体器件的外部端子ISH可以彼此连接。通过以这种方式互相连接外 部端子ISH,来彼此共享两个开关电源中的误差放大器EA的输出电 压，并且误差放大器EA进行操作以形成类似的输出电压Vout，从 而共享变得可以使输出电流的供给能力增加两倍。即，如在下文中 所述，当并行操作多个开关电源时， 一个重要要求是分配输出电流 使得在各个开关电源中流动的电流IL变得相同，以便防止特定的开 关电源经受大电流而导致热崩溃(thermal runaway)。
在这种实施方式中，虽然并不是总是需要，但是可以提供如下 的监视器电路。该监视器电路包括电压检测电路UVLOC,用于监
视输入电压VIN变为等于或者小于预定电压(附图中，省略了其信 号路径)；以及监视电路OCPC,用于使用反馈信号CS来监视输出 电流变为等于或者大于预定电流(过电流)。来自这些监视器信号 的检测信号UVLO和OCP输入到逻辑电路LGC中，并强制截止输 出MOSFETQ0、 Q1和Q2，而与PWM信号无关。此外，将这些信 号UVLO和OCP以及开关电源的操作控制信号ON/OFF输入到OR 门电路G2并使MOSFETQ14导通，以使得外部端子TRK变为低电 平。从而，将其设计成使误差放大器的输出停止。
参考电流生成电路RCG具有公知的带隙电路。将在该带隙电路 中形成的恒定电压施加至连接到外部端子IREF的电阻器R5，以便 形成参考电流。基于该参考电流，形成参考电压Vref、 VR1和VR2 或者内部电路需要的恒定电流源Ib、 Ibl以及Il至14。
图1中示出的单相DC-DC变换器COV1可以通过如图10所示 的半导体器件和外部部件来配置。然后，图1中示出的两相DC-DC
变换器COV2可以利用如下连接的图10的两个半导体器件来配置。 在如图10所示的一个半导体器件中，经由电阻器R将电源电压REG5 施加到外部端子CT。因此，在半导体器件中，通过振荡器电路OSC 和电压判定电路VD的操作使同步端子SYNC变为输入模式。然后， 输入由其他半导体器件中的振荡器电路OSC形成的脉冲，并使其反 相，以将其提供到脉沖生成电路PG，该脉沖生成电路PG执行同步 操作，提供与其他半导体器件相差180度的相位。由此，两个半导 体器件具有彼此反相180度的时钟相位，并且执行两相操作。
图11示出了可以用于本发明的半导体器件的另一实施方式的整 体电路图。图中粗虚线所包围的部分示出了具有图9所示多芯片配 置的半导体器件。该实施方式除去了与从图10所示配置生成PWM 脉沖的部分相关的电路。这可以使得控制IC更加简单，并且该半导 体器件可以用于如图1所示的第一级DC-DC变换器COVl，也可以 应用于第二级DC-DC变换器COV2中的第一相电路PHS1和第二相 电路PHS2。通过提供与上述三个半导体器件共用的PWM控制电路
PWMC,可以避免生成PWM脉冲的部分的重复，^吏得整个电^各更加 简单。
由于在第二级DC-DC变换器COV2中对各相电路中的紋波电流 的相位进^f亍了移位，所以该实施方式可以消除紋波电流。第一级 DC-DC变换器COV1的输出电压Va不受第二级变换器COV2的输 出电压改变(负载改变)的影响，因此可以配置稳定的高速电源。 其优点在于，因为第二级变换器COV2的输入电压Va是2V那么低， 所以通过增加第二级变换器COV2的开关频率，不会很多地增加开 关损耗。另外，因为在输入电压和输出电压之间具有大差值的第一 级DC-DC变换器COV1被配置成开关调节器，所以可以降低功率损 耗。
例如，在第二级变换器COV2中，PWM信号频率会增加到大约 2MHz。与第二级变换器COV2相比，在诸如200KHz的低开关频率 操作第一级变换器COV1是有利的，因为第一级变换器COV1具有 高输入电压并且具有大开关损耗。增加第二级变换器COV2的开关 频率有两个优点。可以使用具有低电感值的扼流线圈并可以实现高 速负载响应，因为可以使得变换器自身的带宽变得更宽。
在上文中，已经根据实施方式具体地描述了本发明人所实现的 发明。然而，本发明并不仅限于上述实施方式，而是可以在不脱离 本发明的精神的情况下对本发明进行各种修改。例如，第二级DC-DC 变换器COV2可以利用四相或者更多相来配置。可以使第一级变换 器COV1和第二级变换器COV2的PWM信号频率同步，或者不使 其同步。总之，优选的是，使得第二级变换器COV2中的频率高于 第一级变换器COV1中的频率。对于第一级DC-DC变换器COV1以 及第二级DC-DC变换器COV2中的第一和第二相电路PHS1和 PHS2,其具体配置并不仅限于这些实施方式，而是可以具有各种不 同的实施方式。例如，输出MOSFETQ1和Q2中任何一个都可以配 置成单个元件并在组成电源装置的安装板上与电感器或者电容器一 起组装成外部元件。
本发明可以广泛应用于电源装置。
权利要求
1.一种电源装置，包括第一开关调节器，用于接收输入电压并形成第一电压；以及第二开关调节器，用于接收所述第一电压并形成第二电压，其中，所述第二开关调节器包括具有N个输出电路的N相(N为2或更多)开关调节器；其中，所述第一电压被设置成所述第二电压的目标值的N倍；以及 其中，所述输入电压被设置为高于所述第一电压。
2. 根据权利要求1所述的电源装置，其中，所述第一开关调节器是由第一PWM脉沖操作的单相开关调节器。
3. 根据权利要求2所述的电源装置， 其中，所述第二开关调节器包括所述N个输出电^^;N个电感器，每个电感器的一端耦合至所述N个输出电路 中每个的输出端子；和电容器，共同耦合到所述N个电感器的另一端，并且形成 所述第二电压；以及其中，为所述N个输出电路提供有N相第二 PWM脉冲，所述 N相第二 PWM脉冲每个具有与360度/N对应的相位差。
4. 根据权利要求3所述的电源装置，其中，所述N相第二 PWM脉冲通过接收三角波或时钟信号的N 相PWM调制器来形成。
5. 根据权利要求4所述的电源装置，其中，所述第一 PWM脉冲的频率被设置成低于所述第二 PWM 脉冲的频率。
6. 根据权利要求5所述的电源装置，进一步包括VID解码器 其中，所述第一电压根据所述VID解码器的第一控制信号来设 置；以及其中，所述第二电压根据所述VID解码器的第二控制信号来设置。
7. 根据权利要求6所述的电源装置，其中，提供至组成所述第一开关调节器的第一误差放大器的第一 参考电压由所述VID解码器的第 一 控制信号来控制，以便设置所述 第一电压；以及其中，提供至组成所述第二开关调节器的第二误差放大器的第二 参考电压由所述VID解码器的第二控制信号来控制，以便设置所述 第二电压。
8. 根据权利要求6所述的电源装置，其中，所述第一开关调节器根据第一误差放大器的输出信号形成 所述第一电压，该第一误差放大器接收第一参考电压和所述第一电 压的第一分压电压，所述第一分压电压受到所述VID解码器的第一 控制信号的控制，以便设置所述第一电压；以及其中，所述第二开关调节器根据第二误差放大器的输出信号形成 所述第二电压，该第二误差放大器接收第二参考电压和所述第二电 压的第二分压电压，所述第二分压电压受到所述VID解码器的第二 控制信号的控制，以便设置所述第二电压。
9. 根据权利要求5所述的电源装置，其中，所述第一开关调节器包括第一半导体器件，该第一半导体 器件在一个封装中具有用于接收所述第一 PWM脉沖的第一驱动电 路和由此驱动的输出MOSFET电路；其中，所述第二开关调节器包括N相第二半导体器件，该N相 第二半导体器件在一个封装中具有分别用于接收具有N相的第二 PWM脉冲的N个驱动电^各，以及由此驱动的N个输出MOSFET电 路；以及其中，所述电源装置进一步包括 第三半导体器件，其与所述第一半导体器件和所述N个第二半 导体器件共同提供，并形成所述第一 PWM脉冲和具有N相的所述 第二 PWM脉沖。
10. 根据权利要求9所述的电源装置，其中，所述第三半导体器件进一步包括VID解码器； 其中，所述第一电压根据所述VID解码器的第一控制信号来设 置；以及其中，所述第二电压根据所述VID解码器的第二控制信号来设置。
11. 根据权利要求IO所述的电源装置，其中，所述第一和第二半导体器件中每个均包括第一、第二和第 三半导体芯片；其中，所述第一半导体芯片形成所述驱动电路；其中，所述第二半导体芯片形成所述输出MOSFET电路的一个 输出MOSFET,并且是具有垂直MOS结构的第一功率MOSFET, 其中电流在该半导体芯片的垂直方向中流动；以及其中，所述第三半导体芯片形成所述输出MOSFET电路的另一 输出MOSFET，并且是具有垂直MOS结构的第二功率MOSFET， 其中电流在该半导体芯片的垂直方向中流动。
全文摘要
本发明的目的是提供一种在低功耗情况下实现高速响应、稳定操作以及低输出纹波的电源装置。第一级开关调节器接收输入电压并形成第一电压。第二级开关调节器接收该第一电压并形成第二电压。第二级开关调节器包括N相(N为2或更多)开关调节器，并且第一电压被设置为该第二电压的目标值的N倍。该输入电压被设置为高于该第一电压。
文档编号H02M3/156GK101364767SQ20081013157
公开日2009年2月11日 申请日期2008年7月17日 优先权日2007年8月8日
发明者工藤良太郎 申请人:株式会社瑞萨科技