静电换能器阵列的封装和连接的制作方法

专利名称：静电换能器阵列的封装和连接的制作方法
静电换能器阵列的封装和连接相关申请本申请要求于2007年12月3号所提交的、标题为“PACKAGING ANDELECTROSTATIC TRANSDUCER ARRAYS”的第60/992，052号美国临时专利申请；和于2008年1月30号所提 交的、标题为 “PACKAGING ANDELECTROSTATIC TRANSDUCER ARRAYS” 的第 61/024，843 号美 国临时专利申请的优先权益，由此通过引用其全部公开内容而并入这些专利申请。本申请还与标题为“CMUT PACKAGING FOR ULTRASOUNDSYSTEM” 的第_
号国际(PCT)专利申请(律师文案号K01-0004PCT2)；和标题为"THROUGH-WAFER
INTERCONNECTIONSIN ELECTROSTATIC TRANSDUCER AND ARRAYS”的第_号国际(PCT)专
利申请(律师文案号K01-0017PCT)相关；这两份申请和本申请于同一日期提交，并由此通 过引用其全部公开内容而并入这两份申请。背景本公开涉及封装换能器阵列和使换能器阵列互连，特别是电容式微机械超声换能 器(cMUT)阵列的封装和互连。在适当的基底上封装换能器阵列，并且使换能器阵列互连是任何使用了换能器阵 列的应用的关键问题，特别是对于带有大量元件的换能器阵列。示例性应用中的一个是使 用了超声换能器阵列的超声成像。超声换能器阵列的适当封装和互连对于以低成本来实现 所需性能是非常重要的。电容式微机械超声换能器(cMUT)是静电致动器/换能器，其广泛地使用在各种应 用中。超声换能器在各种各样的媒介中工作，所述媒介包括液体、固体和气体。超声换能 器通常用在关于诊断和治疗的医疗成像、生化成像、材料的非破坏性评估、声纳、通信、接近 感测、气流测量、现场过程监控、声学显微、水下感测和成像、以及为数众多的其他实际应用 中。cMUT的典型结构是平行板电容器，其带有刚性底部电极和可移动的顶部电极，该顶部电 极存在于柔性膜的上面或里面，用来传输/校准(TX)或者接收/检测(RX)在邻近媒介中 的声波。可以在电极之间应用直流(DC)偏压，使膜弯曲到关于cMUT工作的最佳位置，这样 做的目标通常是最大化敏感度和带宽。在传输期间，将交流(AC)信号应用到换能器。顶部 电极与底部电极之间的交变静电力致动所述膜，以便将声能送达围绕cMUT的媒介中。在接 收期间，冲击声波导致膜振动，由此改变了两个电极之间的电容。对于实际的应用，cMUT阵列需要被封装在印刷电路板(PCB)或者带有所需电路 (电子引线，衬垫或其他电子组件)的基底上，以便与外部面接。通常，cMUT阵列从其制造 过程中的晶片(基底)上被切割出来并且连接到PCB上。然后用引线接合、倒装芯片接合 或者其他标准IC封装方法将cMUT阵列电子地与PCB上的引线、衬垫或电路相连接。在现 有的封装技术中，PCB或cMUT换能器的封装基底被分离制造，并且完成的封装基底(例如， PCB)和完成的cMUT通过粘合层诸如环氧树脂被连接到一起。半导体工业中，已开发出了许多技术以在设备芯片与PCB之间产生互连。两个典 型的方法是引线接合和倒装芯片接合。使用标准的半导体封装方法，常规cMUT封装方法首 先制成PCB或者带有所需设计的封装基底，然后将所有组件(例如，cMUT换能器、IC芯片、电感器、开关)装配到PCB板上，并且最终使用引线接合、焊接或倒装芯片接合的方法在组 件之间产生连接。电连接的完成要么是通过每次单条引线连接，要么是通过每次一个芯片 /组件，并因此对于带有大量组件的系统和带有大量元件的阵列而言这种连接方式是费时 的。此外，使用薄膜介电材料涂层的设备绝缘是很难用这些常规封装方法实现的。并且，倒 装芯片接合和引线接合这两者都需要很大的覆盖区，其占用了大片的面积。所以，需要更好 的封装和连接方法。发明概述所公开的是用于封装cMUT阵列的方法，其允许将多个cMUT阵列与可选择的系统 组件封装在被引入到该cMUT阵列的一面上的相同基底上。该基底是介电层，其上的开口被 图案化用于沉淀导电层，以将cMUT阵列连接到与外部设备面接的I/O衬垫上。为了批量生 产，多个cMUT阵列能够通过更大的支撑结构被固定在适当位置。该支撑结构能够由廉价材 料以任何尺寸制成。根据本公开一个方面，所述方法首先提供cMUT阵列，在该cMUT阵列的第一面上引 入第一介电封装基底层，并且在该第一介电封装基底层中形成第一图案。第一图案具有在 cMUT阵列之上的第一开口。之后，所述方法引入在第一封装基底层上图案化的第一导电层， 以便通过第一开口连接cMUT阵列。第一导电层具有在I/O衬垫与cMUT阵列上的第一开口 之间的第一连接线。多个cMUT阵列能够在相同批量中布置，并且使用相同方法同时处理。cMUT阵列 的第一面可以是在其上制造了 cMUT阵列的cMUT制造基底上面的顶面，或者可以是cMUT制 造基底的底面。在为底面的情况下，所述第一开口可以连接到cMUT阵列的贯穿晶片互连构 件。典型地，每个cMUT阵列包括多个cMUT元件。能够产生连接以连接cMUT阵列中的每个 元件。在一个实施方式中，第一介电封装基底层是柔性的，这使所述封装方法特别适用 于那些可能需要将cMUT设备折叠或包围在设备支撑物周围的应用。在一个实施方式中，所述方法提供具有cMUT阵列固定器的封装支撑结构，并且将 cMUT阵列连接到cMUT阵列固定器用于进一步封装。cMUT阵列固定器可以用各种方式实现， 诸如在封装支撑结构中形成的凹槽，或者适合于将cMUT阵列紧固在其上的表面区域。凹槽 可以具有保持构件，用于当cMUT阵列被放入凹槽时对其进行保持。两个或多个介电封装基底层和导电层可以被用于最复杂的封装。可以提供辅助系 统组件并将其与cMUT阵列一起封装。所述辅助系统组件可以包含各种电子设备。本公开的另一个方面是一种用于制造特别适合于使用所公开的封装方法来进行 封装的薄cMUT阵列的方法。该方法提供cMUT制造基底，并且从cMUT制造基底的顶面形成 开口图案以限定cMUT阵列的边界。沟槽仅达到cMUT制造基底的部分深度。然后，所述方法 在cMUT制造基底的顶面上形成cMUT阵列，并且从底面除去cMUT制造基底中的底部部分， 使得cMUT制造基底的剩余部分形成用于第一 cMUT阵列的分离底部电极。所述开口图案还 可以限定cMUT阵列中单独cMUT元件的边界以形成用于每个cMUT元件的分离底部电极。该 方法还可以用于从剩下的cMUT分离基底中完全地分离单独cMUT阵列。cMUT制造基底的底 部部分可以用各种方式除去，诸如从底面使cMUT制造基底变薄以达到沟槽的最深端，或者 使用SOI晶片并除去SOI晶片的处理层。
本概述被提供以简化的形式介绍选择的概念，这些概念将在下面的详述中进一步 描述。本概述无意于标识所要求主题的关键特性或本质特性，也无意于被用作确定所要求 主题的范围的辅助工具。附图简述本详述关于附图进行描述。在这些图中，参考编号中最左边的数字标识该参考标 号最先出现的那张图。在不同的图中使用了相同的编号指明相类似或相同的项目。

图1示出第一示例性换能器的横截面视图，所述第一示例性换能器是使用所公开 的封装方法来封装的。图2示出第二示例性换能器的横截面视图，所述第二示例性换能器是使用所公开 的封装方法来封装的。图3示出多个1维cMUT换能器的顶视图，所述多个1维cMUT换能器在批量制造 过程中被封装到封装基底上。图4示出多个2维cMUT换能器的顶视图，所述多个2维cMUT换能器在批量制造 过程中被封装到封装基底上。图5示出第三示例性换能器的横截面视图，所述第三示例性换能器是使用所公开 的封装方法来封装的，并带有多个介电层和多个导电层。图6示出两个示例性类型的传输线的横截面视图，所述传输线是由两个导电层和 两个介电层形成的。图7示出电感器结构的横截面视图，所述电感器结构是由两个导电层和两个介电 层形成的。图8示出多个1维cMUT换能器和额外电子设备的顶视图，所述多个1维cMUT换 能器和额外电子设备在批量制造过程中被封装到封装基底上。图9示出第四示例性换能器的横截面视图，所述第四示例性换能器是使用所公开 的封装方法来封装的。图10示出第五示例性换能器的横截面视图，所述第五示例性换能器是使用所公 开的封装方法来封装的。图11示出多个1维cMUT换能器和辅助系统组件的顶视图，所述多个1维cMUT换 能器和辅助系统组件在批量制造过程中被封装到封装基底上。图12示出第一示例性封装过程，其直接在换能器制造基底上形成封装基底。图13示出第二示例性封装过程，其使用封装支撑结构封装换能器。图14示出第三示例性封装过程，其使用封装支撑结构封装换能器。图15示出第四示例性封装过程，其使用封装支撑结构封装换能器。图16示出第五示例性封装过程，其使用封装支撑结构封装换能器。图17示出第六示例性封装过程，其使用封装支撑结构封装换能器。图18示出第七示例性封装过程，其直接在制造基底上封装换能器和辅助系统组 件。图19示出第八示例性封装过程，其使用封装支撑结构封装换能器和辅助系统组 件。图20示出第一示例性保持构件，其用于固定cMUT和系统组件。
图21示出第二示例性保持构件，其用于固定cMUT和系统组件。图22A和22B示出示例性的被封装换能器系统。图23示出用于制作带有薄基底的cMUT的第一示例性制造过程，所述cMUT用于使 用了所公开的封装方法的封装。图24示出使cMUT阵列的制造基底变薄的第一可供选择的方法。图25示出使cMUT阵列的制造基底变薄的第二可供选择的方法。图26示出用于制作带有薄基底的cMUT的第二示例性制造过程，所述cMUT用于使 用了所公开的封装方法的封装。详述所公开的是用于静电换能器阵列特别是用于cMUT阵列的封装和互连的新方法。 本公开方法特别适用于在批量制造过程中同时封装多个换能器。换能器可以与额外电路一 起封装。在本描述中，介电材料是不导电物质，即绝缘体。适用于本公开的介电材料的例 子包括但不限于聚二甲基硅氧烷、聚对二甲苯、氮化膜、氧化膜、RistoruKapton、光致抗蚀 剂、其他聚合物、以及聚酰亚胺。被用来制造使用了 MEMS或者半导体制造过程的换能器(例如，cMUT阵列)的基 底被称为制造基底。该制造基底通常为硅晶片或者玻璃晶片。被用来封装或者装配换能器的基底被称为封装基底，所述换能器带有所需金属图 案或其他电子组件。除了封装基底之外还被使用的一种结构被称为支撑结构，其在封装期间将分离的 换能器和其他电子组件固定在适当位置上。在本描述中，常选择示例性1维换能器阵列来演示不同的封装方法。然而，要了解 的是相同方法能够被用于2维阵列、1. 5维阵列、环形阵列或者任何其他类型的阵列。图1示出第一示例性换能器的横截面视图，所述第一示例性换能器是使用所公开 的封装方法来封装的。在图中仅显示一个被封装的换能器101，但封装部件能够具有多个换 能器101，如图3-4所示，这些换能器在同一批量过程中被封装到相同的封装基底130上。 图1被用来示出所述封装过程，该封装过程用来生产被封装的换能器101。首先在制造基 底120的正面(或顶面)制造cMUT阵列110。然后介电材料层(130)被引入到换能器阵 列110上以形成封装基底130。任何适当的方法可以被用来形成或引入封装基底130。示 例性方法包括旋涂、沉淀、接合以及层压。开口 160形成在cMUT阵列110上方的封装基底 130上以提供到导电部分，诸如cMUT阵列110的电极上的导电接入。开口 160可以是封装 基底130上形成的全部图案中的一部分。导电层140在封装基底层130上图案化以提供互连中的至少一部分，该互连用于 通过开口 160将cMUT阵列110连接到外部。导电层140能够是金属或多晶硅层，其使用适 当的方法诸如沉淀、溅射、电镀以及电铸被形成在介电层130上。导电层140形成电连接 以通过开口 160连接到cMUT阵列110。在所示出的实施方式中，导电层140还形成I/O衬 垫140a。该导电层140形成I/O衬垫140a与开口 160之间的连接线(140)以建立在cMUT 110与外部间的互连中的至少一部分。如将要显示的，额外的连接或组件可以被置入连接线 (140)。I/O衬垫140a能够使用带有所需图案的导电层140来简单地形成。如下面将要显示的，如果使用多个导电层，则第一导电层可以不需要形成I/O衬垫，而仅需要连接到形成 了 I/O衬垫的随后的导电层。
封装基底130能够是柔性的、刚性的、或者柔性_刚性的。封装基底130能够由带 有所需金属图案的玻璃或其他介电材料制成。图2示出第二示例性换能器的横截面视图，所述第二示例性换能器是使用所公开 的封装方法来封装的。在图中仅显示一个被封装的换能器201，但封装部件能够具有多个换 能器201，如图3-4所示，这些换能器在同一批量过程中被封装到相同的封装基底130上。 代替如图1中所示的在制造基底120的换能器面(正面)上形成封装基底130，在图2中， 封装基底230在制造基底220的非换能器面(背面)上形成。因此，形成贯穿晶片互连零 件210a，以便从制造基底220的背面接入换能器210。介电材料层(230)在换能器制造基 底220的背面形成为封装基底230。导电层240则在介电层230上形成。开口 260在介电 层230上形成，使得导电层240能够与贯穿晶片互连零件210a连接以形成电连接。I/O衬 垫240a能够使用带有所需图案的导电层240简单地形成。I/O衬垫(140a、240a)能够使用任何可用技术由带有所需图案的导电层组成，并 且涉及实施方式的相类似的I/O衬垫可以从描述中省略。此外，除了一些特殊情况之外，所 述方法可使用在制造基底的正面形成封装基底(130、230)的例子来描述。然而要了解的 是，能够使用在制造基底的正面上演示的方法，在带有贯穿晶片互连零件的制造基底的背 面上形成封装基底(130、230)。在现有cMUT封装技术中，电连接使用引线接合、直接焊接或不同的倒装芯片接合 方法来完成。引线接合和焊接一次完成一个电连接，并且倒装芯片接合通常一次完成一个 换能器、一个芯片或者一个组件。相比之下，本公开技术直接在被封装的换能器(例如， cMUT换能器)上制造或者引入封装基底(130、230)。一旦适当的封装替代物(130、230)被 制造或者引入，则对于多个换能器(或换能器阵列)和封装基底(130、230)的电连接或互 连可以通过半导体制造过程或PCB制造过程完成。所以，本公开封装技术不需要一次封装 一个换能器或换能器阵列。另外，其不必要求常规的装配/封装方法(诸如引线接合、焊接 或任何种类的倒装芯片方法)以完成在换能器与封装基底之间的电连接。完成的封装基底(130、230)还能够包括与外部如PCB板进行面接的所需电路。封 装基底上的电路可以简单至仅具有与换能器连接的所需金属图案或衬垫，而没有任何其他 电子组件(例如，简单的扇出板)。该电路还可以具有与换能器和其他电子组件诸(如IC 芯片)连接的所需金属图案或衬垫。在一个实施方式中，其他电子组件诸如IC芯片还可以与换能器封装到一起以建 立换能器系统。在这种情况下，将封装基底(130、230)直接制造或引入到换能器和其他电 子组件，使得换能器或换能器阵列、电子组件与封装基底之间的所有电连接可以通过半导 体制造过程或者PCB制造过程完成，而不必要求常规的装配/封装方法。更加重要地，多个换能器、多个其他电子组件和多个I/O衬垫能够使用所公开的 方法，在一个批量过程中被封装到多个换能器系统(例如，cMUT系统)内。在多个换能器 系统(cMUT系统)中的换能器、其他电子组件以及I/O衬垫之间的连接和互连能够在一个 制造过程中完成。并且，所公开封装方法的覆盖区是通过光刻过程限定的，其能够远小于其他IC封装方法诸如引线接合、焊接和倒装芯片接合的覆盖区。并且，因为没有接合引线或焊球的最 小衬垫尺寸限制，所以连接之间的管脚间距能够设计得更小。因此，此处公开的封装方法有 可能产生更高密度的互连。如将要进一步显示的，带有多个介电层和导电层(诸如金属层)的封装基底能够 直接制造在换能器和/或其他电子组件上。这不仅增加了互连的密度和灵活性，而且还增 加了封装基底的功能。例如，一些电子组件或设备(例如，电容、电感、变压器、开关、以及压 力传感器)能够在封装基底制造过程中被直接制造或整合，而不是使用外部组件来提供。所公开的技术还可以使被封装设备的钝化或绝缘更加容易，这是因为在封装中没 有悬空引线和高的焊球，而且能够容易地添加绝缘层。并且，在所公开的封装方法中，如果选择硅晶片或玻璃晶片作为支撑结构，则可以 将额外的半导体处理步骤整合到封装过程中，以在封装程序期间或在封装程序之后进一步 限定cMUT换能器的结构。如果cMUT换能器被封装到常规PCB或IC封装上的话，则这种额 外的半导体处理或许是没有可能的。通过使用一种支撑结构，所公开的技术还使得有可能在相同批量过程运行中同时 将多个换能器或多个换能器阵列封装到相同基底上。所述支撑结构能够由换能器制造基底 提供，或者由分离的结构或基底提供。这种优势能够显著降低每个被封装换能器的价格。出于简化的目的，图1和图2仅显示了一个换能器或换能器阵列110或210。然 而，如下面将要显示的，能够使用所述方法封装任何数量的换能器或换能器阵列。在图1和 2中显示出的方法最显著优势中的一个是，使用相同批量封装制造过程生产能够同时完成 许多换能器阵列的封装。这能够显著降低换能器封装的成本。图3显示多个1维cMUT换能器的顶视图，所述多个1维cMUT换能器使用图1或 2中显示的方法在批量制造过程中被封装到封装基底上。在图3中，封装部件300显示总 共六个被封装cMUT换能器(或换能器阵列)310，但是任何数量的换能器310，可能远多于 六个，能够在相同的封装部件300中被封装到一起。每个被封装cMUT换能器301包括具有 多个cMUT元件310-1的一维(1维)阵列310、至少一个绝缘层330 (其用作封装基底)，以 及至少一个金属层340。每个1维cMUT阵列310都被封装到封装基底330上，其相类似于 图1-2中所示的封装基底(130、230)。介电层330中的开口、用于多个换能器封装的导电层 340的图案、以及多个被封装cMUT换能器阵列301中的连接或互连能够在相同的光刻步骤 和蚀刻步骤中完成。导电层340提供了连接线(340)和I/O衬垫340a这两者。在所示出 的实施方式中，在每个被封装换能器阵列310中的换能器元件310-1被单独地访问，这是通 过它们中的每一个都具有分离的连接线(340)和I/O衬垫340a实现的。图4显示多个2维cMUT换能器的顶视图，所述多个2维cMUT换能器使用图1或2 中显示的方法在批量制造过程中被封装到封装基底上。在图4中，被封装的cMUT封装部件 400显示总共四个被封装cMUT换能器(或换能器阵列)401，但是任何数量的换能器410，可 能远多于四个，能够被封装在一起。每个被封装的cMUT换能器401包括具有多个cMUT元 件410-1的二维(2维)阵列410、至少一个绝缘层430 (其用作封装基底)，以及至少一个 金属层440。封装基底430类似于如图1-2中所示的封装基底130或230。介电层430中 的开口、用于多个换能器封装的导电层440的图案、以及多个被封装cMUT换能器阵列401 中的连接或互连能够在相同的光刻步骤和蚀刻步骤中完成。在所示出的实施方式中，在每个被封装换能器阵列410中的换能器元件410-1单独地访问，这是通过其具有分离的连接 线(440)和I/O衬垫440a实现的。图5示出第三示例性换能器的横截面视图，所述第三示例性换能器是使用所公开 的封装方法来封装的，并且带有多个介电层和多个导电层。在图5中，多个介电材料和金属 材料的层被用来形成这个实施方式中的封装基底。在引入了第一封装基底层530、制造基底520上所制造的cMUT阵列510上面的开 口 560、以及带有所需图案的第一导电层540之后，第二封装基底层531被引入到第一封装 基底层530和第一导电层540上。包括开口 561的其他图案在cMUT阵列510上的第二介电 封装基底层531中形成。第二导电层541在第二封装基底层531上图案化以通过开口 561 连接到cMUT阵列510。第一导电层540可具有第一 I/O衬垫，并且第二导电层541可具有 第二 I/O衬垫。出于简化目的，未显示这些I/O衬垫。第二 I/O衬垫可连接到第一 I/O衬 垫用作单个连接图案，或者被彼此分离用作分离的连接衬垫。第二导电层541形成了在第 二 I/O衬垫与cMUT阵列510上的第二开口 561之间的连接线，类似于第一导电层540形成 了第一 I/O衬垫与第一开口 560之间的连接线。开口 562建立第一导电层540与第二导电 层541之间的连接。钝化层或隔离层590能够可选择地添加到封装基底上以完成换能器封 装 501。额外的功能或设备545 (例如，传输线、电容器、电感器、压力传感器、以及开关)能 够使用多个导电层(诸如金属层)和介电层来形成。举例说明如下。图6是两个示例性类型的传输线的横截面视图，所述传输线是由两个导电层640 和641以及两个介电层630和631形成的。导电层641形成信号线，并且导电层640或者 两个导电层640与641的组合形成地线。图7是电感器结构的横截面视图，所述电感器结构由两个导电层740和741以及 两个介电层730和731形成。可选择的磁芯780在金属线圈内形成以增强电感。其他额外的电子设备诸如电容器能够通过多个导电层和介电层容易地形成。这些 设备可以用来提供各种功能。例如，电容结构还能够用来形成压力传感器或开关。图8显示多个1维cMUT换能器和额外电子设备的顶视图，所述多个1维cMUT换 能器和额外电子设备使用图5-7中所示方法在批量制造过程中被封装到封装基底上。cMUT 封装部件800包括多个被封装cMUT换能器801。每个被封装cMUT换能器801包括带有多 个cMUT元件810-1的一个1维cMUT阵列810、至少一个额外电子设备(或功能)845、绝缘 层830/831以及导电层840/841。被封装cMUT 801与额外的电子设备和功能845封装，其 在批量制造过程中被制造在封装基底830/831上。介电层830/831中的开口、多个被封装 cMUT换能器801中的导电层840/841的图案、以及多个换能器810中的连接和互连，全部都 能够用相同的光刻步骤和蚀刻步骤完成。本封装技术还能够用来将换能器和辅助系统组件，诸如被分离制成的IC芯片，封 装到多个被封装cMUT系统内。如下面所示出的，能够使用相同的批量封装制造过程，将多 个cMUT系统中的换能器和辅助系统组件封装到相同的封装基底上以形成带有更多功能和 增强性能的系统。图9示出第四示例性换能器的横截面视图，所述第四示例性换能器是使用所公开 的封装方法来封装的。除此处提供了辅助系统组件970以及被放置邻近换能器(cMUT阵
12列)910之外，被封装换能器系统901类似于图1中的换能器封装101。介电层930在cMUT 阵列910和辅助系统组件(例如，IC芯片)970上形成为封装基底930。导电层940在介电 层930上形成并图案化。开口 960、961和962在介电层930上形成，使得导电层940能接触 换能器910和辅助系统组件970以形成电连接。导电层940在介电层930上图案化以形成 I/O衬垫940a以及两条连接线940b与940c。两条连接线940b和940c通常位于cMUT阵 列910与I/O衬垫之间，以直接地或经由任何中间系统组件(例如970)连接这两个组件。 在所示出的实现中，第一连接线940b将cMUT阵列910上面的第一开口 960连接到辅助系 统组件970上面的第二开口 961，同时第二连接线940b将I/O衬垫940a连接到辅助系统组 件970上面的第三开口 962。图10示出第五示例性换能器的横截面视图，所述第五示例性换能器是使用所公 开的封装方法来封装的，并带有多层导电和绝缘材料。除此处提供了辅助系统组件970以 及被放置邻近换能器(cMUT阵列)910之外，被封装换能器系统1001类似于图5中的被封 装换能器501。图10显示了作为封装基底在cMUT换能器1010上形成的多个介电层1030 和1031，和辅助系统组件1070。与介电层1030和1031相夹的多个导电层1040和1041被 形成并图案化。多个开口诸如1060、1061和1062在介电层1030和1031中形成，使得导电 层1040和1041能够接触换能器1010和电子组件1070，或者相互接触以形成所需电连接。 多个介电层1030和1031以及多个导电层1040和1041还能够在封装期间形成其他额外的 功能或电子组件。此外，钝化层或绝缘层1090能够被可选择地添加到封装基底上。图11显示多个1维cMUT换能器和辅助系统组件的顶视图，所述多个1维cMUT换 能器和辅助系统组件使用图9或10中所示的方法在批量制造过程中被封装到封装基底上。 除辅助系统组件1170与换能器1110封装到一起之外，换能器封装部件1100类似于图3中 的换能器封装部件300。图11显示的是，在制造基底1120上制造的多个换能器1110 (阵 列)和多个辅助系统组件1170被封装到封装基底1130/1131上，形成多个被封装cMUT系 统1101。在每个被封装cMUT系统1101中，如所示出的，换能器阵列1110与两个辅助系统 组件1170封装在一起，但是能够使用任意组合。在所示出的实施方式中，每个换能器阵列 1110具有包括多个换能器元件1110-1的1维阵列。带有多个被封装CMUT系统1101的整 个换能器部件1100的封装能够在相同批量过程生产中完成。例如，介电层1130/1131中的 开口、多个被封装cMUT系统1101中的导电层1140/1141的图案能够通过相同的光刻步骤 和蚀刻步骤完成。图5-8和图10-11中，仅使用了两层导电层和绝缘层来示出使用了封装基底的多 层封装过程。然而，导电层和绝缘层中的更多层能够在所公开的封装方法中使用。在所有实施方式中，声窗(acoustic windows)可以通过除去封装基底材料而在 cMUT换能器的作用区域上可选择地打开。这种方法的一个优势是，带有换能器和其他电子组件(例如，IC芯片)的多个换 能器系统能够同时在单个批量制造过程生产中被封装。这显著地降低了封装复杂换能器系 统的成本。此外，系统中的所有组件(例如，换能器、电子组件和IC芯片)能够被紧密地整 合在一起以节省空间。封装过程在下面使用多个例子描述了封装换能器的过程。除非另有说明，所示出的封装结构全部为横截面视图。在这份描述里，在其中描述的过程顺序无意于被解释为限制性的，并 且可以用任意顺序来组合任何数量的被描述过程块以实现所述方法，或可供选择的方法。图12示出第一示例性封装过程，其直接在换能器制造基底上形成封装基底。在步骤一(图12. 1)，带有所需零件的cMUT或cMUT阵列1210被制造在基底(例 如，硅、玻璃)1220上。cMUT 1210可以是任何适当的cMUT或cMUT阵列，其带有多个使用适 当方法生产的cMUT元件。这种制造过程先于封装完成。在步骤二(图12. 2)，材料层1230被放置在具有cMUT 1210的基底1220的顶部。 层1230优选地是介电材料(例如，聚二甲基硅氧烷、聚对二甲苯、氮化膜、氧化膜、聚酰亚 胺、RistoruKapton、光致抗蚀剂、以及其他聚合物)。所述介电材料能够被沉淀、涂覆、层压 或者接合在基底1220上。开口 1260可以在材料层1230上形成以接入cMUT 1210的电极。在步骤三(图12.3)，导电层1240(例如，铝、金、铜或多晶硅)被形成并图案化以 电连接cMUT或cMUT阵列1210。导电层1240也能够图案化以形成用于其它功能或组件的 I/O衬垫或电极。导电层1240能够以各种方法形成诸如沉淀、溅射或电镀。可选择地，如果 需要得到多层封装基底(诸如图5中所示)，则能够重复步骤二(图12. 2)和步骤三(图
12.3)。下一步骤就是一个例子。在步骤四(图12. 4)，第二介电层1231形成并图案化。开口 1261能够被形成用于 导电层与换能器之间互连，或者用于不同导电层之间的互连。在步骤五(图12. 5)，第二导电层1241形成并图案化。类似于上面的步骤四(图
12.4)和步骤五(图12.5)，如果需要得到多层封装基底，则能可选择地多次重复步骤二 (图12. 2)和步骤三(图12. 3)。在步骤六(图12. 6)，钝化层或隔离层1290被可选择地添加到封装基底的顶部。 优选地，钝化层或隔离层1290为介电材料诸如聚二甲基硅氧烷、聚对二甲苯、氮化膜、氧化 膜、Riston, Kapton、光致抗蚀剂、其他聚合物、以及聚酰亚胺。在步骤七(图12. 7)，窗1295被可选择地打开以改进换能器性能。例如，可以为了 更好的声波传输和接收，将cMUT 1210作用区域的正面上的材料除去。还可以同时形成沟 槽1296，用于在下一个步骤中容易分离被封装换能器。在最后一个步骤(图12. 8)，如果需要的话，能够可选择地将换能器基底1220图案 化为所需形状。随后，cMUT换能器1201A和1201B的封装完成。在上面示出的封装过程中，封装基底被引入并制造在换能器的制造基底上。然而， 换能器可以用任何方式制造，分离到要封装的换能器设备(诸如单独换能器阵列)中，并且 装配入另一个(第三)基底，诸如下面示出的分离支撑结构中。图13示出第二示例性封装过程，其使用封装支撑结构来封装换能器。在步骤一(图13. 1)，带有所需零件的cMUT或cMUT阵列1310被制造在制造基底 1320 上。在步骤二(图13. 2)，cMUT阵列1310从剩余的制造基底上分离开(例如，被蚀刻 或切割)。此时，每个cMUT阵列1310可以是分立件。在步骤三(图13. 3)，第三基底1380作为支撑结构使用，以接纳要封装的cMUT阵 列1310。封装支撑结构为每个cMUT阵列1310提供cMUT阵列固定器。cMUT阵列被连接到 cMUT阵列固定器且cMUT阵列的第一面朝上，之后，将第一介电封装基底层引入到cMUT阵列的第一面上。图13. 3示出示例性cMUT阵列固定器。在第三基底1380中打开具有所需尺 寸的凹槽1381，所述第三基底1380可作为用于封装的支撑结构来使用。在每个凹槽1381 中，可形成保持构件1382(例如，弹簧结构或闩锁结构)以帮助固定在下一个步骤中要被添 加的cMUT阵列。第三基底1380能够是硅基底/晶片、玻璃基底或金属基底、或者任何其他 适当的材料，以便为封装提供支撑。 要注意的是在一些实施方式中，第三基底1380可仅作为机械支撑物使用，并且不 要求提供其他功能诸如形成设备。在这些实施方式中，第三基底1380可以由非常廉价的材 料组成，以及由任何可控制尺寸的材料组成(且不限于在半导体处理中已知的晶片尺寸)。在步骤四(图13. 4)，将带有相应的制造基底1320的分离cMUT 1310放入凹槽 1381。如果需要的话，可添加材料(例如，聚二甲基硅氧烷、光致抗蚀剂、聚酰亚胺、以及蜡) 以粘合cMUT基底1320与基底1380。在步骤五(图13. 5)，将被用作封装基底的介电层1330放置到cMUT1310的顶部 上，所述cMUT 1310在制造基底1320和支撑基底1380中。开口 1360可以在材料层1330 上形成以接入cMUT 1310上的电极。这个步骤之后，随后的过程可与图12中从图12. 3至 图12. 7所示的过程相同。图13. 6显示在执行了从图12. 3至图12. 7的过程之后的制造结果。图13. 6中 的cMUT封装包括带有其制造基底1320的cMUT换能器1310、介电层1330和1331、导电层 1340和1341、支撑基底1380、绝缘/钝化层1390以及沟槽1396。在最后一个步骤(图13. 7)，如果需要的话，可除去支撑基底1380以获得被封装的 cMUT 1301A和1301B。被除去的支撑基底1380可以是能重复使用的。如上面所示的，封装支撑基底(1380)提供cMUT阵列固定器以固定cMUT阵列。 cMUT阵列固定器可以用各种方法提供。上面使用了在封装支撑结构中形成的凹槽的方法仅 为一个例子。下面关于图14-17描述了更多例子，图14-17显示了将换能器放置在被用作 封装支撑结构的第三基底上的不同方法。当换能器被牢固地放入第三基底之后，随后的过 程类似于图13所示的过程。图14示出第三示例性封装过程，其使用封装支撑结构来封装换能器。在这个实施 方式中，步骤一到步骤四(图14. 1至图14. 4)与图13中的步骤一到步骤四(图13. 1至图 13.4)相同。制造基底1420中的cMUT 1410被放入第三基底1480中的容器(凹槽)1481。 然而，在装配了换能器1410之后，换能器1410的顶部表面与第三基底1480的顶部表面不 在相同的高度上。在步骤五(图14. 5)，将第一介电层1430层压或者粘合到换能器表面上。在第一 介电层1430形成后，本过程与图13所示过程相同。在这个过程中，凹槽1481和换能器闩 锁结构1482是可选择的。图15示出第四示例性封装过程，其使用封装支撑结构来封装换能器。图15的过 程中开始的两个步骤(图15. 1和图15. 2)与图13的过程中开始的两个步骤(图13. 1和 图13. 2)相同。在制造基底1520上制造cMUT阵列1510，并且为了将cMUT阵列1510放置 到封装支撑结构中而将其从制造基底1520分离出来。在步骤三(图15. 3)，紧固构件1581在第三基底1580上被形成并图案化。代替使 用凹槽，使用紧固构件1581作为cMUT固定器。紧固构件1581可以是粘附结构、带有机械紧固器的结构、或者自装配衬垫。在步骤四(图15. 4)，cMUT阵列1510被放置并紧固在紧固构件1581上。在步骤五(图15. 5)，换能器表面上引入介电层1530。在该介电层1530上形成带 有开口 1560的图案。当介电层1530形成之后，随后的过程与图13所示的过程相同。图16示出第五示例性封装过程，其使用封装支撑结构封装换能器。在这个实施方 式中，cMUT阵列固定器是由补充支撑层形成的接纳凹槽，所述补充支撑层被放置在封装支 撑结构的基础支撑层的顶部表面上。图16的过程中开始的两个步骤(图16. 1和图16. 2)与图13的过程中开始的两 个步骤相同。在步骤三(图16. 3)，第三基底1680中打开具有所需尺寸和厚度的贯穿晶片孔或 者凹槽1681。在每个凹槽中，可以形成保持构件1682(例如，弹簧结构或闩锁结构)以帮助 固定在下一个步骤中被添加的cMUT。第三基底1680能够是硅基底/晶片、玻璃基底或者金
属基底。在步骤四(图16. 4)，将图案化的第三基底1680放置在带有平整表面的第四基底 1685上。可选择地，图16. 4中的结构在SOI晶片上形成，且凹槽1681被蚀刻到SOI晶片的 绝缘层为止。该绝缘层则形成了平整的表面。在步骤五(图16. 5)，将带有其制造基底1620的cMUT 1610放入凹槽1681。在示 出的例子中，cMUT 1610被正面向下安装到凹槽1681。如果需要的话，可添加粘合材料(例 如，聚二甲基硅氧烷、光致抗蚀剂、聚酰亚胺、树脂、以及蜡)以粘合cMUT制造基底1620与 第三基底1680。和第三基底1680的厚度相比，换能器制造基底1620的厚度可以较厚、较薄 或者与之相等。在步骤六(图16. 6)，如果经过步骤五之后所得到的结构的表面不平整的话，则可 以对其进行研磨或抛光。在步骤七(图16. 7)，除去第四基底1685以暴露cMUT阵列1610的正面，以便能 够在换能器正表面上完成进一步处理。图16. 7中，翻转包含了 cMUT阵列1610的第三基底 1680，以使cMUT阵列正面朝上。在步骤八(图16. 8)，将介电层1630放置到带有cMUT 1610的基底1620的顶部 上。可在材料层1630上形成开口 1660以接入cMUT 1610上的电极。在第一介电层1630 形成之后，随后的过程与图13中所示的过程相同。图17示出第六示例性封装过程，其使用封装支撑结构来封装换能器。在这个实施 方式中，在换能器的制造基底1720的背面上制造封装基底1730。在步骤一(图17. 1)，在cMUT制造基底1720上制造带有所需零件的cMUT或cMUT 阵列1710。将贯穿晶片互连零件1710a添加到换能器1710中以提供从背面接入到换能器 1710的连接。图17. 1中，所示cMUT阵列1710朝上。在步骤二(图17. 2)，制造基底1720被图案化或切割以从剩余的制造基底1720上 分离被制造的cMUT阵列1710。在步骤三(图17. 3)，第三基底1780中打开带有所需尺寸的凹槽1781。在每个 凹槽中，可形成保持构件1782以帮助固定在下一个步骤中被添加的cMUT 1710。第三基底 1780能够是硅基底/晶片、玻璃基底或金属基底。
在步骤四(图17. 4)，带有cMUT制造基底1720的cMUT 1710被面朝下放入凹槽 1781。如果需要的话，可添加粘合剂材料或者填充材料以粘合cMUT基底1720与第三基底 1780，并且还可以填充基底1720与1780之间的缝隙。在步骤五(图17. 5)，如果经过步骤四的处理之后，(面朝上的)CMUT1710的底部 平面与第三基底1780的顶部不齐平，则可对其进行研磨和抛光使cMUT 1710变薄，并与第 三基底1780的顶部平面齐平。而且，包括了 cMUT 1710的底部平面以及第三基底1780的 顶部平面的整个平面能够被研磨和抛光得更薄以实现平整的表面。这为在下一步骤中添加 封装基底(介电层1730)给出了更多的过程灵活性。图17.5中，所示cMUT 1710具有朝上 的底部平面。在步骤六(图17. 6)，将第一介电层1730放置到带有cMUT 1710的基底1720上。 开口 1760可以在介电层1730上形成以接入cMUT 1710上的贯穿晶片互连零件1710a。在 第一介电层1730 (步骤六，图17. 6)形成之后，该过程与图13所示的过程相同。图18示出第七示例性封装过程，其将换能器和辅助系统组件直接封装在制造 基底上以形成被封装的cMUT系统。在这个实施方式中，将换能器1810和辅助系统组件 1870 (例如，换能器系统的IC芯片或任何其他电子组件)封装在封装基底上。也可以在封 装期间形成额外的电路。CMUT1810与系统组件1870之间的所有电连接可以在封装基底制 造期间完成。在步骤一(图18. 1)，在制造基底1871上制造系统组件1870，并随后将其从该制 造基底1871上剪切出来(切割或蚀刻)。在步骤二(图18. 2)，cMUT或cMUT阵列1810可在其制造基底1820上制造。换能 器制造基底1820中打开带有所需尺寸的凹槽1821。在每个凹槽中，可形成保持构件1822 以帮助固定在下一个步骤中被添加的系统组件1870。在步骤三(图18. 3)，系统组件1870被放入凹槽1821。如果需要的话，可添加粘 合材料以粘合组件1870与基底1820。在步骤四(图18. 4)，将介电层1830作为封装基底层放置在cMUT 1810和系统组 件1870的顶部上。开口 1860可在介电层1830上形成以接入cMUT 1810和系统组件1870 上的电极。在步骤五(图18. 5)，导电层1840(例如，铝、金、铜或多晶硅)被形成并图案化以 电连接cMUT或cMUT阵列1810与系统组件1870。还能够将导电层图案化以形成用于其它 功能或组件的I/O衬垫或电极。可选择地，如果像下面所示的其他情况一样需要多层封装 基底，则可重复步骤四和步骤五。在步骤六(图18. 6)，另一个介电层1831能够可选择地被形成并图案化。开口 1861能够被形成用于在导电层与换能器之间、导电层与系统组件之间或者不同导电层之间 的互连。在步骤七(图18. 7)，另一个导电层1841能够可选择地被形成并图案化。类似于 步骤六和七，如果需要多层封装基底则能可选择地多次重复步骤四和五。在步骤八(图18.8)，钝化层或隔离层1890可以添加到封装基底的顶部上。窗 1895被可选择地打开以改进换能器性能。例如，可以为了更好的声波传输和接收，将cMUT 1810作用区域的前面的材料除去。当蚀刻窗1895时，能够在被封装cMUT系统1801之间打开额外的沟槽，以便之后能够容易地分离单个被封装系统1801。在最后一个步骤(图18. 9)，如果需要的话，能够可选择地将换能器基底1820图案 化为所需形状以获得被封装的cMUT系统1801。虽然在图18中仅显示了一个cMUT系统，但 是使用相同方法能够在封装基底上完成多个cMUT系统1801的封装。图19示出第八示例性封装过程，其使用封装支撑结构将换能器和辅助系统组件 封装在被封装cMUT系统中。与图18中的封装过程一样，换能器1810和辅助系统组件1870 这两者被封装在封装基底上。而不同于图18中的方法的是，图19所示的封装制造方法是 在用作封装支撑结构的第三基底1980上，而不是在换能器制造基底1920上完成的。在步骤一(图19. 1)，cMUT或cMUT阵列1910从其制造基底1920分离，并且系统 组件1970从其制造基底1971分离。这种分离可使用任何适当的方法诸如切割或蚀刻来完 成。在步骤二(图19. 2)，第三基底1980中打开带有所需尺寸的凹槽1981。在每个凹 槽1981中，可形成保持构件1982以帮助固定在下一个步骤中添加的芯片。在步骤三(图19. 3) JfcMUT 1910和系统组件1970放入凹槽1981中。如果需要 的话，可添加粘合材料将cMUT 1910和组件1970粘合到基底1980。在步骤四(图19. 4)，将介电层1930放置到cMUT 1910和系统组件1970的顶部 上。开口 1960可以在材料层1930上形成以接入cMUT 1910和系统组件1970上的电极。在 步骤四之后，该处理步骤与图18中的处理步骤五到八(图18. 5至图18. 8)相同。图19. 5 中所示为在这些步骤之后完成的系统。在最后一个步骤(图19. 6)，第三基底1980被可选择地除去。被除去的第三基底 1980可以是能重复使用的。完成封装以获得被封装的cMUT系统1901。多个换能器系统1801/1901能够使用图12至图19中所示方法，在相同的过程生 产中同时批量制造以节省成本和时间。在图14-17中所示将cMUT放入第三基底(封装支 撑基底)中的方法能够用来在图18-19中引入封装基底之前，将cMUT 1810/1910与系统组 件1870/1970这两者放入封装支撑基底中。图20示出用于保持cMUT和系统组件的第一示例性保持构件。闩锁零件2082在基 底2080的凹槽2081中形成。该闩锁零件2082能够作为保持构件(例如，图19中的1982) 使用，用于将cMUT和系统组件固定在第三基底2080的凹槽2081中。闩锁零件2082可为 类似弹簧的结构，即可朝着凹槽2081的壁压缩。这些结构可以被分离地或一起使用。图21示出用于固定cMUT和系统组件的第二示例性保持构件。闩锁零件2182在 基底2180的凹槽2181中形成。该闩锁零件2182可以是被定位在凹槽2181壁上的结构。 这些结构可以被分离地或一起使用。使用所公开的封装方法，能够封装任何数量的换能器或换能器阵列，以及任何换 能器和辅助系统组件的组合。多个换能器系统能够在相同批量生产中被封装到一起，并在 封装之后被分离。依赖于系统设计，每个被封装换能器系统可具有换能器和辅助系统组件 的任意组合。图22A和22B示出示例性的被封装换能器系统。被封装换能器系统2201A具有换 能器2210和三个辅助系统组件2270，在封装基底2230上将它们封装到一起作为单个系统。 换能器2210可以是cMUT阵列。每个辅助系统组件2270可以具有电子设备诸如IC芯片。系统2201A可以在相同的批量生产中被分离地封装，或者与多个其他系统(相似或不相似) 封装到一起，并随后从其他系统分离。在一个实施方式中，封装基底2230是柔性的，并且如图22B中所示，换能器2210 和辅助系统组件2270能够被弯曲或折叠成被紧密封装的换能器系统2201B。这种实现对于 诸如血管内超声(IVUS)和心腔内超声心动图检查(ICE)以及使用2维cMUT阵列的3维成 像之类的应用是很重要的。如果在此处描述的封装过程中使用了柔性介电材料，则封装基 底2230能够是柔性的。并且，可由两层或多层不同材料组成的柔性封装基底能够被设计成建立所需内部 应力图(诸如双压电晶片结构)以控制完成设备的曲率，这通过为不同的层选择适当材料 实现。如果柔性基底是由两层或多层带有不同热膨胀特性的材料组成，则完成设备的曲率 也可以通过温度改变来控制。完成设备的曲率也能够使用形状记忆合金控制。本公开中所示过程能够使用半导体工艺、MEMS工艺以及PCB制造工艺来批量制 造。特别地，如果选择适当的第三基底作为封装基底，则封装制造过程能够在常规PCB或柔 性PCB制造设备中进行，这显著地减小了被封装换能器的成本。使用了上面所描述封装方法的例子在被交叉引用的国际(PCT)专利申请中公开，
其为与本申请在同一日期提交的、标题为“_”的第_号国际(per)专利
申请(律师文案号K01-0004PCT2)。要注意的是，虽然示出的方法使用了微机械超声换能器，尤其是电容式微机械超 声换能器(cMUT)，但此处所公开的封装方法能够应用到任何静电换能器，并且也能够用于 制造任何其他换能器或传感器。适用于封装的cMUT的制造此处公开的封装方法能够用来封装各种cMUT阵列。需要封装的cMUT或cMUT阵列 可使用任何适当的制造方法来制造。然而，当要使用此处公开的封装方法来封装cMUT时， 某些cMUT特别可能特别令人感兴趣。例如，要封装的cMUT阵列可能需要具有用于不同cMUT元件的分离的底部电极。 这些cMUT阵列可使用贯穿晶片互连方法制造，而所述贯穿晶片互连方法在于2006年5月 18 日提交的、标题为 “THROUGH WAFERINTERCONNECTION"的第 PCT/IB2006/051566 号国际 (PCT)申请；以及于 2006 年 6 月 19 日提交的、标题为“FLEXIBLEMICRO-ELECTRO-MECHANICA L TRANSDUCER”的第11/425，128号美国专利申请中被公开，此处通过引用其全部公开内容 而将这些专利申请并入。
上面公开的贯穿晶片互连方法的基本想法是从换能器正面(包含有换能器的一 面)将第一图案(例如，沟槽或开口)蚀刻到所需厚度、用填充材料可选择地填充所述第一 图案、并随后从背面蚀刻第二图案(例如，沟槽或开口)以达到所述第一图案的底部。此外，上面所描述被用来分离cMUT阵列中cMUT元件的底部电极的方法，还能够用 来从其基底分离cMUT阵列。然后，被分离的cMUT阵列能够使用图13-17和图19中所示的 方法来封装。在cMUT阵列的一些应用中，可能需要较薄的cMUT阵列厚度，以便能够将被封装 cMUT阵列或系统封装到一些应用所要求的非常小的空间中。在这种情况下，贯穿晶片互连 方法中的第二蚀刻能够简单地为将晶片变薄以达到第一被蚀刻图案底部的过程。
下面描述了制造带有薄基底的cMUT阵列的若干示例性制造过程。依赖于此处描 述的沟槽的图案，所描述的制造过程可以用于分离在相同cMUT阵列中单独cMUT元件的底 部电极；分离不同cMUT阵列的底部电极；从制造基底完全分离单独的cMUT阵列；或其任意 组合。在大多数应用中，多个限定了 cMUT阵列的cMUT元件被用来执行所需功能。通常 cMUT阵列中的每个元件被从其两个电极中的一个访问(即，连接到信号线)，并且另一电极 连接到通常由阵列中的多个cMUT元件或所有cMUT元件共享的公用电极。然而，还有可能 的是，cMUT元件的两个电极被分离地访问。cMUT电极能够从cMUT制造基底的正面或背面 接入。则需要贯穿晶片互连零件以从基底背面接入cMUT。图23显示了制造带有薄基底的被分离cMUT阵列的第一示例性制造过程，其用于 使用了此处所公开封装技术的封装。被封装的薄cMUT阵列能够用来形成诸如图22所示的 cMUT系统。柔性膜cMUT被用来演示图23中的方法。然而，其他cMUT设计，尤其是嵌入弹 簧的cMUT(EScMUT)，也能够使用图23中的相同方法制造或处理。为简单起见，在横截面视图中显示三个相邻的cMUT阵列2310、2310A和2310B。要 明白的是实际的制造过程可包含在相同基底上建立的任意数量的cMUT阵列。要注意的是， 每个cMUT阵列2310可以具有任何数量的cMUT元件，其能够以1维阵列或2维阵列布置。下面示出的过程用来分离单独的cMUT阵列2310、2310A和2310B的底部电极。 然而，相同的过程可以用来从剩余的制造基底完全分离单独的cMUT阵列2310、2310A和 2310B。被分离的cMUT阵列2310、2310A和2310B能够被随后装配入用作封装支撑结构的 第三基底。如果沟槽的图案被相应地限定，还可用相同过程来分离cMUT阵列23010、2310A 与2310B内的单独cMUT元件2310-1和2310-2的底部电极。例如，除限定了单独cMUT阵 列边界的沟槽(或开口图案)2375之外，还可添加更精细的沟槽2370来限定cMUT元件的 边界以制造用于cMUT元件的分离底部电极。如图23中所示，每个cMUT阵列(2310、2310A或2310B)具有柔性膜2311、顶部电 极2313、凹槽2316、膜固着点2314、绝缘层2318以及cMUT制造基底2320。基底2320能够 由导电材料组成以用作底部电极。图23中的左侧图显示了在相同基底2320上制造的多个 cMUT阵列2310、2310A和2310B。图23中的右侧图是从左图中cMUT阵列2310的一部分放 大而来的，其显示了在如左侧图一样的相同过程步骤中cMUT阵列2310的cMUT元件2310-1 和2310-2的详细结构。在步骤一(图23. 1)，从cMUT制造基底2320的顶面形成第一图案(例如，沟槽或 开口)2370、2375。该第一图案包括沟槽(或开口)2375和沟槽(或开口)2370，所述沟槽 2375可限定每个cMUT阵列2310、2310A或2310B的边界，所述沟槽2370则可限定cMUT阵 列2310中每个cMUT元件的边界。该沟槽的最深端仅达到cMUT制造基底2320的部分深度。 在cMUT制造期间，第一图案2370/2375的形成能够被统一到cMUT结构中。例如，第一图案 2370/2375可以在形成cMUT结构(包括柔性膜2311、顶部电极2313、膜固着点2314以及凹 槽2316)之前被形成。可供选择地，第一图案2370/2375能够在cMUT制造之后贯穿cMUT 2300的顶部表面来形成。在步骤二(图23. 2)，第一图案可用所需材料填充。该填充材料通常为绝缘材料诸 如聚对二甲苯、聚酰亚胺、聚合物、聚二甲基硅氧烷、氧化物、以及氮化物。
在步骤三(图23. 3)，晶片从基底2320的背面变薄至第一图案2370/2375的底部， 以便每个cMUT阵列中cMUT元件2310-1和2310-2的底部电极被相互电分离；并且进一步， 在基底2320上的cMUT阵列2310、23IOA和23IOB的底部电极在不同cMUT阵列之间被电分 离。此外，如果沟槽或开口 2750被适当地设计，则cMUT阵列2310、23IOA和23IOB能够被 分离，并且从基底2320上脱离。然后，被分离的cMUT阵列能够用于使用了此处公开的封装 方法(例如，图13-17和图19)的封装。如上面示出的，将cMUT制造基底2320的底部部分从cMUT 2300的底面除去，以便 使cMUT制造基底2320的剩余部分形成用于相邻的cMUT阵列2310、23IOA和23IOB的底部 电极，以及每个阵列中cMUT元件的底部电极(如果有可能限定了开口图案2370的话)。对 cMUT制造基底2320的底部部分的移除使处理能够达到图案2370/2375的底部。在上面示 出的实施方式中，这是通过直接使晶片(基底2320)变薄完成的。然而，相同的结果能够使 用如下面描述的各种其他方式完成。图24显示使cMUT阵列的制造基底变薄的第一可供选择的方法。除使用了不同 的制造基底外，cMUT 2400类似于图23的cMUT 2300。使用SOI晶片，而不是原始晶片，作 为用于cMUT 2400的cMUT制造基底。SOI晶片包括设备层2421、绝缘层2422和处理晶片 2423。蚀刻第一图案(例如，沟槽或开口)2470以达到SOI晶片的绝缘层2422。第一图案 2470限定单独换能器元件2410-1和2410-2的边界。第一图案还可包括类似于沟槽或开 口 2375的图案以限定在相同晶片上的单独换能器阵列的边界。在制造过程中，除去SOI晶 片的处理晶片2423和绝缘层2422以使cMUT 2400的基底变薄，并且分离相邻的cMUT阵列 2401和2402的底部电极。CMUT2400的厚度是通过SOI晶片的设备层2421明确限定的。图25显示使cMUT阵列的制造基底变薄的第二可供选择的方法。除使用了不同的 制造基底外，cMUT 2500类似于图23的cMUT 2300。在所需位置带有嵌入式凹槽2525的晶 片被用来代替图23中过程的原始晶片。在这个实施方式中，蚀刻第一图案2570以达到凹 槽2525。第一图案2570限定单独换能器元件2510-1和2510-2的边界。第一图案还可以 包括类似于沟槽或开口 2375的图案以限定在相同晶片上的单独换能器阵列的边界。在制 造过程中，将基底2520在凹槽2525以下的一部分除去以使cMUT2500的基底变薄，并且分 离相邻的cMUT阵列2501和2502的底部电极。cMUT 2500的厚度是通过基底2520在凹槽 2525上面的一部分明确限定的。在上面描述的过程中，cMUT结构被制造之后，第一图案2370/2375可以被形成贯 穿cMUT阵列2300的正面至所需深度。绝缘材料可选择地涂覆在cMUT 2300 (例如，在电极 2313上)的正面上。第一图案2370的沟槽或开口可以用绝缘材料填充。图26显示制造带有薄基底的cMUT的第二示例性制造过程，其用于使用了此处公 开的封装技术的封装。在步骤一(图26. 1)，SOI晶片的设备层2601上制造了 cMUT 2600。设备层2601 的厚度限定cMUT 2600的厚度。柔性膜cMUT设计被用来演示图26中的方法。cMUT 2600 具有多个cMUT阵列，它们每个都包括柔性膜2611、顶部电极2613、凹槽2616、以及膜固着 点2618，所述多个cMUT阵列在设备层2601上建立，设备层2601则是基底的一部分，并构成 CMUT2600的底部电极。在步骤二(图26. 2)，蚀刻图案2670 (例如，沟槽或开口)贯穿设备层2601以达
21到SOI晶片的绝缘层2602。第一图案2670限定单独换能器元件2610-1和2610-2的边界。 第一图案还可以包括类似于沟槽或开口 2375的图案以限定在相同晶片上的换能器阵列的 边界。因此，第一图案2670分离cMUT阵列中的cMUT元件2610-1和2610-2。可供选择地， 可在步骤一(图26. 1)的cMUT制造期间形成沟槽2670。在步骤三(图26. 3)，绝缘材料2672被可选择地填充入沟槽2670，并且还可以涂 覆到晶片上并图案化。在步骤四(图26. 4)，除去SOI晶片2600的处理晶片(未显示)和绝缘层2602以 形成 带有底部电极的cMUT元件2610-1和2610-2，它们被互相电分离。如图23中所描述 的，相同的过程可以用来形成被互相电分离的cMUT阵列2610。这个工序也可以用来将cMUT 阵列2610相互完全分离，以便可以从cMUT制造晶片上取下单独cMUT阵列2610。分离的 cMUT阵列2610可以被装配到封装基底上，用于之后的封装。在这些图中，仅显示了一个cMUT阵列2610的详细结构。基底2620中多个cMUT 阵列的配置类似于图23中的左侧图。上面已经用多个实施方式描述了换能器封装方法。要明白的是，此处所讨论的可 能益处与优势不被解释为对附加权利要求范围的限制和约束。虽然已经用具体到结构特性和/或方法学行动的语言对本主题进行了描述，但要 理解的是在附加权利要求中所限定的主题不必限于所描述的具体特性或行动。相反地，所 述具体特性和行动被公开作为实现所述权利要求的示例性形式。
权利要求
一种用于封装微机械超声换能器(cMUT)阵列的方法，所述方法包括提供cMUT阵列；在所述cMUT阵列的第一面上引入第一介电封装基底层；在所述第一介电封装基底层中形成第一图案，所述第一图案具有在所述cMUT阵列上的第一开口；以及引入在所述第一封装基底层上被图案化的第一导电层以至少提供互连的第一部分，所述互连用于将所述cMUT阵列通过所述第一开口连接到外部。
2.如权利要求1所述的方法，其中所述cMUT阵列具有多个cMUT元件，所述封装基底层 中的第一图案具有多个第一开口，所述第一开口每个在所述多个cMUT元件中相应的一个 上，并且由导电层提供的所述互连包括将每个cMUT元件连接到外部的多个互连。
3.如权利要求1所述的方法，其中所述cMUT阵列的第一面是其上制造了所述cMUT阵 列的cMUT制造基底的底面。
4.如权利要求3所述的方法，其中所述第一开口连接到所述cMUT阵列的贯穿晶片互连 构件。
5.如权利要求1所述的方法，其中所述cMUT阵列的第一面是其上制造了所述cMUT阵 列的cMUT制造基底的顶面。
6.如权利要求1所述的方法，其中提供cMUT阵列包括提供cMUT制造基底；从所述cMUT制造基底的顶面形成开口图案以限定所述cMUT阵列的边界，其中所述开 口图案仅达到所述cMUT制造基底的部分深度；在所述cMUT制造基底的顶面上形成所述cMUT阵列；以及从底面除去所述cMUT制造基底的底部部分，使得所述cMUT制造基底的剩余部分形成 用于所述第一 cMUT阵列的分离的底部电极。
7.如权利要求6所述的方法，其中所述cMUT阵列包括多个cMUT元件。
8.如权利要求7所述的方法，其中所述开口图案还限定所述多个cMUT元件中每一个的 边界，并且除去所述cMUT制造基底的底部部分形成多个分离底部电极，所述底部电极每个 用于所述多个cMUT元件中相应的一个。
9.如权利要求6所述的方法，其中除去所述cMUT制造基底的底部部分使得所述cMUT 阵列能够与所述cMUT制造基底的剩余部分完全分离。
10.如权利要求6所述的方法，其中除去所述cMUT制造基底的底部部分包括从所述底面使cMUT制造基底变薄以达到沟槽的最深端。
11.如权利要求6所述的方法，其中所述cMUT制造基底是SOI晶片，该SOI晶片包括设 备层、所述设备层下面的绝缘层，以及所述绝缘层下面的处理层，并且所述开口图案达到所 述绝缘层，并且其中除去所述cMUT制造基底的底部部分包括除去所述处理层。
12.如权利要求6所述的方法，其中所述cMUT制造基底包括设备层、所述设备层下面的 嵌入式凹槽、以及所述嵌入式凹槽下面的支撑层，并且所述开口图案达到所述嵌入式凹槽， 并且其中除去所述cMUT制造基底的底部部分包括除去所述支撑层。
13.如权利要求6所述的方法，还包括用介电填充材料至少部分地填充所述开口图案。
14.如权利要求6所述的方法，其中所述开口图案的形成先于所述cMUT阵列的形成发生。
15.如权利要求6所述的方法，其中所述开口图案的形成在所述cMUT阵列的形成之后 发生，并且形成所述开口图案还包括贯穿所述cMUT阵列的顶部层。
16.如权利要求1所述的方法，其中所述第一介电封装基底层是柔性的。
17.如权利要求1所述的方法，还包括提供具有cMUT阵列固定器的封装支撑结构；以及将所述cMUT阵列连接到所述cMUT阵列固定器。
18.如权利要求17所述的方法，其中所述cMUT阵列固定器包括在所述封装支撑结构中 形成的凹槽。
19.如权利要求18所述的方法，其中所述凹槽具有保持构件，用于当所述cMUT阵列被 放入所述凹槽时固定所述cMUT阵列。
20.如权利要求17所述的方法，其中所述cMUT阵列具有能够从所述cMUT阵列背面接 入的贯穿晶片互连，并且将所述cMUT阵列连接到所述cMUT阵列固定器包括将所述cMUT阵 列面向下放置到所述cMUT阵列固定器上，同时所述cMUT阵列的背面面朝所述封装支撑结 构的顶面以使得能够从所述封装支撑结构的顶面接入所述贯穿晶片互连。
21.如权利要求17所述的方法，其中所述封装支撑结构包括基础支撑层，并且所述 cMUT阵列固定器包括由补充支撑层形成的接纳凹槽，所述补充支撑层被放置在所述基础支 撑层的顶部表面上。
22.如权利要求1所述的方法，其中用于将所述cMUT阵列连接到外部的所述互连中的 第一部分包括以下中的至少一个所述cMUT阵列与I/O衬垫之间的连接、所述cMUT阵列与 另一个cMUT之间的连接、以及所述cMUT阵列与另一个系统组件之间的连接。
23.如权利要求1所述的方法，其中用于将所述cMUT阵列连接到外部的所述互连的第 一部分包括I/O衬垫以及所述cMUT阵列与该I/O衬垫之间的至少一个连接。
24.如权利要求1所述的方法，还包括在所述第一介电封装基底层和所述第一导电层上引入第二介电封装基底层；在所述第二介电封装基底中形成第二图案；以及引入在所述第二介电封装基底层上被图案化的第二导电层以至少提供用于将所述 cMUT阵列连接到外部的所述互连的第二部分。
25.如权利要求24所述的方法，其中用于将所述cMUT阵列连接到外部的所述互连中的 第二部分包括以下中的至少一个所述cMUT阵列与I/O衬垫之间的连接、所述cMUT阵列与 另一个cMUT之间的连接、所述cMUT阵列与另一个系统组件之间的连接、以及所述第一导电 层与所述第二导电层之间的连接。
26.如权利要求24所述的方法，其中用于将所述cMUT阵列连接到外部的所述互连的第 二部分包括I/O衬垫以及所述cMUT阵列与该I/O衬垫之间的至少一个连接。
27.如权利要求24所述的方法，其中所述第二介电封装基底中的第二图案至少具有在 所述cMUT阵列上的第二开口，并且用于将所述cMUT阵列连接到外部的所述互连的第二部 分包括到所述第二开口的连接。
28.如权利要求1所述的方法，还包括提供辅助系统组件；以及邻近所述cMUT阵列放置所述辅助系统组件，使得所述第一介电封装基底层被引入到 所述辅助系统组件的第一面上，所述第一介电封装替代层中的第一图案至少具有在所述辅 助电子组件之上的第二开口，并且所述第一导电层在所述第一介电封装基底层上被图案 化，以提供用于通过所述cMUT阵列上的所述第一开口和所述辅助系统组件上的所述第二 开口将所述cMUT阵列连接到外部的互连的至少一部分。
29.如权利要求1所述的方法，还包括在所述第一导电层被引入到所述第一封装基底层上之后，在所述第一导电层上制造额 外的电子组件，其中所述额外的电子组件是传输线、电容器、电感器、压力传感器、开关以及 IC芯片中的一个或其组合。
30.一种用于封装微机械超声换能器(cMUT)阵列的方法，所述方法包括提供多个cMUT阵列；在所述多个cMUT阵列的第一面上引入第一介电封装基底层；在所述介电封装基底层中形成多个第一图案，每个第一图案对应于所述多个cMUT阵 列中相应的一个，并且在所述相应的cMUT阵列之上具有相应的第一开口 ；以及引入在所述第一介电封装基底层上被图案化的第一导电层，以通过所述第一介电封装 基底层中的多个第一图案的第一开口连接到所述多个cMUT阵列，所述第一导电层包括多 个第一导电层图案，所述多个第一导电层图案每个对应于所述多个cMUT阵列中相应的一 个，并且每个至少提供用于通过所述相应的第一开口将所述相应的cMUT阵列连接到外部 的互连的一部分。
31.如权利要求30所述的方法，还包括提供具有多个cMUT阵列固定器的封装支撑结构；以及将所述多个cMUT阵列连接到所述多个cMUT阵列固定器中相应的一个。
32.如权利要求31所述的方法，其中每个cMUT阵列固定器包括在所述封装支撑结构中 形成的凹槽。
33.如权利要求31所述的方法，其中所述多个cMUT阵列每个具有能够从所述cMUT阵 列背面接入的贯穿晶片互连，并且将所述多个cMUT阵列连接到所述cMUT阵列固定器包括 将每个cMUT阵列面向下放置到相应的cMUT阵列固定器上，同时所述cMUT阵列的背面面 朝所述封装支撑结构的顶面，以使得能够从所述封装支撑结构的顶面接入所述贯穿晶片互 连。
34.如权利要求31所述的方法，其中所述封装支撑结构包括基础支撑层，并且所述多 个cMUT阵列固定器每个都包括由补充支撑层形成的接纳凹槽，所述补充支撑层被放置在 所述基础支撑层的顶部表面上。
35.如权利要求31所述的方法，还包括在所述第一介电封装基底层和所述第一导电层上引入第二介电封装基底层；在所述第二介电封装基底中形成多个第二图案，每个第二图案对应于所述多个cMUT 阵列中相应的一个；以及引入在所述第二介电封装基底层上被图案化的第二导电层，所述第二导电层具有多个 第二导电层图案，所述多个第二导电层图案每个对应于所述多个cMUT阵列中相应的一个，并且每个都至少提供用于将相应cMUT阵列连接到外部的互连的第二部分。
36.如权利要求35所述的方法，其中用于将相应的cMUT阵列连接到外部的所述互连的 每个第二部分包括以下中的至少一个所述相应的cMUT阵列与I/O衬垫之间的连接、所述 相应的cMUT阵列与另一个cMUT之间的连接、所述相应的cMUT阵列与另一个系统组件之间 的连接，以及所述第一导电层与所述第二导电层之间的连接。
37.如权利要求31所述的方法，还包括提供多个辅助系统组件；以及将每个辅助系统组件放置到所述多个cMUT阵列中相应的一个的邻近处，使得所述第 一介电封装基底层被引入到所述多个辅助系统组件的第一面上。
38.一种用于封装微机械超声换能器(cMUT)阵列的方法，所述方法包括提供cMUT阵列和辅助系统组件；在所述cMUT阵列和所述辅助系统组件的第一面上引入介电封装基底层；在所述介电封装基底层中形成图案，所述图案具有在所述cMUT阵列上的第一开口和 在所述辅助系统组件上的第二开口 ；以及引入在所述介电封装基底层上被图案化的导电层，以至少提供用于通过所述第一开口 和所述第二开口连接所述cMUT阵列和所述辅助系统组件的互连的一部分。
39.如权利要求38所述的方法，还包括提供具有cMUT阵列固定器和系统组件固定器的封装支撑结构；以及将所述cMUT阵列连接到所述cMUT阵列固定器，并且将所述辅助系统组件连接到所述 系统组件固定器。
全文摘要
用于封装cMUT阵列的方法的实施方式，其允许在cMUT阵列一面上被引入的相同封装基底上封装多个cMUT阵列。该封装基底是介电层，其上的开口被图案化用于沉淀导电层以将cMUT阵列连接到与外部设备面接的I/O衬垫上。辅助系统组件可以与cMUT阵列封装到一起。为了批量生产，多个cMUT阵列和可选择的多个辅助系统组件通过更大的支撑结构被固定在适当的位置。所述支撑结构能够使用廉价材料以任何尺寸制成。
文档编号H02N1/00GK101874343SQ200880118678
公开日2010年10月27日 申请日期2008年12月3日 优先权日2007年12月3日
发明者黄勇力 申请人:科隆科技公司