专利名称：保护电路的制作方法
技术领域：
本发明是有关一种保护电路，特别是有关一种静电放电保护电路。
背景技术：
随着半导体制程的发展，集成电路的组件尺寸已缩小至次微米阶段来增进集成电 路的性能以及运算速度。但组件尺寸的缩减，却出现了一些可靠度的问题，尤以集成电路对 静电放电(electrostaticdischarge, ESD)或雷击(lightning surge)的防护能力影响最 大，换句话说，组件对于ESD的耐受力大幅降低。图1表示一公知技术ESD保护装置。参阅图1，单一 ESD保护装置10耦接在输出 入埠11与芯片组12之间。当输出入端口 11遭受到突波电压时，则会引起过量的电流，称 为突波电流。此时，为了保护芯片组12不受到突波电流所击损，保护装置10则会排放部分 电荷，即由保护电流12来将部分电流IlO导入接地端GND。剩下的残余电流12则进入至芯 片组12。但是残余电流111的电荷仍会造成芯片组12遭受到过渡的电性应力(electrical overstress, EOS)，使得芯片组12内的组件损坏，而整体系统无法正常地运作。图2表示另一公知技术ESD保护装置。图2与第图1的不同的地方在，具有两个 ESD保护装置。参阅图2，两个ESD保护装置20a及20b耦接在输出入埠21与芯片组22之 间。同样地，当输出入埠21遭受到突波电压时，保护装置20b应会排放部分电荷。但是如 此将形成η型电路，可能无法达到20b的箝位电压。此外，虽然保护装置20a与20b则将 部分电流I20a与I20b导入接地端GND，剩下的残余电流121之电荷会造成芯片组22内的 组件损坏，而整体系统无法正常地运作。因此，期望提供一种保护电路，其能执行静电放电操作，并能更降低静电放电操作 后进入至芯片组的残余电流。
发明内容
本发明提供一种保护电路，耦接在芯片组与输出入端口之间，此保护电路包括至 少二个保护装置以及一控制装置。该些保护装置彼此并联，且耦接在输出入埠与芯片组之 间。该些保护装置接收来自输出入端口的输入信号。当输出入埠具有突波电流时，该些保 护装置对该突波电流执行放电操作。控制装置选择该些保护装置之一者以传送输入信号至 芯片组。在一些实施例中，控制装置侦测芯片组是否接收输入信号，并根据侦测结果来选 择该些保护装置之一者以传送输入信号至芯片组。在另一些实施例中，当控制装置选择该些保护装置之一者且侦测到芯片组没有接 收输入信号时，控制装置选择另一保护装置以传送输入信号至芯片组。
图1表示一公知技术ESD保护装置。
图2表示另一公知技术ESD保护装置。图3a_3b表示根据本发明实施例的一 ESD保护电路。图4a_4b表示根据本发明实施例的另一 ESD保护装置。
具体实施例方式为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配 合所附附图，作详细说明如下。图3a是表示根据本发明实施例的保护电路。参阅图3a，保护电路30耦接在输出 入埠31与芯片组32。输出入端口 31用来接收输入信号IN30。保护电路30包括至少二个 保护装置310以及一个控制装置311。在此实施例中，是以三个保护装置310a-310c为例来 说明。在实际应用上，保护装置310的数量根据系统需求而定。保护装置310a-310c彼此 并联且耦接在输出入埠31与芯片组32之间。每一保护装置310a-310c都接收来自输出入 端口 31的输入信号IN30。当输出入端口 31遭受到突波电压而引起突波电流时，保护装置 310a-310c则执行放电操作以排放部分电荷至接地端GND。控制装置311则产生控制信号 Sa、Sb、及Sc分别给保护装置310a-310c，以选择保护装置310a-310c之一者使其传送输入 信号IN30至芯片组32。因此，当输出入埠31遭受到突波电压而引起突波电流时，藉由并 联之保护装置310a-310c来将此突波电流分散成三个较小的电流，从而降低透过保护装置 310a-310c之一者而被传送至芯片组32的残余电流。详细电路与说明将由下文来叙述。参阅图3a，每一保护装置310a-310c都包括保护组件PE3与开关组件SE3 保护装 置310a包括保护组件PE3_a与开关组件SW3_a ；保护装置310b包括保护组件PE3_b与开 关组件SW3_b ；以及保护装置310c包括保护组件PE3_c与开关组件SW3_c。在此实施例中， 保护组件PE3_a-PE3_c是以电容器、二极管、或晶体管来实现。以下将用保护装置310a为 例来说明，而保护装置310b及310c具有与保护装置310a相同的电路架构。如图3a所示， 保护组件PE3_a耦接在输出入埠31与接地端GND之间。开关组件SW3_a耦接在输出入埠 31与芯片组32之间，且受控在控制信号Sa0假设控制装置311选择保护装置310a使其传送输入信号IN30至芯片组32。此 时，保护装置310a的开关组件SW3_a则根据来自控制装置311的控制信号Sa而导通，保护 装置310b及310c的开关组件SW3_b及SW3_c则根据控制信号Sb与Sc而关闭。因此，来 自输出入端口 31的输入信号IN30透过保护装置310a而传送至芯片组32。当输出入端口 31遭受到突波电压而引起突波电流Ispi时，突波电流Ispi分散成三个较小的电流Ia、Ib、 及Ic而分别流入保护装置310a-310c。保护装置310a-310c的保护组件PE3_a_PE3_c分别 执行放电操作以排放电流la、lb、及Ic的电荷。由于突波电流Ispi已藉由并联的保护装 置310a-310c而分散成三个较小的电流la、lb、及Ic，因此，即使保护装置310a的保护组件 PE3_a无法完全排放电流Ia的电荷而产生残余电流Ire_a，此残余电流Ire_a也相应地减 小，降低了芯片组32被击损的机率。同时地，控制装置311会侦测芯片组32是否接收来自保护装置310a的输入信号 IN30。若控制装置311侦测到芯片组32没有接收输入信号IN30，则表示保护装置310a的 开关组件SW3_a被残余电流击损。控制装置311根据侦测结果来选择另一保护 装置使其传送输入信号IN30至芯片组32，例如选择保护装置310b。参阅第图3b，此时，保护装置310b的开关组件SW3_b则根据来自控制装置311的控制信号Sb而导通，保护装置 310a及310c的开关组件SW3_a及SW3_c则根据控制信号Sa与Sc而关闭。在上述实施例中，保护装置310a_310b的开关组件SW3_a、SW3_b、及SW3_c具有相 同的规格。在其它实施例中，可将其一开关组件设计为具有较低的规格，例如开关组件SW3_ b。控制装置311可预设选择保护装置310b使其传送输入信号IN30至芯片组32。当输出 入端口 31遭受到突波电压而引起突波电流Ispi时，保护装置310b的开关组件SW3_b则 被其残余电流击损，得以保护芯片组32而不受到突波电流Ispi侵袭。此时，控制装置311 侦测到芯片组32没有接收输入信号IN30，并选择具有较高的规格的开关单元的保护电路 SW3_a及SW3_c来传送输入信号IN30至芯片组32。图4a是表示根据本发明实施例的另一保护电路。参阅图4a，保护电路40耦接 在输出入埠41与芯片组42。输出入端口 41用来接收输入信号IN40。保护电路40包括 至少二个保护装置410、控制装置411、以及开关装置412。在此实施例中，是用三个保护 装置410a-410c为例来说明。在实际应用上，保护装置410的数量根据系统需求而定。保 护装置410a-410c彼此并联且耦接在输出入端口 41与开关装置412之间。每一保护装置 410a-410c都接收来自输出入端口 41的输入信号IN40。当输出入端口 41遭受到突波电 压而引起突波电流时，保护装置410a-410c则执行放电操作以排放部分电荷至接地端GND。 控制装置411则产生控制信号Sa、Sb、及Sc分别给保护装置410a-410c，以选择保护装置 410a-410c之一者使其透过开关装置412传送输入信号IN40至芯片组42。因此，当输出入 埠41遭受到突波电压而引起突波电流时，藉由并联的保护装置410a-410c来将此突波电流 分散成三个较小的电流，从而降低透过保护装置410a-410c之一者而被传送至芯片组42的 残余电流。详细电路与说明将由下文来叙述。参阅图4a，每一保护装置410a-410c都包括保护组件PE4与开关组件SE4 保护装 置410a包括保护组件PE4_a与开关组件SW4_a ；保护装置410b包括保护组件PE4_b与开 关组件SW4_b ；以及保护装置410c包括保护组件PE4_c与开关组件SW4_c。在此实施例中， 保护组件PE4_a-PE4_c是用电容器、二极管、或晶体管来实现。以下将以保护装置410a为 例来说明，而保护装置410b及410c具有与保护装置410a相同的电路架构。如图4a所示， 保护组件PE4_a耦接在输出入埠41与接地端GND之间。开关组件SW4_a耦接在输出入端 口 31与开关装置412之间，且受控在控制信号Sa。参阅图4a，开关装置412包括多任务器组件MUX。多任务器组件MUX具有三个输 入端ITa、ITb、及ITc，分别耦接保护装置410a-410c的开关组件SW4_a-SW4_c。多任务器 组件MUX具有一输出端0T，耦接芯片组42。假设控制装置411选择保护装置410a使其传送输入信号IN40至芯片组42。此 时，保护装置410a的开关组件SW4_a则根据来自控制装置411的控制信号Sa而导通，保 护装置410b及410c的开关组件SW4_b及SW4_c则根据控制信号Sb与Sc而关闭。此时， 开关装置412的多任务器组件MUX则根据来自控制装置411的控制信号Smux而透过对应 的输入端ITa接收来自保护装置410a的输入信号IN40。因此，来自输出入端口 41的输入 信号IN40透过保护装置410a与多任务器组件MUX而传送至芯片组42。当输出入端口 41 遭受到突波电压而引起突波电流Ispi时，突波电流Ispi分散成三个较小的电流Ia、Ib、及Ic而分别流入保护装置410a-410c。保护装置410a-410c的保护组件PE4_a_PE4_c分别 执行放电操作以排放电流la、lb、及Ic的电荷。由于突波电流Ispi已藉由并联的保护装 置410a-410c而分散成三个较小的电流Ia、Ib、及Ic，因此，即使保护装置410a的保护组件 PE4_a无法完全排放电流Ia的电荷而产生残余电流Ire_a，此残余电流Ire_a也相应地减小，降低了芯片组42被击损的机率。同时地，控制装置411会侦测芯片组42是否接收来自保护装置410a的输入信号 IN40。若控制装置411侦测到芯片组42没有接收输入信号IN30，则表示保护装置410a的 开关组件SW4_a被残余电流Ire_a所击损。控制装置411根据侦测结果来选择另一保护装 置使其传送输入信号IN40至芯片组42，例如选择保护装置410b。此时，保护装置410b的 开关组件SW4_b则根据来自控制装置311的控制信号Sb而导通，保护装置410a及410c的 开关组件SW4_a及SW4_c则根据控制信号Sa与Sc而关闭。开关装置412的多任务器组件 MUX则根据来自控制装置411的控制信号Smux而透过对应的输入端ITb接收来自保护装置 410b的输入信号IN40。因此，自输出入端口 41的输入信号IN40是透过保护装置410b与 多任务器组件MUX而传送至芯片组42。根据本发明之上述实施例，当输出入埠遭遇到突波电流时，突波电流藉由并联的 复数保护装置而分散成数个较小的电流。因此可减少残余电流量，以降低芯片组被击损的 机率。此外，保护装置可作为防护闸。当其中之一的保护装置被残余电流击损而无法传送 输入信号时，控制装置可选择先未损坏的保护装置来传送输入信号至芯片组，以使系统能 恢复正常运作。本发明虽以较佳实施例揭露如上，然其并非用来限定本发明的范围，任何所属技 术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因 此本发明的保护范围当视后附的权利要求范围所界定为准。
权利要求
一种保护电路，耦接在一芯片组与一输出入埠之间，其特征在于包括至少二个彼此并联的保护装置，耦接在所述输出入埠与该芯片组之间，其中，所述保护装置接收来自所述输出入端口的一输入信号，且当所述输出入埠具有一突波电流时，用以对所述突波电流执行一放电操作；以及一控制装置，用以选择所述保护装置之一者以传送所述输入信号至所述芯片组。
2.按照权利要求1所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是否 接收所述输入信号，并根据所述侦测结果来选择所述保护装置之一者以传送所述输入信号 至所述芯片组。
3.按照权利要求2所述的保护电路，其特征在于，当所述控制装置选择所述保护装置 之一者且侦测到所述芯片组没有接收所述输入信号时，所述控制装置选择另一所述保护装 置以传送所述输入信号至所述芯片组。
4.按照权利要求1所述的保护电路，其特征在于，每一所述保护装置包括一保护组件，耦接在所述输出入埠与一接地端之间；以及一开关组件，耦接在所述输出入埠与所述芯片组之间，且受控于一控制信号。
5.按照权利要求4所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是否 接收所述输入信号，并根据所述侦测结果来产生所述控制信号以选择性地导通所述开关组 件之一者。
6.按照权利要求4所述的保护电路，其特征在于，所述保护组件是以一电容器、一二极 管、或一晶体管来实现。
7.按照权利要求4所述的保护电路，其特征在于，所述保护装置之一者的所述开关组 件的规格低于其它的所述保护装置的所述开关组件的规格。
8.按照权利要求7所述的保护电路，其特征在于，所述控制装置预设选择具有低规格 的所述开关组件的所述保护装置以传送所述输入信号至所述芯片组。
9.按照权利要求8所述的保护电路，其特征在于，当所述控制装置选择具有低规格的 所述开关组件的所述保护装置且侦测到所述芯片组没有接收所述输入信号时，所述控制装 置选择另一所述保护装置以传送所述输入信号至所述芯片组。
10.按照权利要求1所述的保护电路，其特征在于更包括一开关装置，耦接在所述保护装置与所述芯片组之间，其特征在于，当所述控制装置选 择所述保护装置之一者时，所述控制装置控制所述开关装置接收来自被选择的所述保护装 置的所述输入信号以传送至所述芯片组。
11.按照权利要求10所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是 否接收所述输入信号，并根据所述侦测结果来选择所述保护装置之一者以透过所述开关装 置传送所述输入信号至所述芯片组。
12.按照权利要求11所述的保护电路，其特征在于，当所述控制装置选择所述保护装 置之一者且侦测到所述芯片组没有接收所述输入信号时，所述控制装置选择另一所述保护 装置以透过所述开关装置传送所述输入信号至所述芯片组。
13.按照权利要求10所述的保护电路，其特征在于，每一所述保护装置包括一保护组件，耦接在所述输出入埠与一接地端之间；以及一开关组件，耦接在所述输出入端口与所述开关装置之间，且受控在一控制信号。
14.按照权利要求13所述的保护电路，其特征在于，所述控制装置侦测所述芯片组是 否接收所述输入信号，并根据所述侦测结果来产生所述控制信号以选择性地导通所述开关 组件之一者，以透过所述开关装置传送所述输入信号至所述芯片组。
15.按照权利要求13所述的保护电路，其特征在于，所述保护组件以一电容器、一二极 管、或一晶体管来实现。
16.按照权利要求10所述的保护电路，其特征在于，所述开关装置包括一多任务器组 件，具有分别耦接所述开关组件的至少两输入端以及耦接所述芯片组的一输出端。
17.按照权利要求6所述的保护电路，其特征在于，当所述控制装置选择所述保护装置 之一者时，所述控制装置控制所述多任务器组件透过对应的所述输入端接收来自被选择的 所述保护装置的所述输入信号。
全文摘要
一种保护电路，耦接在芯片组与输出入端口之间，此保护电路包括至少二个保护装置以及一控制装置。该些保护装置彼此并联，且耦接在输出入埠与芯片组之间。该些保护装置接收来自输出入端口的输入信号。当输出入埠具有突波电流时，该些保护装置对该突波电流执行放电操作。控制装置选择该些保护装置的一者以传送输入信号至芯片组。
文档编号H02H9/00GK101989739SQ200910162480
公开日2011年3月23日 申请日期2009年8月6日 优先权日2009年8月6日
发明者吴惠谋, 岑国纶 申请人:技嘉科技股份有限公司