专利名称：电压生成电路的制作方法
技术领域：
本发明涉及一种电压生成电路。
背景技术：
芯片内部往往需要多个精准的电压，用作不同模块的控制信号或者参考电压信 号，如闪存(flash memory)中的编程电压、擦除电压等。现有技术中的电压生成电路一般 使用基准电压源产生参考电压，再使用电压调节器(regulator)对该参考电压进行调节， 根据不同模块的需求产生相应电压值的输出电压。图1示出了现有技术的一种电压生成电路示意图，使用电压调节器对基准电压 源产生的参考电压Vref进行调节，产生输出电压Vout，所述电压调节器包括运算放大器 101，驱动单元102和反馈单元103。所述运算放大器101用作比较器，其两个输入端分别 连接参考电压Vref和反馈单元103产生的反馈电压Vfb，其输出端连接所述驱动单元102 ； 所述驱动单元102产生输出电压Vout并输入至所述反馈单元103产生所述反馈电压Vfb。 所述电压调节器的输出电压Vout输入至负载单元104，所述负载单元104可以包括电容型 负载1041和/或电流型负载1042，如闪存器件的读控制信号端口。图2为图1所示的电压生成电路的具体电路结构，其中驱动单元102具体包括 PMOS晶体管M1，反馈单元103具体包括由电阻Rl和电阻R2构成的电阻网络。其中，运算放 大器101用作比较器，反馈单元103产生的分压电压作为反馈电压Vfb，通过反馈电压Vfb 与参考电压Vref的比较结果来控制PMOS晶体管Ml的导通情况，经过多次反馈后，使得反 馈电压Vfb与参考电压Vref的电压值趋于相等，从而得到稳定的输出电压。在实际应用中， 可以通过调整参考电压Vref的电压值和反馈单元103中的电阻网络的电阻值使得输出电 压Vout为预定电压值。关于电压生成电路及电压调节器，更多详细说明还可以参考已经公开的申请号为 200710197115. 4的中国专利申请。通常，图1和图2中的负载单元104并不是一直保持工作状态的，而是在一使能信 号有效后才开始工作，从而可以等效成电流型或者电容型负载，而在使能信号无效的情况 下，等效为开路状态。图3示出了使能信号和所述电压调节器产生的输出电压的示意图， 结合图3和图2，在使能信号EN有效后，负载单元104开始工作，使得整个电压调节器的负 载改变。由于通过PMOS晶体管Ml的瞬态电流是固定的，而电容型负载1041和电流型负载 1042都会产生分流效果，导致通过电阻Rl和R2的电流变小，使得整个电压调节器的输出电 压Vout的电压值降低，同时反馈单元103产生的反馈电压Vfb也降低，经过反馈之后，输出 电压Vout逐渐恢复至预定电压值。但是，由于电压调节器为反馈式的工作过程，输出电压 Vout从开始降低到恢复至预定电压值往往要经过一定的反馈延迟，因此，负载单元104开 始工作后，输出电压Vout的电压曲线出现向下的幅值抖动，影响负载单元104的正常工作。
发明内容
本发明解决的问题是提供一种电压生成电路，减小其输出电压在负载单元开始工 作时的幅值抖动。为解决上述问题，本发明提供了一种电压生成电路，用于向负载单元提供电压，所 述负载单元包括电压输入端，所述电压生成电路包括电压调节器，对参考电压进行调节，产生输出电压；电压补偿单元，在所述负载单元开始工作时产生持续时间为预设时间的补偿电压，所述输出电压和补偿电压输入至所述电压输入端。可选的，所述电压补偿单元包括触发生成单元，在所述负载单元开始工作时产生持续时间为预设时间的触发信 号；电压驱动单元，由所述触发信号控制，产生所述补偿电压。可选的，所述负载单元由使能信号控制，在所述使能信号有效时工作，在所述使能 信号无效时停止工作。可选的，所述触发信号为脉冲信号，其脉冲宽度等于所述预设时间。可选的，所述使能信号为高电平有效，所述触发生成单元包括延时反相单元，输入所述使能信号，进行延时和反相后产生中间使能信号；与非门，输入所述使能信号和中间使能信号，进行与非运算后，产生所述脉冲信号。可选的，所述电压驱动单元包括PMOS晶体管，所述PMOS晶体管的栅极输入所述脉 冲信号，源极输入预定电压，漏极连接所述负载单元的电压输入端。可选的，所述使能信号为低电平有效，所述触发生成单元包括延时反相单元，输入所述使能信号，进行延时和反相后产生中间使能信号；或非门，输入所述使能信号和中间使能信号，进行或非运算后，产生所述脉冲信 号。可选的，所述电压驱动单元包括NMOS晶体管，所述NMOS晶体管的栅极输入所述脉 冲信号，漏极连接预定电压，源极连接所述负载单元的电压输入端。可选的，所述延时反相单元包括奇数级串联的反相器。可选的，所述奇数级串联的反相器的总延时等于所述预设时间。与现有技术相比，本技术具有以下优点在负载单元开始工作时，通过电压补偿单 元产生补偿电压，对电压调节器的输出电压进行补偿，减小输出电压的幅值抖动。
图1是现有技术的一种电压生成电路的示意图；图2是图1所示电压生成电路对应的电路示意图；图3是现有技术的电压生成电路的输出电压与负载单元的使能信号的时序关系 示意图；图4是本发明实施方式的电压生成电路连接负载单元的结构示意图；图5是图4所示的电压补偿单元连接负载单元的一个实施例电路示意图6是图5所示的电压生成电路对应的使能信号、中间使能信号、脉冲信号和输出 电压的时序关系示意图；图7是图4所示的电压补偿单元连接负载单元的的另一实施例电路示意图；图8是图7所示的电压生成电路对应的使能信号、中间使能信号、脉冲信号和输出 电压的时序关系示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例 对本发明的具体实施方式
做详细的说明。现有技术的电压生成电路中，使用电压调节器的输出电压作为负载单元的控制电 压，在负载单元开始工作时，造成整个电压调节器的输出负载改变，而且由于电压调节器的 反馈延时，使得电压调节器的输出电压产生幅值的抖动，影响所述负载单元的正常工作。本发明的技术方案在电压生成电路中增加了电压补偿单元，在负载单元开始工作 时，产生持续时间为预设时间的补偿电压，以在负载单元开始工作后的一定时间内对电压 调节器的输出电压进行补偿，减小其幅值抖动，从而保证负载单元的正常工作。图4示出了本发明实施方式的电压生成电路连接负载单元的结构示意图。所述负 载单元204可以包括电容型负载2041和/或电流型负载2042，如闪存器件的读端口。本 实施例中，所述负载单元204的工作状态由使能信号EN控制，在所述使能信号EN有效时工 作，等效为电流型负载；在所述使能信号无效时停止工作，等效为开路。负载单元204包括 电压输入端，负载单元204的工作电压或控制电压(例如，闪存的编程电压、擦除电压)由 输入所述电压输入端的电压提供。如图4所示，所述电压生成电路用于向负载单元提供电压，主要包括电压调节器 200和电压补偿单元205，所述电压调节器200产生的输出电压Vout和所述电压补偿单元 205产生的补偿电压输入至负载单元204的电压输入端，即电压调节器200的输出端、电压 补偿单元205的输出端与负载单元204的电压输入端连接。所述电压调节器200包括运算放大器201、驱动单元202和反馈单元203。所述 运算放大器201的两个输入端分别连接参考电压Vref和反馈电压Vfb，输出端连接所述驱 动单元202的电压输入端；所述驱动单元202产生输出电压Vout ；所述反馈单元203接收 所述输出电压Vout并产生所述反馈电压Vfb。与现有技术类似的，所述驱动单元202可以 包括PMOS晶体管，所述反馈单元203可以包括串联电阻构成的电阻网络。所述电压补偿单元205在所述负载单元204开始工作时，产生持续时间为预设时 间的补偿电压，所述补偿电压输入至所述负载单元204的电压输入端。所述预设时间的取 值范围与所述电压调节器200的反馈延迟相当，例如可以为0. 5ns至5ns，使得在所述负载 单元204开始工作之后、所述电压调节器200仍未反馈稳定之前产生补偿电压，对所述输出 电压Vout进行补偿，减小负载单元204开始工作时造成的输出电压Vout的幅值抖动，保证 其正常工作。本实施例中，所述电压补偿单元205包括触发生成单元206和电压驱动单元207。 所述触发生成单元206在负载单元204开始工作(即使能信号EN开始有效时)时产生持续 时间为预设时间的触发信号，本实施例中具体为脉冲信号，其脉冲宽度等于所述预设时间。所述电压驱动单元207受所述触发信号(本实施例中为脉冲信号)控制，产生补偿电压。在实际应用中，所述预设时间是根据电压调节器200的具体电路结构及负载单元 204的工作电流来确定的，在一具体的实施例中，电压调节器200的内部电路结构是确定 的；另负载单元204确定后，电压调节器200的输出电压Vout的电压值也随之确定；另外， 负载单元204的工作电流范围也相应确定，从而可以通过电路模拟软件(如spice)对负载 单元204开始工作后电压调节器200的反馈过程进行模拟，确定其反馈延时，从而相应的确 定所述补偿电压的持续时间。需要说明的是，所述补偿电压的持续时间如果过短，远小于所 述电压调节器200的反馈延迟，会导致不能对所述输出电压进行充分补偿，使得所述负载 单元204的电压输入端接收到的电压信号仍然有较明显的抖动；所述补偿电压的持续时间 如果过长，远大于所述电压调节器200的反馈延迟，使得在反馈稳定后所述补偿电压仍存 在，导致所述负载单元204的电压输入端接收到的电压信号出现“过充”，即电压幅值的向 上的抖动，影响所述负载单元204的正常工作甚至造成电路损坏。另外，所述补偿电压的电压值应该与所述电压调节器200产生的输出电压Vout的 预定电压值(即需要提供给负载单元204的电压值)相适应，如果所述补偿电压的电压值 过低，其补偿能力过弱，导致输出电压Vout的幅值仍会有明显的向下抖动；如果所述补偿 电压的电压值过高，会导致输出电压Vout的幅值出现明显的过充，可能会导致所述负载单 元204内部电路的损坏。图5示出了本发明的电压补偿单元连接负载单元的一个实施例的电路示意图。如 图5所示，电压补偿单元包括触发生成单元206和电压驱动单元207。所述电压驱动单 元207产生的补偿电压和所述电压调节器(图中未示出)产生的输出电压输入至负载电源 204的电压输入端中。所述负载单元204可以包括电容型负载2041和/或电流型负载2042，其工作状态 由使能信号EN控制。本实施例中，所述负载单元204在使能信号EN为高电平时开始工作， 在使能信号EN为低电平时停止工作。所述触发生成单元206包括延迟反相单元2061和与非门2062，其中延迟反相单元 2061在本实施例中具体包括奇数级串联的反相器，如3级、5级、7级反相器串联而成。同时 结合图6，所述延迟反相单元2061对所述使能信号EN进行延迟和反相后产生中间使能信号 EN_d。所述使能信号EN和中间使能信号EN_d输入至所述与非门2062，经过与非逻辑运算 后，产生脉冲信号pulse，具体为一低电平的脉冲信号。所述奇数级串联的反相器(即延迟 反相单元2061)的总延时等于所述预设时间，具体为0. 5ns至5ns，本实施例中通过选用特 定尺寸的反相器，使得总延时优选为2ns (与电压调节器的反馈延时相适应)，因而生成的 脉冲信号pulse的脉冲宽度也为2ns。所述电压驱动单元207包括一 PMOS晶体管，其源极输入预定电压(与所述电压调 节器200产生的输出电压Vout的预定电压值相适应，如本实施例为电源电压VDD)，漏极连 接负载单元204的电压输入端，栅极输入所述触发生成单元206产生的脉冲信号pulse。结 合图6，当所述使能信号EN从低电平变为高电平时，即负载单元204进入工作状态时，所述 触发生成单元206产生一低电平的脉冲信号pulse，所述脉冲信号pulse输入至电压驱动单 元207中的PMOS晶体管的栅极，使所述PMOS晶体管导通，产生补偿电压，对电压调节器产 生的输出电压Vout进行补偿，使得负载单元204的电压输入端接收到的电压信号的幅值抖动较小。本实施例中由于选取的延迟反相单元2061的延时为&is，与电压调节器的反馈延 时相当，使得产生的补偿电压的持续时间也与电压调节器的反馈延时相当，因而对电压调 节器产生的输出电压的补偿效果较好，不会产生补偿不足或者过载现象。在实际应用中，所述预定电压是根据所述电压驱动单元207和负载单元204的具 体电路结构确定的，通过电路模拟软件进行仿真，确定所述预定电压的电压值，从而保证产 生的补偿电压能够对电压调节器200的输出电压Vout进行充分补偿，保证负载单元204的 电压输入端接收到的电压值为输出电压Vout的预定电压值。图7示出了本发明的电压补偿单元连接负载单元的另一实施例的的电路示意图。 如图7所示，包括触发生成单元206、电压驱动单元207和电压调节器(图中未示出)。所 述电压驱动单元207产生的补偿电压和所述电压调节器产生的输出电压输入至负载电源 204的电压输入端中。所述负载单元204可以包括电容型负载2041和/或电流型负载2042，其工作状态 由使能信号EN控制。本实施例中，所述负载单元204在使能信号EN为低电平时开始工作， 在使能信号EN为高电平时停止工作。所述触发生成单元206包括延迟反相单元2063和或非门2064，其中延迟反相单元 2063在本实施例中具体包括奇数级串联的反相器，如3级、5级、7级反相器串联而成。同时 结合图8，所述延迟反相单元2063对所述使能信号EN进行延迟和反相后产生中间使能信号 EN_d。所述使能信号EN和中间使能信号EN_d输入至所述或非门2064，经过或非逻辑运算 后，产生脉冲信号pulse，具体为一低电平的脉冲信号。所述奇数级串联的反相器(即延迟 反相单元2063)的总延时等于所述预设时间，具体为0. 5ns至5ns，本实施例中通过选用特 定尺寸的反相器，使得总延时优选为2ns (与电压调节器的反馈延时相当)，因而生成的脉 冲信号pulse的脉冲宽度也为2ns。所述电压驱动单元207包括一 NMOS晶体管，其漏极输入预定电压(本实施例为 电源电压VDD)，源极连接负载单元204的电压输入端，栅极输入所述触发生成单元206产 生的脉冲信号pulse。结合图8，当所述使能信号EN由高电平变为低电平时，即负载单元 204进入工作状态时，所述触发生成单元206产生一高电平的脉冲信号pulse，所述脉冲信 号pulse输入至电压驱动单元207中的NMOS晶体管的栅极，使所述NMOS晶体管导通，产生 补偿电压，对电压调节器产生的输出电压Vout进行补偿，使得负载单元204的电压输入端 接收到的电压信号的幅值抖动较小。本实施例中由于选取的延迟反相单元2063的延时为 2ns，与电压调节器的反馈延时相当，使得产生的补偿电压的持续时间也与电压调节器的反 馈延时相当，因而对电压调节器产生的输出电压的补偿效果较好，不会产生补偿不足或者 过载现象。综上，上述技术方案提供的电压生成电路，在负载单元开始工作时，通过电压补偿 单元产生补偿电压，所述补偿电压的持续时间与电压调节器的反馈延时型当，从而对电压 调节器产生的输出电压进行了有效补偿，减小了负载单元接收到的电压信号的幅值抖动， 保证了负载单元的正常工作。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域 技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案 的保护范围。
权利要求
1.一种电压生成电路，用于向负载单元提供电压，所述负载单元包括电压输入端，其特 征在于，包括电压调节器，对参考电压进行调节，产生输出电压；电压补偿单元，在所述负载单元开始工作时产生持续时间为预设时间的补偿电压，所述输出电压和补偿电压输入至所述电压输入端。
2.根据权利要求1所述的电压生成电路，其特征在于，所述电压补偿单元包括触发生成单元，在所述负载单元开始工作时产生持续时间为预设时间的触发信号；电压驱动单元，由所述触发信号控制，产生所述补偿电压。
3.根据权利要求2所述的电压生成电路，其特征在于，所述负载单元由使能信号控制， 在所述使能信号有效时工作，在所述使能信号无效时停止工作。
4.根据权利要求3所述的电压生成电路，其特征在于，所述触发信号为脉冲信号，其脉 冲宽度等于所述预设时间。
5.根据权利要求4所述的电压生成电路，其特征在于，所述使能信号为高电平有效，所 述触发生成单元包括延时反相单元，输入所述使能信号，进行延时和反相后产生中间使能信号；与非门，输入所述使能信号和中间使能信号，进行与非运算后，产生所述脉冲信号。
6.根据权利要求5所述的电压生成电路，其特征在于，所述电压驱动单元包括PMOS晶 体管，所述PMOS晶体管的栅极输入所述脉冲信号，源极输入预定电压，漏极连接所述负载 单元的电压输入端。
7.根据权利要求4所述的电压生成电路，其特征在于，所述使能信号为低电平有效，所 述触发生成单元包括延时反相单元，输入所述使能信号，进行延时和反相后产生中间使能信号；或非门，输入所述使能信号和中间使能信号，进行或非运算后，产生所述脉冲信号。
8.根据权利要求7所述的电压生成电路，其特征在于，所述电压驱动单元包括NMOS晶 体管，所述NMOS晶体管的栅极输入所述脉冲信号，漏极连接预定电压，源极连接所述负载 单元的电压输入端。
9.根据权利要求5至8中任一项所述的电压生成电路，其特征在于，所述延时反相单元 包括奇数级串联的反相器。
10.根据权利要9所述的电压生成电路，其特征在于，所述奇数级串联的反相器的总延 时等于所述预设时间。
全文摘要
一种电压生成电路，用于向负载单元提供电压，所述负载单元包括电压输入端，所述电压生成电路包括电压调节器，对参考电压进行调节，产生输出电压；电压补偿单元，在所述负载单元开始工作时产生持续时间为预设时间的补偿电压，所述输出电压和补偿电压输入至所述电压输入端。本发明减小了输出电压的幅值抖动，保证了负载单元的正常工作。
文档编号H02M3/156GK102148567SQ20101011121
公开日2011年8月10日 申请日期2010年2月10日 优先权日2010年2月10日
发明者杨光军 申请人:上海宏力半导体制造有限公司