专利名称：电源多组输出电路的制作方法
技术领域：
本发明涉及一种电源多组输出电路，特别地是一种在待机模式下具有节能开关的 电源多组输出电路。
背景技术：
在各种3C电器产品中的设计中，待机模式时的低电力消耗问题已在世界各种规 范标准中被提出。欧盟已于2008年8月向WTO提交《有关家用和办公电器电子设备产品的 待机及关机模式能耗生态设计要求的委员会法规草案通报》，通报概要内容为第一阶段要 求在该法规生效一年后应用，规定设备在待机/关机模式下由功能性而定的1W/2W的最大 耗能水准；第二阶段要求在本法规生效四年后应用，规定设备在待机/关机模式下由功能 性而定的0. 5W/1W的最大耗能水准，因此具有节能功能的电源输出电路的设计问题成了大 家关注的焦点。对于电源功率大于75W的电子产品，由于其必须通过谐波电流 (HarmonicCurrent)的测试，所以在其电源输出电路上会设置一种功率因数校正 (PowerFactor Correction, PFC)模块，另外一些电子产品可提供多种工作模式供用户选 择，比如投影仪的待机模式、弱光模式和强光模式，因此需要在其输出模块中设置多种不同 的电压输出端，图1所示的便是一种现有的电源多组输出电路。如图所示，该电源多组输出 电路100包括PFC模块101，变压模块102和输出模块103，其中PFC模块101连接电源输 入端和变压模块102，输出模块103包括一组待机电压输出端和至少一个工作电压输出端。请再参照图2，图2是一种现有的PFC电路。如图所示，该PFC模块101进一步包 括控制IClOll和4个电阻1012、1013、1014、1015。通常来说，当电子产品处于工作状态时， 变压模块102会输出给控制IClOll —个控制信号Vcc，使PFC模块101工作；而当电子产 品处于待机状态时，该控制信号Vcc便中断，使整个PFC模块101处于非工作状态。但是 该PFC模块101即使不工作，由于其仍旧处于整个电路中，因此4个电阻1012、1013、1014、 1015上还会有损耗。该损耗是一种非必要损耗，也是影响电子产品在待机状态时功率输出 是否能达标的一个重要因素。请再参见图3，图3是现有的一种多组输出模块的结构示意图。如图所示，变压模 块102包括初级线圈1021和多个次级线圈1022。输出模块103的多个输出端分别对应该 多个次级线圈1022，其中一个为待机电压输出端1031，其余为工作电压输出端1032、1033。 当该电子产品处于待机模式时，其待机电压输出端1031便处于工作状态，而其他一些工作 电压输出端(1032或1033)则处于非工作状态，基于和上述一样的理由，在该些非工作状态 的输出端中依然会有功率损耗，且该功率损耗也是影响电子产品在待机状态时功率输出是 否能达标的一个重要因素。因此降低或消除该两个非必要损耗将会使电子产品更具有市场竞争力。
发明内容
有鉴于此，本发明将提出一种电源多组输出电路，该电路在待机状态下，可以自动 关闭具有非要损耗的部分，使电子产品在待机状态下具有更低的功率损耗，从而为电子产 品符合各种低能耗的规范标准带来有效的解决方案。根据本发明的目的提出的电源多组输出电路，具有待机电压输出模式和多种工作 电压输出模式，该电源多组输出电路包括变压模块、功率因数校正模块、输出模块和第一开 关，该变压模块将电源电压转变成待机电压和至少一个工作电压；该功率因数校正模块连 接电源和变压模块；该输出模块，连接在该变压模块上，并输出由该变压模块转变的该待机 电压或该至少一个工作电压；以及该第一开关，连接该功率因数校正模块和地端，该第一开 关在该输出模块输出该待机电压时截止，该第一开关在该输出模块输出该至少一个工作电 压时导通。根据本发明的目的提出的电源多组输出电路，所述第一开关为金属氧化物半导体 管，其源极接地，漏极连接该功率因数校正模块，栅极连接该输出模块。根据本发明的目的提出的电源多组输出电路，所述功率因数校正模块包括控制集 成电路芯片、一组传感电阻和一组检测电阻。 根据本发明的目的提出的电源多组输出电路，所述变压模块包括初级线圈和多个 次级线圈，其中该多个次级线圈由一个待机次级线圈和至少一个工作次级线圈组成，所述 输出模块包括一个待机输出电路和至少一个工作输出电路，对应该待机次级线圈和该至少 一个工作次级线圈，其中该待机输出电路和该待机次级线圈形成待机电压输出端；该工作 输出电路和该工作次级线圈形成工作电压输出端。根据本发明的目的提出的电源多组输出电路，还包括第二开关，连接该待机次级 线圈和该至少一个工作次级线圈，并且当该待机电压输出端输出待机电压时，该第二开关 截止；当该工作电压输出端输出该工作电压时，该第二开关导通。根据本发明的目的提出的电源多组输出电路，所述第二开关为继电器控制开关， 该继电器控制开关包括开关端和控制端，其中该控制端连接待机电压输出端，该开关端连 接该待机次级线圈和该至少一个工作次级线圈，当该待机电压输出端输出待机电压时，该 第二开关截止；当该工作电压输出端输出该工作电压时，该第二开关导通。根据本发明的目的提出的电源多组输出电路，还包括至少一个第三开关，设置于 该至少一个工作输出电路中，并且当该待机电压输出端输出待机电压时，该第三开关截止; 当该工作电压输出端输出该工作电压时，该第三开关导通。根据本发明的目的提出的电源多组输出电路，所述第三开关为继电器控制开关， 该继电器控制开关包括开关端和控制端，其中该控制端连接待机电压输出端，当该待机电 压输出端输出待机电压时，该第三开关截止；当该工作电压输出端输出该工作电压时，该第 三开关导通。根据上述的电源多组输出电路，利用各种电压信号控制开关，实现在待机模式时， 将不工作的功率因数校正模块和电压输出端浮置，使该些电路中的电子器件没有电流流 入，从而降低在待机状态下电子产品的整体功耗。下面将结合附图对本发明作详细说明。
图1所示是一种现有的电源多组输出电路；图2是一种现有的PFC电路；图3是现有的一种多组输出模块的结构示意图；图4是本发明的电源多组输出电路的示意图；图5是图4中第一开关的一具体实施例的示意图；图6是图4中变压模块和输出模块的结构示意图；图7是图6中第二开关的一具体实施例的结构示意图；图8是本发明的另一种实施方式输出模块的结构示意图。
具体实施例方式请参见图4，图4是本发明的电源多组输出电路的示意图。如图所示，电源多组输 出电路200包括功率因数校正(Power Factor Correction, PFC)模块201，变压模块202 和输出模块203，其中该变压模块202将电源电压转变成待机电压和至少一个工作电压；该 PFC模块201连接电源和该变压模块202 ；该输出模块203连接在该变压模块202上，并输 出由该变压模块202转变的该待机电压或该至少一个工作电压。与现有的电源多组输出 电路不同的是，该电源多组输出电路还包括第一开关204，设置在该PFC模块201和地端之 间，该第一开关204受输出模块203的控制，当该输出模块203输出待机电压时，该第一开 关204截止；当该输出模块203输出该至少一个工作电压时，该第一开关204导通。请参见图5，图5是图4中第一开关的一具体实施例的示意图。如图所示，该PFC 模块201包括控制集成电路芯片(Integrated Circuit, IC) 2011，一组传感电阻2012、 2013和一组检测电阻2014、2015，其中控制IC2011接收由变压模块202输出的控制信 号Vcc，从而对电源的电流和电压进行相位补偿。该第一开关204为金属氧化物半导体管 (metal-oxid-semiconductor, M0S)开关，该MOS管开关的源极S接地，漏极D连接PFC模块 201，栅极G连接输出模块203。当该输出模块203输出电压值较大的工作电压时，该MOS管 的栅极G接受高电位信号，从而使MOS管的源极S和漏极D导通，PFC模块201正常工作； 而当输出模块203输出电压值较低的待机电压时，该MOS管被截止，使整个PFC模块201从 电路中断路，因此PFC模块201中所有电子元器件均没有电流流入，从而实现PFC模块201 在电子产品处于待机状态时，不产生功率损耗的目的。接下来再介绍本发明是如何在输出端降低功率输出，请参见图6，图6是图4中变 压模块和输出模块的结构示意图。如图所示，该变压模块202包括初级线圈2021和多个 次级线圈，其中该多个次级线圈由一个待机次级线圈2022和至少一个工作次级线圈组成 (图示中包括两个工作次级线圈2023、2024，但不应以此为限)。该输出模块203包括一个 待机输出电路和至少一个工作输出电路，对应该该待机次级线圈2022和该至少一个工作 次级线圈，其中该待机输出电路与该待机次级线圈2022形成一个待机电压输出端2031 ；该 工作输出电路和该工作次级线圈形成工作电压输出端(图示中包括两个工作输出端2032、 2033，但不应以此为限)。与现有技术不同的是，在该待机次级线圈2022和与其相邻的工作 次级线圈2023中，还设有第二开关206，该第二开关206是一种触发控制开关，其可以是继 电器开关、MOS管开关、可控硅(Traic)开关等等。该第二开关206的控制端连接输出模块203，并且当该待机电压输出端2031输出待机电压时，该第二开关206截止；当该工作电压 输出端2032或2033输出该工作电压时，该第二开关206导通。请参见图7，图7是图6中第二开关的一具体实施例的结构示意图。如图所示，在 待机次级线圈2022和工作次级线圈2023中，设置第二开关206，该第二开关206为继电器 控制开关，包括开关端和控制端，其中该开关端包括闸刀2061、常闭端2062和开路端2063， 该闸刀2061连接待机次级线圈2022，该常闭端2062连接工作次级线圈2023。该控制端包 括电衔铁2064，该电衔铁2064的一端连接电源VCC，另外一端通过三极管2065连接在该待 机电压输出端2031上。当该输出模块203输出一个工作电压时，该三极管2065截止，该第 二开关206的闸刀2061处于常闭端2063上，因此整个电路正常输出；当该输出模块203输 出待机电压时，该三极管2065被导通，此时电衔铁2064上有电流流过产生磁力，吸引闸刀 2061打到开路端2063上，于是除了待机电压输出端2031之外，其他的工作电压输出端都被 断路，该些工作电压输出端上的电子元器件均没有电流流入，从而实现电子产品在待机状 态时，工作电压输出端中不产生功率损耗。请再参加图8，图8是本发明的另一种实施方式输出模块的结构示意图。如图所 示，在该输出模块203中，每一个工作电压输出电路中都设置一个第三开关207，该第三开 关207具有和上述第二开关206相同的结构，其控制端也连接在待机电压输出端2031上， 当该工作电压输出端2032或2033输出该工作电压时，该第三开关207导通；当该待机电压 输出端2031输出待机电压时，该第三开关207便截止。因而该第三开关207在电子产品处 于待机状态时，可以将每一个工作电压输出端都断路掉，从而实现无功率损耗的目的。
综上所述，本发明的电源多组输出电路，利用各种电压信号控制开关，实现在待机 模式时，将不工作的功率因数校正模块和电压输出端浮置，使该些电路中的电子器件没有 电流流入，从而降低在待机状态下电子产品的整体功耗。 由以上较佳具体实施方式
的详述，希望能更加清楚描述本发明的特征与精神，而 并非以上述所揭露的较佳具体实施方式
来对本发明的权利要求范围加以限制。相反地，其 目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范围内。
权利要求
一种电源多组输出电路，具有待机电压输出模式和多种工作电压输出模式，其特征在于该电源多组输出电路包括变压模块，用以将电源电压转变成待机电压和至少一个工作电压；功率因数校正模块，连接电源和变压模块；输出模块，连接在该变压模块上，并输出由该变压模块转变的该待机电压或该至少一个工作电压；以及第一开关，连接该功率因数校正模块和地端，该第一开关在该输出模块输出该待机电压时截止，该第一开关在该输出模块输出该至少一个工作电压时导通。
2.如权利要求1所述的电源多组输出电路，其特征在于所述第一开关为金属氧化物 半导体管，其源极接地，漏极连接该功率因数校正模块，栅极连接该输出模块。
3.如权利要求1所述的电源多组输出电路，其特征在于所述功率因数校正模块包括 控制集成电路芯片、一组传感电阻和一组检测电阻。
4.如权利要求1所述的电源多组输出电路，其特征在于所述变压模块包括初级线圈 和多个次级线圈，其中该多个次级线圈由一个待机次级线圈和至少一个工作次级线圈组 成，所述输出模块包括一个待机输出电路和至少一个工作输出电路，对应该待机次级线圈 和该至少一个工作次级线圈，其中该待机输出电路和该待机次级线圈形成待机电压输出 端；该工作输出电路和该工作次级线圈形成工作电压输出端。
5.如权利要求4所述的电源多组输出电路，其特征在于还包括第二开关，连接该待机 次级线圈和该至少一个工作次级线圈，并且当该待机电压输出端输出待机电压时，该第二 开关截止；当该工作电压输出端输出该工作电压时，该第二开关导通。
6.如权利要求5所述的电源多组输出电路，其特征在于所述第二开关为继电器控制 开关，该继电器控制开关包括开关端和控制端，其中该控制端连接待机电压输出端，该开关 端连接该待机次级线圈和该至少一个工作次级线圈，当该待机电压输出端输出待机电压 时，该第二开关截止；当该工作电压输出端输出该工作电压时，该第二开关导通。
7.如权利要求4所述的电源多组输出电路，其特征在于还包括至少一个第三开关，设 置于该至少一个工作输出电路中，并且当该待机电压输出端输出待机电压时，该第三开关 截止；当该工作电压输出端输出该工作电压时，该第三开关导通。
8.如权利要求7所述的电源多组输出电路，其特征在于所述第三开关为继电器控制 开关，该继电器控制开关包括开关端和控制端，其中该控制端连接待机电压输出端，当该待 机电压输出端输出待机电压时，该第三开关截止；当该工作电压输出端输出该工作电压时， 该第三开关导通。
全文摘要
一种电源多组输出电路，具有待机电压输出模式和多种工作电压输出模式，该电源多组输出电路包括变压模块、功率因数校正模块、输出模块和第一开关。其中该第一开关连接该功率因数校正模块和地端，并且该第一开关在该输出模块输出该待机电压时截止，该第一开关在该输出模块输出该工作电压时导通，从而实现在电子产品处于待机状态时，不产生多余的功率损耗的目的。
文档编号H02M1/42GK101958652SQ20101016227
公开日2011年1月26日 申请日期2010年4月12日 优先权日2010年4月12日
发明者杜圣旗, 陈专助 申请人:苏州佳世达光电有限公司;佳世达科技股份有限公司