专利名称：基于dsp与fpga的高压变频器中性点偏移技术的控制装置的制作方法
技术领域：
本实用新型属于一种自动控制技术，具体涉及一种基于DSP与FPGA的高压变频器 中性点偏移技术的控制装置。( 二)背景技术 高压变频器大多采用功率单元串联叠加多电平，VVVF控制方式。其拓扑结构就是 功率单元串联方式。在6KV变频器系统中，采用6功率单元串联。在高压变频器正常运行 过程中，A、B、C三相输出相电压相等，即相电压为Uao = UBO = Ucoo A、B、C三相相当于星型 接法，0点相对于A、B、C来说就是中性点，AO、BO、CO坐标上个相差120°。相电压相等从 而保证线电压相等，只有线电压Uab = UBC = Uca时，才能使三相异步电动机的三相电流平衡， 使电动机正常工作。如果其中1个功率单元故障，那么势必造成系统不平衡。采用中性点 偏移技术，使中性点0偏移的情况下，保持系统平衡。
发明内容本实用新型的目的在于提供一种性能可靠，价格低廉的基于DSP与FPGA的高压变 频器中性点偏移技术的控制装置。本实用新型的目的是这样实现的它是由四部分构成DSP数字信号处理部分、FPGA编码控制及PWM生成部分、CPLD 逻辑控制部分及单片机通讯部分。DSP数字信号处理部分通过总线方式分别连接FPGA编码 控制及PWM生成部分和CPLD逻辑控制部分，FPGA编码控制及PWM生成部分通过总线方式 连接单片机通讯部分。DSP数字信号处理部分和FPGA编码控制及PWM生成部分分别连接供
电电源。本实用新型还有这样一些技术特征1、DSP数字信号处理部分是由TMS320F206为核心器件，包括双口 RAM区、光耦隔 离、串口驱动、总线驱动、EEPROM存储器。2、FPGA编码控制及PWM生成部分是由EP1C6Q240C8为核心器件，包括总线驱动、
光电转换、脉冲显示、光耦隔离。主要作为数字信号产生和脉冲信号编码，然后经过光纤串 行发送控制信号。3、CPLD逻辑控制部分是由EPM7160SLC84为核心器件，主要作为芯片片选信号的 生成及将总线的数据进行处理然后生成频率调节的脉冲信号。4、单片机通讯部分是由ATTINY2313V为核心器件，通过串行接收数据，总线方式 对数据量进行并行发送。本实用新型属于一种自动控制技术，具体的说就中性点偏移技术就是如果A、B、C 三相中有1个功率单元故障旁通掉。中性点由0偏移到0’(虚拟中性点)，经过运算线后 相角度由120度变为125. 4度和109. 2度。虽然相电压不相等，但是输出的线电压保持相 等。这样就保证了电机的三相电流平衡。同理如果出现2个或3个单元旁通时，经过复杂 运算，也可实现中性点偏移，从而保证输出的线电压相等。在冶金、供水、电力等行业为了保 证生产正常连续进行，要求高压变频器的运行稳定性必须可靠。本实用新型给出的高压变频器中性点偏移技术的控制装置设计方案经过实践检验，其性能可靠，能够长期运行，自投入市场以来，深受用户好评，具有广阔的市场应用前景。
图1为本实用新型的功率单元串联拓扑结构说明图；图2为本实用新型的中性点偏移原理分析图；图3为本实用新型DSP数字信号处理框图；图4为本实用新型FPGA编码控制及PWM生成框图；图5为本实用新型CPLD逻辑控制部分原理图A ；图6为本实用新型CPLD逻辑控制部分原理图B ；图7为本实用新型CPLD逻辑控制部分原理图C ；图8为本实用新型单片机通讯原理图；图9为本实用新型结构示意图。
具体实施方式
以下结合附图和具体实施对本实用新型作进一步的说明1、功率单元串联拓扑结构说明及中性点偏移原理分析其拓扑结构如图1所示A、B、C三相各6个功率单元，每个功率单元输出电压为 577V，相电压Uao = Ubo = Uco = 3462V，线电压Uab = Ubc = Uca = 6000V。中性点偏移就是如 果A相出现一个功率单元故障旁通掉。如图2所示中性点由0偏移到0’(虚拟中性点)， 经过运算线电压由原来的6000V变为5646V。相角度由120度变为125. 4度和109. 2度。 虽然相电压不相等，但是输出的线电压保持相等。这样就保证了电机的三相电流平衡。2、DSP数字信号处理部分DSP数字信号处理如图3所示，DSP数字信号处理部分是由TI公司的TMS320F206 为核心器件，它具有高速定点数字处理能力，具有改进的哈佛结构(程序总线和数据总线 分离)、高性能CPU及高效的指令集等特点。外围器件包括双口 RAM通过数据总线和地址 总线与DSP相连；串口驱动主要作为人机界面的数据传送；总线驱动是把数据实时传送到 FPGA及其他相关器件；EEPROM存储器保存一些P参数，上电由DSP调用这些参数。3、FPGA编码控制及PWM生成部分FPGA编码控制及PWM生成如图4所示，主要包括一些数字信号的处理，如地址信号 编码、总线数据处理、频率合成器的实现、乘法器的实现、三角波发生器的实现、PWM信号生 成等等4、CPLD逻辑控制和单片机通讯部分CPLD逻辑控制和单片机通讯部分如图5、图6、图7及图8所示，CPLD逻辑控制部 分是由EPM7160SLC84为核心器件，生成各种片选信号，如E0、El、E2、E3、E4、E5、E6、E7等， 通过这些信号去选通其他芯片。EPM7160SLC84还可以将总线的数据信号进行处理然后生成 频率可调节的脉冲信号。单片机通讯部分是由ATTINY2313V为核心器件，通过PB 口作出4 为地址总线和4为数据总线与FPGA连接进行并行发送。通过PD 口接收各种控制信号，处 理后串行发送数据。
权利要求一种基于DSP与FPGA的高压变频器中性点偏移技术的控制装置，其特征在于它是由四部分构成DSP数字信号处理部分、FPGA编码控制及PWM生成部分、CPLD逻辑控制部分及单片机通讯部分；DSP数字信号处理部分通过总线方式分别连接FPGA编码控制及PWM生成部分和CPLD逻辑控制部分，FPGA编码控制及PWM生成部分通过总线方式连接单片机通讯部分；DSP数字信号处理部分和FPGA编码控制及PWM生成部分分别连接供电电源；DSP数字信号处理部分是由TMS320F206为核心器件，包括双口RAM区、光耦隔离、串口驱动、总线驱动、EEPROM存储器。
2.根据权利要求1所述的基于DSP与FPGA的高压变频器中性点偏移技术的控制装置， 其特征在于FPGA编码控制及PWM生成部分是由EP1C6Q240C8为核心器件，包括总线驱动、 光电转换、脉冲显示、光耦隔离，作为数字信号产生和脉冲信号编码，然后经过光纤串行发 送控制信号。
3.根据权利要求1所述的基于DSP与FPGA的高压变频器中性点偏移技术的控制装置， 其特征在于CPLD逻辑控制部分是由EPM7160SLC84为核心器件，作为芯片片选信号的生成 及将总线的数据进行处理然后生成频率调节的脉冲信号。
4.根据权利要求1所述的基于DSP与FPGA的高压变频器中性点偏移技术的控制装置， 其特征在于单片机通讯部分是由ATTINY2313V为核心器件，通过串行接收数据，总线方式 对数据量进行并行发送及控制信号的串行发送。
专利摘要本实用新型提供一种基于DSP与FPGA的高压变频器中性点偏移技术的控制装置。本实用新型属于自动控制技术，具体就是采用功率单元串联叠加多电平、VVVF控制方式的高压变频器，功率单元出现故障时能够通过中性点偏移技术实现高压变频器正常工作。它包括四部分DSP数字信号处理、FPGA编码控制及PWM生成、CPLD逻辑控制及单片机通讯。DSP数字信号处理通过总线分别连接FPGA编码控制及PWM生成和CPLD逻辑控制，FPGA编码控制及PWM生成通过总线连接单片机通讯。DSP数字信号处理部分和FPGA编码控制及PWM生成部分分别连接供电电源。本装置具有性能可靠、价格低廉等特点。
文档编号H02P27/04GK201774494SQ20102000207
公开日2011年3月23日 申请日期2010年8月30日 优先权日2010年8月30日
发明者周维来, 杨国伟, 秦涛, 赵鹏, 顾春明, 马昭勋 申请人:哈尔滨九洲电气股份有限公司