专利名称：一种智能变电站过程层智能终端设备的制作方法
技术领域：
本发明及一种智能终端设备，特别涉及智能变电站的智能终端设备。
背景技术：
智能终端设备作为智能变电站中新出现的一种IED (智能电子设备)，适用于智能变电站内多种一次开关间隔或变压器间隔，其最重要的两个功能一、接收过程层网络的控制指令或继电保护装置的直接控制指令，并驱动相应的出口回路完成对一次设备的控制功能，并具有防误操作的功能；二、采集一次设备位置信号、报警信号等实时数据，通过GOOSE 服务发布至过程层网络。由于在智能变电站中智能终端设备所处的关键位置和重要功能，该智能终端设备部件的损坏或误动作将直接导致停电或误送电，引起灾难性后果。因此对其可靠性要求极高，但是现有技术中，智能终端设备的可靠性还有待提高，各地时不时出现由于智能终端设备部件损坏或误动作而造成的事故。
发明内容
本发明的目的在于提供一种智能变电站过程层智能终端设备，以解决现有技术中智能终端设备可靠性不高的问题。为了解决上述问题，本发明一种智能变电站过程层智能终端设备，包括控制组件， 该智能终端设备还包括至少一个出口组件，所述控制组件包括CPU处理器和模拟出至少一个控制信号输出口的控制FPGA模块，所述CPU处理器的输出端与所述控制FPGA模块输入端控制连接，每个所述出口组件均包括出口 FPGA模块和至少一个出口继电器，每个所述出口组件中所述出口 FPGA模块与该出口组件中的每个出口继电器分别控制连接，所述控制 FPGA模块所模拟出的所述每个控制信号输出口分别与对应的所述出口 FPGA模块通讯连接。在所述控制FPGA模块所模拟出的所述每个控制信号输出口与对应的所述出口 FPGA模块之间还通讯连接至少一个FPGA模块。所述CPU处理器控制连接一启动继电器，所述启动继电器每路触点分别控制连接在所述每个出口继电器电源线上。所述CPU处理器与所述启动继电器的控制连接，采用该CPU处理器的一个有效时为高电平管脚对应连接在所述启动继电器的控制正端，一个有效时为低电平管脚对应连在接所述启动继电器的控制负端。所述每个出口组件中的FPGA模块与该组件中的各个所述出口继电器的连接，分别通过该组件中所述FPGA模块的每个有效时为高电平管脚对应连接所述出口继电器的控制正端，每个有效时为低电平管脚对应连接所述出口继电器的控制负端。所述CPU处理器与所述控制FPGA模块通过高速总线连接，所述控制FPGA模块模拟出的控制信号输出口为高速串口，各FPGA模块之间通过各自模拟出的高数串口进行数据交互。所述控制组件及所述启动继电器均设置在CPU插件上，所述每个出口组件分别设置在对应的扩展插件上。所述CPU插件和所述每个扩展控制插件均插装在一块背板上，通过该背板连接成一个完整的硬件系统。所述CPU处理器为DSP或PowerPC芯片。本发明技术方案中，所述CPU处理器发出的控制信号经至少两个FPGA模块的多重校验后作用在出口继电器上，大大提高了控制的可靠性。本发明还在所述CPU处理器上控制连接有一启动继电器，该启动继电器用于控制对应出口继电器电源开关的通断，当所述CPU处理器损坏可能造成启动继电器误动作的时候，对出口继电器的的控制信息经过多重数据校验机制，避免出口继电器误动作，同样，当有所述FPGA模块损坏时，由于CPU处理器正常，启动继电器不会误动作，出口继电器电源与出口继电器之间的通断受启动继电器控制，同样可避免出口继电器误动作，此种多重双冗余的控制大大增强了该终端设备的工作可靠性。另外，本发明采用高低电平同时作用于对应继电器的时候，继电器才能被驱动，避免了强干扰导致管脚异常进而引起对应继电器误动作的情况，增强了该终端设备的工作可靠性。
图1是本发明实施例1的结构示意图； 图2是本发明实施例2的结构示意图。
具体实施例方式下面结合附图对本发明实施例做详细描述 实施例1
如图1所示，一种智能变电站过程层智能终端设备，包括控制组件，该智能终端设备还包括至少一个出口组件，所述控制组件包括CPU处理器和模拟出至少一个控制信号输出口的控制FPGA模块，所述CPU处理器的输出端与所述控制FPGA模块输入端控制连接，每个所述出口组件均包括出口 FPGA模块和至少一个出口继电器，每个所述出口组件中所述出口 FPGA模块与该出口组件中的每个出口继电器分别控制连接，所述控制FPGA模块所模拟出的所述每个控制信号输出口分别与对应的所述出口 FPGA模块通讯连接。本实施例工作时，所述CPU处理器发出的控制信号，经过所述控制FPGA模块校验之后通过模拟出的控制信号输出口传送给对应的所述出口 FPGA模块，所述出口 FPGA模块对信号再次校验后，作用于与该出口 FPGA模块相连的至少一个出口继电器。实施例2
与实施例1不同的是如图2所示，在所述控制FPGA模块所模拟出的所述每个控制信号输出口与对应的所述出口 FPGA模块之间还通讯连接至少一个FPGA模块；所述CPU处理器控制连接一启动继电器，所述启动继电器每路触点分别控制连接在所述每个出口继电器电源线上；所述CPU处理器与所述启动继电器的控制连接，采用该CPU处理器的一个有效时为高电平管脚对应连接在所述启动继电器的控制正端，一个有效时为低电平管脚对应连在接所述启动继电器的控制负端；所述每个出口组件中的FPGA模块与该组件中的各个所述出口继电器的连接，分别通过该组件中所述FPGA模块的每个有效时为高电平管脚对应连接所述出口继电器的控制正端，每个有效时为低电平管脚对应连接所述出口继电器的控制负端；所述CPU处理器与所述控制FPGA模块通过高速总线连接，所述控制FPGA模块模拟出的控制信号输出口为高速串口，各FPGA模块之间通过各自模拟出的高数串口进行数据交互；所述控制组件及所述启动继电器均设置在CPU插件上，所述每个出口组件分别设置在对应的扩展插件上；所述CPU插件和所述每个扩展控制插件均插装在一块背板上，通过该背板连接成一个完整的硬件系统；所述CPU处理器为DSP或PowerPC芯片。
本实施例中，所述CPU处理器分别把控制信号发送给控制FPGA模块和启动继电器，控制信号经过控制FPGA模块校验之后通过该控制FPGA模块模拟出的控制信号输出口直接传送给各个对应的所述出口 FPGA模块，或者经过至少一个的所述FPGA模块逻辑校验之后传送给对应的所述FPGA模块，每个所述的出口 FPGA模块对信号再次校验后，通过该出口 FPGA模块相应管脚作用于与该出口 FPGA模块相连的至少一个的出口继电器对应控制端；同时启动继电器通过连接在所述每个出口继电器电源线上的触点配合控制电源线的通断，以此来共同控制出口继电器的动作，无论那一个控制流程出现错误，出口继电器都不会误动作。
权利要求
1.一种智能变电站过程层智能终端设备，包括控制组件，其特征是该智能终端设备还包括至少一个出口组件，所述控制组件包括CPU处理器和模拟出至少一个控制信号输出口的控制FPGA模块，所述CPU处理器的输出端与所述控制FPGA模块输入端控制连接，每个所述出口组件均包括出口 FPGA模块和至少一个出口继电器，每个所述出口组件中所述出口 FPGA模块与该出口组件中的每个出口继电器分别控制连接，所述控制FPGA模块所模拟出的所述每个控制信号输出口分别与对应的所述出口 FPGA模块通讯连接。
2.根据权利要求1所述的一种智能变电站过程层智能终端设备，其特征是在所述控制FPGA模块所模拟出的所述每个控制信号输出口与对应的所述出口 FPGA模块之间还通讯连接至少一个FPGA模块。
3.根据权利要求1或2所述的一种智能变电站过程层智能终端设备，其特征是所述 CPU处理器控制连接一启动继电器，所述启动继电器每路触点分别控制连接在所述每个出口继电器电源线上。
4.根据权利要求3所述的一种智能变电站过程层智能终端设备，其特征是所述CPU 处理器采用该CPU处理器的一个有效时为高电平管脚对应连接在所述启动继电器的控制正端，一个有效时为低电平管脚对应连在接所述启动继电器的控制负端。
5.根据权利要求4所述的一种智能变电站过程层智能终端设备，其特征是所述每个出口组件中的FPGA模块与该组件中的各个所述出口继电器的连接，分别通过该组件中所述FPGA模块的每个有效时为高电平管脚对应连接所述出口继电器的控制正端，每个有效时为低电平管脚对应连接所述出口继电器的控制负端。
6.根据权利要求2所述的一种智能变电站过程层智能终端设备，其特征是所述CPU 处理器与所述控制FPGA模块通过高速总线连接，所述控制FPGA模块模拟出的控制信号输出口为高速串口，各FPGA模块之间通过各自模拟出的高数串口进行数据交互。
7.根据权利要求3所述的一种智能变电站过程层智能终端设备，其特征是所述控制组件及所述启动继电器均设置在CPU插件上，所述每个出口组件分别设置在对应的扩展插件上。
8.根据权利要求7所述的一种智能变电站过程层智能终端设备，其特征是所述CPU 插件和所述每个扩展控制插件均插装在一块背板上，通过该背板连接成一个完整的硬件系统。
9.根据权利要求1所述的一种智能变电站过程层智能终端设备，其特征是所述CPU 处理器为DSP或PowerPC芯片。
全文摘要
本发明涉及一种智能变电站过程层智能终端设备，包括控制组件，该智能终端设备还包括至少一个出口组件，所述控制组件包括CPU处理器和模拟出至少一个控制信号输出口的控制FPGA模块，所述CPU处理器的输出端与所述控制FPGA模块输入端控制连接，每个所述出口组件均包括出口FPGA模块和至少一个出口继电器，每个所述出口组件中所述出口FPGA模块与该出口组件中的每个出口继电器分别控制连接，所述控制FPGA模块所模拟出的所述每个控制信号输出口分别与对应的所述出口FPGA模块通讯连接。本发明技术方案中，CPU处理器发出的控制信号经多个FPGA芯片的多重校验后作用在出口继电器上，大大提高了控制的可靠性。
文档编号H02J13/00GK102420462SQ20111039297
公开日2012年4月18日 申请日期2011年12月1日 优先权日2011年12月1日
发明者周丽娟, 周水斌, 安永帅, 张克元, 朱小楷, 李刚, 王定国, 白申义 申请人:许昌许继软件技术有限公司, 许继电气股份有限公司, 许继集团有限公司