专利名称：具有过压、欠压和过流保护功能的总线接口输出级驱动电路的制作方法
技术领域：
本实用新型涉及一种输出级驱动电路，尤其是一种具有过压、欠压和过流保护功能的总线接口输出极驱动电路，属于总线驱动电路的技术领域。
背景技术：
图I为现有总线驱动电路的框图。一般来说，总线驱动电路由两部分组成，一部分是驱动输出级电路的控制逻辑，另一部分是总线驱动输出级电路。驱动电路的控制模块提供信号给输出级驱动电路，输出级驱动电路完成对总线的驱动；以及总线异常情况下，对输出级驱动电路自身的保护和对总线的隔离。一般情况下，对于驱动总线的输出驱动级而言，由于总线上会出线总线电压比输出驱动级的电源电压高或者比输出驱动级的低电平低的情况，平且在有的时候总线上电压的异常会造成总线输出级驱动电路的驱动电流过大而损害总线输出级驱动电路。所以在设计总线输出级驱动电路时，要针对这些总线的特定情况来实现输出级驱动电路的具体实现方式。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其结构紧凑，具有过压、欠压和过流保护，安全可
O按照本实用新型提供的技术方案，所述具有过压、欠压和过流保护功能的总线接口输出级驱动电路，包括PMOS上拉驱动电路及NMOS下拉驱动电路；所述PMOS上拉驱动电路包括第一 P型MOS管，所述第一 P型MOS管的栅极端与第一 N型高压MOS管的栅极端相连后形成连接端PGl，第一 P型MOS管的背栅端与源极端相连，且第一 P型MOS管的源极端分别与第二 P型MOS管、第六P型高压MOS管、第六P型MOS管及第七P型MOS管对应的背栅端及源极端相互连接；第一 P型MOS管的漏极端与源极端间通过第七电阻相连，且第一 P型MOS管的漏极端与第一 P型高压MOS管的漏极端相连；第一高压P型MOS管的背栅端、源极端均与第一 N型高压NMOS管的漏极端相连，且第一 P型高压MOS管的源极端通过第二电阻与第四P型高压MOS管的漏极端、第八P型高压MOS管的栅极端相连；第一 P型高压MOS管的栅极端与第二 P型高压MOS管的栅极端、第九P型高压MOS管的栅极端及第十P型高压MOS管的栅极端相连，且第一 P型高压MOS管的栅极端通过第三电阻与第三P型高压MOS管的漏极端相连；第一 N型高压MOS管的源极端与背栅端相连，并分别与第二 N型高压MOS管、第三 N型高压MOS管、第一 N型MOS管、第四N型高压MOS管及第五N型高压MOS管对应的背栅端及源极端相互连接，且第一 N型高压MOS管的源极端通过第八电阻与第十P型高压MOS管的源极端及背栅端相连；[0007]第二 P型MOS管的栅极端与第二 N型高压MOS管的栅极端相连后形成连接端PG2 ；第二 N型高压MOS管的漏极端与第二 P型高压MOS管的源极端、背栅端相连；第二 P型高压MOS管的漏极端与第二 P型MOS管的漏极端相连，第二 P型MOS管的漏极端与源极端间通过第六电阻相连；第二 N型高压MOS管的漏极端及第二 P型高压MOS管的源极端均通过第一电阻与第五P型高压MOS管的漏极端、第七P型高压MOS管的栅极端相连；第五P型高压MOS管的栅极端与第三P型高压MOS管的栅极端、第四P型高压MOS管的栅极端、第五N型高压MOS管的漏极端、第八P型MOS管的栅极端、漏极端、第十P型高压MOS管的源极端、背栅端及第十一 P型高压MOS管的栅极端相连；第五P型高压MOS管的背栅端、源极端与第三P型高压MOS管、第四P型高压MOS管、第六P型高压MOS管、第七P型高压MOS管及第八P型高压MOS管对应的背栅端、源极端相互连接后形成连接端F_NW ；第三P型高压MOS管对应于与第三电阻相连的漏极端与第六P型高压MOS管的栅 极端相连，第六P型高压MOS管的漏极端与第一寄生二极管的阳极端相连，第一寄生二极管的阴极端与第六P型高压MOS管的背栅端相连；第七P型高压MOS管的漏极端与第二寄生 二极管的阳极端相连，第二寄生二极管的阴极端与第七P型高压MOS管的背栅端相连；第八P型高压MOS管的漏极端与第三寄生二极管的阳极端相连，第三寄生二极管的阴极端与第八P型高压MOS管的背栅端相连；第七P型高压MOS管的漏极端、第八P型高压MOS管的漏极端与第i P型高压MOS管的源极端对应连接后形成输出端OUT ；第六P型MOS管的栅极端与第三N型高压MOS管的栅极端连接后形成电源端V_VDD ;第六P型MOS管的栅极端、第三N型高压MOS管的栅极端均与第一 N型MOS管的栅极端相连；第六P型MOS管的漏极端与第九P型高压MOS管的漏极端相连，第九P型高压MOS管的背栅端、源极端对应连接后与第九P型高压MOS管的栅极端、第三N型高压MOS管的漏极端相连；第六P型MOS管的漏极端、源极端通过第五电阻相连；第一 N型MOS管的漏极端与第四N型高压MOS管的漏极端相连后形成偏置连接端V_BP ;第四N型高压MOS管的漏极端与第四N型高压MOS管的栅极端、第五N型高压MOS管的栅极端相连；第七P型MOS管的漏极端与第十P型高压MOS管的漏极端相连，第七P型MOS管的漏极端通过第四电阻与第七P型MOS管源极端、背栅端相连；第七P型MOS管的栅极端形成电源端￥_￥00-;第八P型MOS管的背栅端、第九P型MOS管的背栅端、第十P型MOS管的背栅端与第十一 P型MOS管的背栅端相互连接，且第十一 P型MOS管的漏极端与第十P型MOS管的源极端相连，第十一 P型MOS管的漏极端、第十P型MOS管的源极端与第八P型MOS管的背栅端、第九P型MOS管的背栅端、第十P型MOS管的背栅端及第十一 P型MOS管的背栅端相互连接；所述NMOS下拉驱动电路包括第十三P型高压MOS管，所述第十三P型高压MOS管的栅极端与第三N型MOS管的栅极端对应连接后形成连接端NGl ;第十三P型高压MOS管的源极端、背栅端分别与第十四P型高压MOS管、第十一 P型高压MOS管、第三P型MOS管、第十七P型高压MOS管、第十八P型高压MOS管对应的源极端、背栅端相互连接，且第十三P型高压MOS的源极端、背栅端通过第十一电阻与第八N型高压MOS管的源极端、背栅端相互连接；第十三P型高压MOS管的漏极端与第十五P型高压MOS管的漏极端、第六N型高压MOS管的源极端、背栅端相互连接，且第十三P型高压MOS管的漏极端通过第九电阻与第十N型高压MOS管的漏极端、第十三N型高压MOS管的栅极端相连；第十五P型高压MOS管的栅极端、背栅端、源极端及第六N型高压MOS管的漏极端均与第三N型MOS管的漏极端相连；第三N型MOS管的背栅端、源极端与第四N型MOS管、第二 N型MOS管、第四N型MOS管对应的背栅端、源极端相互连接，且第三N型MOS管的背栅端、源极端均与第十五N型高压MOS管的漏极端相连；第六N型高压MOS管的栅极端与第七N型高压MOS管的栅极端、第十五N型高压MOS管、第十二 N型高压MOS管的漏极端、第i^一 P型高压MOS管的漏极端及第十九P型高压MOS管的漏极端相连；第十四P型高压MOS管与第四N型MOS管的栅极端对应连接后形成连接端NG2 ;第十四P型高压MOS管的漏极端与第十六P型高压MOS管的漏极端、第七N型高压MOS管的源极端与栅极端相连，且第十四P型高压MOS管的漏极端通过第十电阻与第十一 N型高压 MOS管的漏极端、第十四N型高压MOS管的栅极端相连；第十六P型高压MOS管的栅极端、源极端、背栅端及第七N型高压MOS管的漏极端均与第四N型MOS管的漏极端相连；第十N型高压MOS管的栅极端与第十一 N型高压MOS管的栅极端、第十二 N型高压MOS管的栅极端相连；第十N型高压MOS管的背栅端、源极端与第十一 N型高压MOS管、第十二 N型高压MOS管对应的背栅端、源极端相互连接；第十一 N型高压MOS管的栅极端还与第十八P型高压MOS管的漏极端、第八N型高压MOS管的源极端、背栅端相连；第十三N型高压MOS管、第十四N型高压MOS管及第十五N型高压MOS管对应的背栅端、源极端相互连接，且第十三N型高压MOS管、第十四N型高压MOS管及第十五N型高压MOS管对应的背栅端、源极端与第十N型高压MOS管、第i^一 N型高压MOS管、第十二 N型高压MOS管对应的背栅端、源极端相互连接；第十五N型高压MOS管的源极端与第四寄生二极管的阳极端相连，第四寄生二极管的阴极端与第十五N型高压MOS管的漏极端相连、第十四N型高压MOS管的源极端、背栅端与第五寄生二极管的阳极端相连，第五寄生二极管的阴极端与第十四N型高压MOS管的漏极端相连，第十三N型高压MOS管的背栅端、源极端与第六寄生二极管的阳极端相连，第六寄生二极管的阴极端与第十三N型高压MOS管的漏极端相连；第十三N型高压MOS管、第十四N型高压MOS管的漏极端对应连接后与输出端OUT相连；第十一 P型高压MOS管的漏极端与第十九P型高压MOS管的漏极端相连，第十一 P型高压MOS管的栅极端与第二 N型MOS管的栅极端对应连接后形成连接端V_GND，且第十一P型高压MOS管的栅极端还与第三P型MOS管的栅极端相连；第十九P型高压MOS管的栅极端、源极端、背栅端均与第二 N型MOS管的漏极端相连；第十九P型高压MOS管的漏极端与第八N型高压MOS管的栅极端相连；第三P型MOS管的漏极端与第十七P型高压MOS管的漏极端、栅极端相互连接后形成连接端V_BN ;第十七P型高压MOS管的栅极端与第十八P型高压MOS管的栅极端相连；第八N型高压MOS管的漏极端与第四N型MOS管的漏极端相连，第四N型MOS管的栅极端形成连接端V_GND-;第三第十一电阻对应与第八N型高压MOS管的背栅端、源极端相连的一端与第五N型MOS管的栅极端、第五N型MOS管的漏极端、第九N型高压MOS管的栅极端相连 ’第五N型MOS管的源极端与第六N型MOS管的栅极端、漏极端相连，第六N型MOS管的源极端与第七N型MOS管的栅极端、漏极端相连；第七N型MOS管的源极端与第九N型高压MOS管的漏极端相连；第五N型MOS管的背栅端、第六N型MOS管的背栅端、第七N型MOS管的背栅端及第九N型高压MOS管的背栅端相互连接，且第七N型MOS管的源极端、第九P型高压MOS管的漏极端均与第九N型高压MOS管的背栅端相连；第九N型高压MOS管的源极端通过第十二电阻与输出端OUT相连。所述第一 P型MOS管、第二 P型MOS管、第六P型MOS管、第七P型MOS管、第十三P型高压MOS管、第十四P型高压MOS管、第i^一 P型MOS管、第三P型MOS管、第十七P型高压MOS管及第十八P型高压MOS管对应的源极端、背栅端均与外部电源VDD相连，第六P型高压MOS管的漏极端、第一寄生二极管的阳极端均与外部电源VDD相连；第八N型高压MOS管的源极端、背栅端通过第十一电阻与外部电源VDD相连； 第一 N型高压MOS管、第二 N型高压MOS管、第三N型高压MOS管、第一 N型MOS管、第四N型高压MOS管、第五N型高压MOS管、第三N型MOS管、第四N型MOS管、第二 N型MOS管及第四N型MOS管对应的源极端、背栅端均与外部GND相连，第十P型高压MOS管的源极端、背栅端通过第八电阻与外部GND相连，第十五N型高压MOS管及第四寄生二极管的阴极端均与外部GND相连。所述第一 N型高压MOS管、第二 N型高压MOS管、第三N型高压MOS管、第四N型高压MOS管、第五N型高压MOS管、第六N型高压MOS管、第七N型高压MOS管及第八N型高压MOS管采用漏端隔离管，且对应的隔离阱均连接到外部电源VDD。所述第九N型高压MOS管、第十N型高压MOS管、第i^一 N型高压MOS管、第十二N型高压MOS管、第十三N型高压MOS管、第十四N型高压MOS管、第十五N型高压MOS管、第五N型MOS管、第六N型MOS管及第七N型MOS管均采用漏端隔离管，其对应的隔离阱相互连接并接到节点F_NW。所述第五N型MOS管、第六N型MOS管、第七N型MOS管及第九N型高压MOS管采用漏端隔离管，且均分布于同一个隔离阱内。所述第十N型高压MOS管、第i^一 N型高压MOS管、第十二 N型高压MOS管、第十三N型高压MOS管、第十四N型高压MOS管及第十五N型高压MOS管均采用漏端隔离管，且均布置于一个N型隔离讲内。本实用新型的优点总线接口输出级驱动电路输入端与驱动电路控制模块相连，输出端与总线接口相连；连接端V_BP与连接端V_BN分别与偏置源相连。总线接口输出级驱动电路包括PMOS上拉驱动电路及NMOS下拉驱动电路，总线接口输出级驱动电路中的PMOS上拉驱动电路、NMOS下拉驱动电路能够根据驱动电路控制模块输入的控制信号及总线接口的电压进行对应配合，能够对过压、欠压和过流情况进行有效保护，提高输出级驱动电路的可靠性。
图I为现有总线驱动电路的框图。图2为本实用新型总线驱动电路的框图。图3为本实用新型的结构原理图。
具体实施方式
[0030]下面结合具体附图和实施例对本实用新型作进一步说明。如图3所示所述具有过压、欠压和过流保护功能的总线接口输出级驱动电路，包括PMOS上拉驱动电路及NMOS下拉驱动电路；所述PMOS上拉驱动电路包括第一 P型MOS管PMl，所述第一 P型MOS管的栅极端与第一 N型高压MOS管HNMl的栅极端相连后形成连接端PGl，第一 P型MOS管PMl的背栅端与源极端相连，且第一 P型MOS管PMl的源极端分别与第二 P型MOS管PM2、第六P型高压MOS管HPM6、第六P型MOS管PM6及第七P型MOS管PM7对应的背栅端及源极端相互连接；第一P型MOS管PMl的漏极端与源极端间通过第七电阻R7相连，且第一 P型MOS管PMl的漏极端与第一 P型高压MOS管HPMl的漏极端相连；第一高压P型MOS管HPMl的背栅端、源极端均与第一 N型高压NMOS管HNMl的漏极端相连，且第一 P型高压MOS管HPMl的源极端通过第二电阻R2与第四P型高压MOS管HPM4的漏极端、第八P型高压MOS管HPM8的栅极端相连；第一 P型高压MOS管HPMl的栅极端与第二P型高压MOS管HPM2的栅极端、第九P型高压MOS管HPM9的栅极端及第十P型高压MOS管HPMlO的栅极端相连，且第一 P型高压MOS管HPMl的栅极端通过第三电阻R3与第三P型高 压MOS管HPM3的漏极端相连；第一 N型高压MOS管HNMl的源极端与背栅端相连，并分别与第二 N型高压MOS管HNM2、第三N型高压MOS管HNM3、第一 N型MOS管NMl、第四N型高压MOS管HNM4及第五N型高压MOS管HNM5对应的背栅端及源极端相互连接，且第一 N型高压MOS管HNMl的源极端通过第八电阻R8与第十P型高压MOS管HPMlO的源极端及背栅端相连；第二 P型MOS管PM2的栅极端与第二 N型高压MOS管HNM2的栅极端相连后形成连接端PG2 ;第二 N型高压MOS管HNM2的漏极端与第二 P型高压MOS管HPM2的源极端、背栅端相连;第二 P型高压MOS管HPM2的漏极端与第二 P型MOS管PM2的漏极端相连，第二 P型MOS管PM2的漏极端与源极端间通过第六电阻R6相连；第二 N型高压MOS管HNM2的漏极端及第二 P型高压MOS管HPM2的源极端均通过第一电阻Rl与第五P型高压MOS管HPM5的漏极端、第七P型高压MOS管HPM7的栅极端相连；第五P型高压MOS管HPM5的栅极端与第三P型高压MOS管HPM3的栅极端、第四P型高压MOS管HPM4的栅极端、第五N型高压MOS管HNM5的漏极端、第八P型MOS管PM8的栅极端、漏极端、第十P型高压MOS管HPMlO的源极端、背栅端及第十一 P型高压MOS管HPMll的栅极端相连；第五P型高压MOS管HPM5的背栅端、源极端与第三P型高压MOS管HPM3、第四P型高压MOS管HPM4、第六P型高压MOS管HPM6、第七P型高压MOS管HPM7及第八P型高压MOS管HPM8对应的背栅端、源极端相互连接后形成连接端F_NW ;第八P型MOS管PM8的栅极端与第十P型高压MOS管HPMlO的源极端相连后形成节点PS C。第三P型高压MOS管HPM3对应于与第三电阻R3相连的漏极端与第六P型高压MOS管HPM6的栅极端相连，第六P型高压MOS管HPM6的漏极端与第一寄生二极管Dl的阳极端相连，第一寄生二极管Dl的阴极端与第六P型高压MOS管HPM6的背栅端相连；第七P型高压MOS管HPM7的漏极端与第二寄生二极管D2的阳极端相连，第二寄生二极管D2的阴极端与第七P型高压MOS管HPM7的背栅端相连；第八P型高压MOS管HPM8的漏极端与第三寄生二极管D3的阳极端相连，第三寄生二极管D3的阴极端与第八P型高压MOS管HPM8的背栅端相连；第七P型高压MOS管HPM7的漏极端、第八P型高压MOS管HPM8的漏极端与第H^一 P型高压MOS管HPMll的源极端对应连接后形成输出端OUT ；[0036]第六P型MOS管PM6的栅极端与第三N型高压MOS管HNM3的栅极端连接后形成电源端V_VDD ;第六P型MOS管PM6的栅极端、第三N型高压MOS管HNM3的栅极端均与第一N型MOS管匪I的栅极端相连；第六P型MOS管PM6的漏极端与第九P型高压MOS管HPM9的漏极端相连，第九P型高压MOS管HPM9的背栅端、源极端对应连接后与第九P型高压MOS管HPM9的栅极端、第三N型高压MOS管HNM3的漏极端相连；第六P型MOS管PM6的漏极端、源极端通过第五电阻R5相连；第一 N型MOS管匪I的漏极端与第四N型高压MOS管HNM4的漏极端相连后形成偏置连接端V_BP ;第四N型高压MOS管HNM4的漏极端与第四N型高压MOS管HNM4的栅极端、第五N型高压MOS管HNM5的栅极端相连；第七P型MOS管PM7的漏极端与第十P型高压MOS管HPMlO的漏极端相连，第七P型MOS管PM7的漏极端通过第四电阻R4与第七P型MOS管PM7的源极端、背栅端相连；第七P型MOS管PM7的栅极端形成电源端V_VDD_ ；第八P型MOS管PM8的背栅端、第九P型MOS管PM9的背栅端、第十P型MOS管 PMlO的背栅端与第i^一 P型MOS管HPMll的背栅端相互连接，且第i^一 P型MOS管HPMll的漏极端与第十P型MOS管PMlO的源极端相连，第i^一 P型MOS管HPMll的漏极端、第十P型MOS管PMlO的源极端与第八P型MOS管PM8的背栅端、第九P型MOS管PM9的背栅端、第十P型MOS管PMlO的背栅端及第i^一 P型MOS管HPMll的背栅端相互连接；所述NMOS下拉驱动电路包括第十三P型高压MOS管HPM13，所述第十三P型高压MOS管HPM13的栅极端与第三N型MOS管匪3的栅极端对应连接后形成连接端NGl ;第十三P型高压MOS管HPM13的源极端、背栅端分别与第十四P型高压MOS管HPM14、第i^一 P型高压MOS管HPM11、第三P型MOS管PM3、第十七P型高压MOS管HPM17、第十八P型高压MOS管HPM18对应的源极端、背栅端相互连接，且第十三P型高压M0SHPM13的源极端、背栅端通过第十一电阻Rll与第八N型高压MOS管HNM8的源极端、背栅端相互连接；第十三P型高压MOS管HPM13的漏极端与第十五P型高压MOS管HPM15的漏极端、第六N型高压MOS管HNM6的源极端、背栅端相互连接，且第十三P型高压MOS管HPM13的漏极端通过第九电阻R9与第十N型高压MOS管HNMlO的漏极端、第十三N型高压MOS管HNM13的栅极端相连；第十五P型高压MOS管HPM15的栅极端、背栅端、源极端及第六N型高压MOS管HNM6的漏极端均与第三N型MOS管匪3的漏极端相连；第三N型MOS管匪3的背栅端、源极端与第四N型MOS管NM4、第二 N型MOS管匪2、第四N型MOS管NM4对应的背栅端、源极端相互连接，且第三N型MOS管匪3的背栅端、源极端均与第十五N型高压MOS管HNMl5的漏极端相连；第六N型高压MOS管HNM6的栅极端与第七N型高压MOS管HNM7的栅极端、第十五N型高压MOS管HNM15、第十二 N型高压MOS管HNM12的漏极端、第i^一 P型高压MOS管HPMll的漏极端及第十九P型高压MOS管HPM19的漏极端相连；第十四P型高压MOS管HPM14与第四N型MOS管NM4的栅极端对应连接后形成连接端NG2 ;第十四P型高压MOS管HPM14的漏极端与第十六P型高压MOS管HPM16的漏极端、第七N型高压MOS管HNM7的源极端与栅极端相连，且第十四P型高压MOS管HPM14的漏极端通过第十电阻RlO与第i^一 N型高压MOS管HNMll的漏极端、第十四N型高压MOS管HNM14的栅极端相连；第十六P型高压MOS管HPM16的栅极端、源极端、背栅端及第七N型高压MOS管HNM7的漏极端均与第四N型MOS管NM4的漏极端相连；[0043]第十N型高压MOS管HNMlO的栅极端与第i^一 N型高压MOS管HNMll的栅极端、第十二 N型高压MOS管HNM12的栅极端相连；第十N型高压MOS管HNMlO的背栅端、源极端与第i^一 N型高压MOS管HNMlI、第十二 N型高压MOS管HNM12对应的背栅端、源极端相互连接；第^^一 N型高压MOS管HNMlI的栅极端还与第十八P型高压MOS管HPM18的漏极端、第八N型高压MOS管HNM8的源极端、背栅端相连，且第十三N型高压MOS管HNM13、第十四N型高压MOS管HNM14及第十五N型高压MOS管HNM15对应的背栅端、源极端与第十N型高压MOS管HNM10、第^^一 N型高压MOS管HNM11、第十二 N型高压MOS管HNM12对应的背栅端、源极端相互连接；第十三N型高压MOS管HNM13、第十四N型高压MOS管HNM14及第十五N型高压MOS管HNM15对应的背栅端、源极端相互连接；第十五N型高压MOS管HNM15的源极端与第四寄生二极管D4的阳极端相连，第四寄生二极管D4的阴极端与第十五N型高压MOS管HNM15的漏极端相连、第十四N型高压MOS管HNM14的源极端、背栅端与第五寄生二极管D5的阳极端相连，第五寄生二极管D5的阴极端与第十四N型高压MOS管HNM14的漏极端相连，第十三N型高压MOS管HNM13的背栅端、源极端与第六寄生二极管D6的阳极端相连，第六寄生二极管D6的阴极端与第十三N型高压MOS管HNM13的漏极端相连；第十三 N型高压MOS管HNM13、第十四N型高压MOS管HNM14的漏极端对应连接后与输出端OUT相连；第^^一 P型高压MOS管HPMl I的漏极端与第十九P型高压MOS管HPM19的漏极端相连，第i^一 P型高压MOS管HPMll的栅极端与第二 N型MOS管匪2的栅极端对应连接后形成连接端V_GND，且第i^一 P型高压MOS管HPMll的栅极端还与第三P型MOS管PM3的栅极端相连；第十九P型高压MOS管HPM19的栅极端、源极端、背栅端均与第二 N型MOS管匪2的漏极端相连；第十九P型高压MOS管HPM19的漏极端与第八N型高压MOS管HNM8的栅极端相连；第三P型MOS管PM3的漏极端与第十七P型高压MOS管HPM17的漏极端、栅极端相互连接后形成连接端V_BN ;第十七P型高压MOS管HPM17的栅极端与第十八P型高压MOS管HPM18的栅极端相连；第八N型高压MOS管HNM8的漏极端与第四N型MOS管NM4的漏极端相连，第四N型MOS管NM4的栅极端形成连接端V_GND-;第三第i^一电阻Rll对应与第八N型高压MOS管HNM8的背栅端、源极端相连的一端与第五N型MOS管NM5的栅极端、第五N型MOS管NM5的漏极端、第九N型高压MOS管HNM9的栅极端相连；第五N型MOS管NM5的源极端与第六N型MOS管NM6的栅极端、漏极端相连，第六N型MOS管NM6的源极端与第七N型MOS管匪7的栅极端、漏极端相连；第七N型MOS管匪7的源极端与第九N型高压MOS管HNM9的漏极端相连 ’第五N型MOS管匪5的背栅端、第六N型MOS管NM6的背栅端、第七N型MOS管匪7的背栅端及第九N型高压MOS管HNM9的背栅端相互连接，且第七N型MOS管匪7的源极端、第九P型高压MOS管HNM9的漏极端均与第九N型高压MOS管HNM9的背栅端相连；第九N型高压MOS管HNM9的源极端通过第十二电阻R12与输出端OUT相连。第十三N型高压MOS管HNM13的源极端与第十五N型高压MOS管HNM15、第十四N型高压MOS管HNM14的源极端相连后形成节点F_PW ;第^^一电阻Rll对应于与第八N型高压MOS管HNM8的源极端、背栅端相连后形成节点NS_C。所述第一 P型MOS管PMl、第二 P型MOS管PM2、第六P型MOS管PM6、第七P型MOS管PM7、第十三P型高压MOS管HPM13、第十四P型高压MOS管HPM14、第^^一 P型MOS管HPMlI、第三P型MOS管PM3、第十七P型高压MOS管HPM17及第十八P型高压MOS管HPM18对应的源极端、背栅端均与外部电源VDD相连，第六P型高压MOS管HPM6的漏极端、第一寄生二极管Dl的阳极端均与外部电源VDD相连；第八N型高压MOS管HNM8的源极端、背栅端通过第i^一电阻Rll与外部电源VDD相连；第一 N型高压MOS管HNMl、第二 N型高压MOS管HNM2、第三N型高压MOS管HNM3、第一 N型MOS管匪I、第四N型高压MOS管HNM4、第五N型高压MOS管HNM5、第三N型MOS管匪3、第四N型MOS管NM4、第二 N型MOS管匪2及第四N型MOS管NM4对应的源极端、背栅端均与外部GND相连，第十P型高压MOS管HPMlO的源极端、背栅端通过第八电阻R8与外部GND相连，第十五N型高压MOS管HNM15及第四寄生二极管Dl的阴极端均与外部GND相连。所述NMOS下拉驱动电路中第六N型高压MOS管HNM6、第七N型高压MOS管HNM7、第八N型高压MOS管HNM8、第九N型高压MOS管HNM9、第十N型高压MOS管HNM10、第^^一 N型高压MOS管HNM11、第十二 N型高压MOS管HNM12、第十三N型高压MOS管HNM13、第十四 N型高压MOS管HNM14及第十五N型高压MOS管HNM15均采用漏端隔离管，且均布置于一个N型隔离阱内。所述第五N型MOS管匪5、第六N型MOS管NM6及第七N型MOS管匪7均采用漏端
隔离管。所述第六N型高压MOS管HNM6、第七N型高压MOS管HNM7、第八N型高压MOS管HNM8、第九N型高压MOS管HNM9、第十N型高压MOS管HNM10、第^^一 N型高压MOS管HNMlI、第十二 N型高压MOS管HNM12、第十三N型高压MOS管HNM13、第十四N型高压MOS管HNM14及第十五N型高压MOS管HNM15对应的隔离阱ISO与第五N型MOS管匪5、第六N型MOS管NM6及第七N型MOS管匪7对应的隔离阱ISO相互连接后与连接端F_NW相连。所述总线接口输出级驱动电路中的其他隔离管对应的隔离阱均接在电源电位上。如图2所示为驱动电路控制模块与总线接口输出级驱动电路相对应配合的结构框图。。驱动电路控制模块的输入DE为驱动器使能信号；DI为驱动器输入控制信号；VDD为外部电源；GND为地；0UT为总线上的电平信号。驱动电路控制模块会根据输入的5个信号的值来控制总线输出级驱动信号，总线输出级驱动信号会保证正确驱动总线的同时，实现过压、欠压和过流保护，并保证在电源掉电和异常情况下与总线有效隔离。图2中的对应输出引脚与图3中的连接端对应相连。驱动电路控制模块与现有输出级驱动电路的驱动电路控制模块相一致。驱动电路控制模块主要包括欠压检测比较器及过压检测比较器，通过欠压检测比较器检测总线电压是否低于地电平GND，通过过压检测比较器用于检测总线电平是否高于电源VDD ;同时驱动电路控制模块还包括相应的组合逻辑电路；通过组合逻辑电路根据输入的DE驱动器使能信号，DI驱动器驱动输入信号和总线信号电平决定输出控制信号来控制总线接口输出级驱动电路。如图2和图3所示根据总线驱动电路的工作情况，分3个状态来描述总线驱动输出级电路的工作原理。具体地I)、当电源上电，DE = 0时，总线接口输出级驱动电路关断；表I电源上电，DE = 0时，驱动电路控制模块输出信号状态
权利要求1.一种具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其特征是包括PMOS上拉驱动电路及NMOS下拉驱动电路；所述PMOS上拉驱动电路包括第一 P型MOS管(PMl )，所述第一 P型MOS管的栅极端与第一 N型高压MOS管(HNM1)的栅极端相连后形成连接端PGl，第一 P型MOS管(PMl)的背栅端与源极端相连，且第一 P型MOS管(PMl)的源极端分别与第二 P型MOS管(PM2)、第六P型高压MOS管(HPM6)、第六P型MOS管(PM6)及第七P型MOS管(PM7)对应的背栅端及源极端相互连接；第一 P型MOS管(PMl)的漏极端与源极端间通过第七电阻(R7)相连，且第一 P型MOS管(PMl)的漏极端与第一 P型高压MOS管(HPMl)的漏极端相连；第一高压P型MOS管(HPMl)的背栅端、源极端均与第一 N型高压NMOS管(HNMl)的漏极端相连，且第一 P型高压MOS管(HPMl)的源极端通过第二电阻(R2)与第四P型高压MOS管(HPM4)的漏极端、第八P型高压MOS管(HPM8)的栅极端相连；第一 P型高压MOS管(HPMl)的栅极端与第二 P型高压MOS管(HPM2)的栅极端、第九P型高压MOS管(HPM9)的栅极端及第十P型高压MOS管(HPMlO)的栅极端相连，且第一 P型高压MOS管(HPMl)的栅极端通过第三电阻(R3)与第三P型高压MOS管(HPM3)的漏极端相连； 第一 N型高压MOS管(HNMl)的源极端与背栅端相连，并分别与第二 N型高压MOS管(HNM2)、第三N型高压MOS管(HNM3)、第一 N型MOS管(NM1)、第四N型高压MOS管(HNM4)及第五N型高压MOS管(HNM5)对应的背栅端及源极端相互连接，且第一 N型高压MOS管(HNMl)的源极端通过第八电阻(R8)与第十P型高压MOS管(HPMlO)的源极端及背栅端相连； 第二 P型MOS管(PM2)的栅极端与第二 N型高压MOS管(HNM2)的栅极端相连后形成连接端PG2 ;第二 N型高压MOS管(HNM2)的漏极端与第二 P型高压MOS管(HPM2)的源极端、背栅端相连；第二 P型高压MOS管(HPM2)的漏极端与第二 P型MOS管(PM2)的漏极端相连，第二 P型MOS管(PM2)的漏极端与源极端间通过第六电阻(R6)相连；第二 N型高压MOS管(HNM2)的漏极端及第二 P型高压MOS管(HPM2)的源极端均通过第一电阻(Rl)与第五P型高压MOS管(HPM5)的漏极端、第七P型高压MOS管(HPM7)的栅极端相连； 第五P型高压MOS管(HPM5)的栅极端与第三P型高压MOS管(HPM3)的栅极端、第四P型高压MOS管(HPM4)的栅极端、第五N型高压MOS管(HNM5)的漏极端、第八P型MOS管(PM8)的栅极端、漏极端、第十P型高压MOS管(HPMlO)的源极端、背栅端及第十一 P型高压MOS管(HPMll)的栅极端相连；第五P型高压MOS管(HPM5)的背栅端、源极端与第三P型高压MOS管(HPM3)、第四P型高压MOS管(HPM4)、第六P型高压MOS管(HPM6)、第七P型高压MOS管(HPM7)及第八P型高压MOS管(HPM8)对应的背栅端、源极端相互连接后形成连接端F_NW ； 第三P型高压MOS管(HPM3)对应于与第三电阻(R3)相连的漏极端与第六P型高压MOS管(HPM6)的栅极端相连，第六P型高压MOS管(HPM6)的漏极端与第一寄生二极管(Dl)的阳极端相连，第一寄生二极管(Dl)的阴极端与第六P型高压MOS管(HPM6)的背栅端相连；第七P型高压MOS管(HPM7)的漏极端与第二寄生二极管(D2)的阳极端相连，第二寄生二极管(D2)的阴极端与第七P型高压MOS管(HPM7)的背栅端相连；第八P型高压MOS管(HPM8)的漏极端与第三寄生二极管(D3)的阳极端相连，第三寄生二极管(D3)的阴极端与第八P型高压MOS管(HPM8)的背栅端相连；第七P型高压MOS管(HPM7)的漏极端、第八P型高压MOS管(HPM8)的漏极端与第i^一 P型高压MOS管(HPMll)的源极端对应连接后形成输出端OUT ； 第六P型MOS管(PM6)的栅极端与第三N型高压MOS管(HNM3)的栅极端连接后形成电源端V_VDD ;第六P型MOS管(PM6)的栅极端、第三N型高压MOS管(HNM3)的栅极端均与第一 N型MOS管(匪I)的栅极端相连 ’第六P型MOS管(PM6)的漏极端与第九P型高压MOS管(HPM9)的漏极端相连，第九P型高压MOS管(HPM9)的背栅端、源极端对应连接后与第九P型高压MOS管(HPM9)的栅极端、第三N型高压MOS管(HNM3)的漏极端相连；第六P型MOS管(PM6)的漏极端、源极端通过第五电阻(R5)相连； 第一 N型MOS管(匪I)的漏极端与第四N型高压MOS管(HNM4)的漏极端相连后形成偏置连接端^^卩；第四N型高压MOS管(HNM4)的漏极端与第四N型高压MOS管(HNM4)的栅极端、第五N型高压MOS管(HNM5)的栅极端相连；第七P型MOS管(PM7)的漏极端与第十P型高压MOS管(HPMlO)的漏极端相连，第七P型MOS管(PM7)的漏极端通过第四电阻(R4)与第七P型MOS管(PM7)的源极端、背栅端相连；第七P型MOS管(PM7)的栅极端形成电源端 VJDD-； 第八P型MOS管(PM8)的背栅端、第九P型MOS管(PM9)的背栅端、第十P型MOS管(PMlO)的背栅端与第i^一 P型MOS管(HPMll)的背栅端相互连接，且第i^一 P型MOS管(HPMll)的漏极端与第十P型MOS管(PMlO)的源极端相连，第i^一 P型MOS管(HPMll)的漏极端、第十P型MOS管(PMlO)的源极端与第八P型MOS管(PM8)的背栅端、第九P型MOS管(PM9)的背栅端、第十P型MOS管(PMlO)的背栅端及第i^一 P型MOS管(HPMll)的背栅端相互连接； 所述NMOS下拉驱动电路包括第十三P型高压MOS管(HPM13)，所述第十三P型高压MOS管(HPM13)的栅极端与第三N型MOS管(匪3)的栅极端对应连接后形成连接端NGl ;第十三P型高压MOS管(HPM13)的源极端、背栅端分别与第十四P型高压MOS管(HPM14)、第i^一P型高压MOS管(HPM11)、第三P型MOS管(PM3)、第十七P型高压MOS管(HPM17)、第十八P型高压MOS管(HPM18)对应的源极端、背栅端相互连接，且第十三P型高压MOS (HPMl3)的源极端、背栅端通过第十一电阻(Rll)与第八N型高压MOS管(HNM8)的源极端、背栅端相互连接； 第十三P型高压MOS管(HPM13)的漏极端与第十五P型高压MOS管(HPM15)的漏极端、第六N型高压MOS管(HNM6)的源极端、背栅端相互连接，且第十三P型高压MOS管(HPM13)的漏极端通过第九电阻(R9 )与第十N型高压MOS管(HNM10 )的漏极端、第十三N型高压MOS管(HNM13)的栅极端相连；第十五P型高压MOS管(HPM15)的栅极端、背栅端、源极端及第六N型高压MOS管(HNM6)的漏极端均与第三N型MOS管(匪3)的漏极端相连；第三N型MOS管(匪3)的背栅端、源极端与第四N型MOS管(NM4)、第二 N型MOS管(匪2)、第四N型MOS管(NM4)对应的背栅端、源极端相互连接，且第三N型MOS管(匪3)的背栅端、源极端均与第十五N型高压MOS管(HNM15)的漏极端相连； 第六N型高压MOS管(HNM6)的栅极端与第七N型高压MOS管(HNM7)的栅极端、第十五N型高压MOS管(HNM15)、第十二 N型高压MOS管(HNM12)的漏极端、第^^一 P型高压MOS管(HPMll)的漏极端及第十九P型高压MOS管(HPM19)的漏极端相连； 第十四P型高压MOS管(HPM14)与第四N型MOS管(NM4)的栅极端对应连接后形成连接端NG2 ;第十四P型高压MOS管(HPM14)的漏极端与第十六P型高压MOS管(HPM16)的漏极端、第七N型高压MOS管(HNM7)的源极端与栅极端相连，且第十四P型高压MOS管(HPM14)的漏极端通过第十电阻(RlO)与第十一 N型高压MOS管(HNMll)的漏极端、第十四N型高压MOS管(HNM14)的栅极端相连；第十六P型高压MOS管(HPM16)的栅极端、源极端、背栅端及第七N型高压MOS管(HNM7)的漏极端均与第四N型MOS管(NM4)的漏极端相连； 第十N型高压MOS管(HNMlO)的栅极端与第i^一 N型高压MOS管(HNMll)的栅极端、第十二N型高压MOS管(HNM12)的栅极端相连；第十N型高压MOS管(HNMlO)的背栅端、源极端与第i^一 N型高压MOS管(HNM11 )、第十二 N型高压MOS管(HNM12 )对应的背栅端、源极端相互连接；第^^一 N型高压MOS管(HNMl I)的栅极端还与第十八P型高压MOS管(HPM18)的漏极端、第八N型高压MOS管(HNM8)的源极端、背栅端相连；第十三N型高压MOS管(HNM13)、第十四N型高压MOS管(HNM14)及第十五N型高压MOS管(HNM15)对应的背栅端、源极端相互连接，且第十三N型高压MOS管(HNM13)、第十四N型高压MOS管(HNM14)及第十五N型高压MOS管(HNM15)对应的背栅端、源极端与第十N型高压MOS管(HNM10)、第i^一 N型·高压MOS管(HNM11)、第十二 N型高压MOS管(HNM12)对应的背栅端、源极端相互连接；第十五N型高压MOS管(HNM15)的源极端与第四寄生二极管(D4)的阳极端相连，第四寄生二极管(D4)的阴极端与第十五N型高压MOS管(HNM15)的漏极端相连、第十四N型高压MOS管(HNM14)的源极端、背栅端与第五寄生二极管(D5)的阳极端相连，第五寄生二极管(D5)的阴极端与第十四N型高压MOS管(HNM14)的漏极端相连，第十三N型高压MOS管(HNM13)的背栅端、源极端与第六寄生二极管(D6)的阳极端相连，第六寄生二极管(D6)的阴极端与第十三N型高压MOS管(HNM13)的漏极端相连；第十三N型高压MOS管(HNM13)、第十四N型高压MOS管(HNM14)的漏极端对应连接后与输出端OUT相连； 第i^一 P型高压MOS管(HPMll)的漏极端与第十九P型高压MOS管(HPM19)的漏极端相连，第i^一 P型高压MOS管(HPMll)的栅极端与第二 N型MOS管(匪2)的栅极端对应连接后形成连接端V_GND，且第i^一 P型高压MOS管(HPMll)的栅极端还与第三P型MOS管(PM3)的栅极端相连；第十九P型高压MOS管(HPM19)的栅极端、源极端、背栅端均与第二N型MOS管(匪2)的漏极端相连；第十九P型高压MOS管(HPM19)的漏极端与第八N型高压MOS管(HNM8)的栅极端相连；第三P型MOS管(PM3)的漏极端与第十七P型高压MOS管(HPM17)的漏极端、栅极端相互连接后形成连接端V_BN ;第十七P型高压MOS管(HPM17)的栅极端与第十八P型高压MOS管(HPM18)的栅极端相连； 第八N型高压MOS管(HNM8)的漏极端与第四N型MOS管(NM4)的漏极端相连，第四N型MOS管(NM4)的栅极端形成连接端V_GND-;第三第i^一电阻(RlI)对应与第八N型高压MOS管(HNM8)的背栅端、源极端相连的一端与第五N型MOS管(匪5)的栅极端、第五N型MOS管(匪5)的漏极端、第九N型高压MOS管(HNM9)的栅极端相连；第五N型MOS管(匪5)的源极端与第六N型MOS管(NM6)的栅极端、漏极端相连，第六N型MOS管(NM6)的源极端与第七N型MOS管(匪7)的栅极端、漏极端相连；第七N型MOS管(匪7)的源极端与第九N型高压MOS管(HNM9)的漏极端相连；第五N型MOS管(NM5)的背栅端、第六N型MOS管(NM6)的背栅端、第七N型MOS管(匪7)的背栅端及第九N型高压MOS管(HNM9)的背栅端相互连接，且第七N型MOS管(匪7)的源极端、第九P型高压MOS管(HNM9)的漏极端均与第九N型高压MOS管(HNM9)的背栅端相连；第九N型高压MOS管(HNM9)的源极端通过第十二电阻(R12)与输出端OUT相连。
2.根据权利要求I所述的具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其特征是所述第一 P型MOS管(PMl )、第二 P型MOS管(PM2)、第六P型MOS管(PM6)、第七P型MOS管(PM7)、第十三P型高压MOS管(HPM13)、第十四P型高压MOS管(HPM14)、第i^一 P型MOS管(HPM11)、第三P型MOS管(PM3)、第十七P型高压MOS管(HPMl7)及第十八P型高压MOS管(HPM18)对应的源极端、背栅端均与外部电源VDD相连，第六P型高压MOS管(HPM6)的漏极端、第一寄生二极管(Dl)的阳极端均与外部电源VDD相连；第八N型高压MOS管(HNM8)的源极端、背栅端通过第十一电阻(Rll)与外部电源VDD相连； 第一 N型高压MOS管(HNM1)、第二N型高压MOS管(HNM2)、第三N型高压MOS管(HNM3)、第一 N型MOS管(NMl )、第四N型高压MOS管(HNM4)、第五N型高压MOS管(HNM5)、第三N型MOS管(匪3)、第四N型MOS管(NM4)、第二 N型MOS管(匪2)及第四N型MOS管(NM4)对应的源极端、背栅端均与外部GND相连，第十P型高压MOS管(HPMlO)的源极端、背栅端通过第八电阻(R8)与外部GND相连，第十五N型高压MOS管(HNM15)及第四寄生二极管(D4)的阴极端均与外部GND相连。
3.根据权利要求2所述的具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其特征是所述第一 N型高压MOS管(HNM1)、第二 N型高压MOS管(HNM2)、第三N型高压MOS管(HNM3)、第四N型高压MOS管(HNM4)、第五N型高压MOS管(HNM5)、第六N型高压MOS管(HNM6)、第七N型高压MOS管(HNM7)及第八N型高压MOS管(HNM8)采用漏端隔离管，且对应的隔离阱均连接到外部电源VDD。
4.根据权利要求2所述的具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其特征是所述第九N型高压MOS管(HNM9)、第十N型高压MOS管(HNM10)、第i^一 N型高压MOS管(HNM11)、第十二 N型高压MOS管(HNM12)、第十三N型高压MOS管(HNM13)、第十四N型高压MOS管(HNM14)、第十五N型高压MOS管(HNM15)、第五N型MOS管(匪5)、第六N型MOS管(NM6)及第七N型MOS管(NM7)均采用漏端隔离管，其对应的隔离阱相互连接并接到节点F_NW。
5.根据权利要求I所述的具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其特征是所述第五N型MOS管(匪5)、第六N型MOS管(NM6)、第七N型MOS管(匪7)及第九N型高压MOS管(HNM9)采用漏端隔离管，且均分布于同一个隔离阱内。
6.根据权利要求I所述的具有过压、欠压和过流保护功能的总线接口输出级驱动电路，其特征是所述第十N型高压MOS管(HNM10)、第i^一 N型高压MOS管(HNM11)、第十二N型高压MOS管(HNM12)、第十三N型高压MOS管(HNM13)、第十四N型高压MOS管(HNM14)及第十五N型高压MOS管(HNM15)均采用漏端隔离管，且均布置于一个N型隔离阱内。
专利摘要本实用新型涉及一种输出级驱动电路，尤其是一种具有过压、欠压和过流保护功能的总线接口输出极驱动电路，属于总线驱动电路的技术领域。总线接口输出级驱动电路输入端与驱动电路控制模块相连，输出端与总线接口相连；连接端V_BP与连接端V_BN分别与偏置源相连；总线接口输出级驱动电路包括PMOS上拉驱动电路及NMOS下拉驱动电路，总线接口输出级驱动电路中的PMOS上拉驱动电路、NMOS下拉驱动电路能够根据驱动电路控制模块输入的控制信号及总线接口的电压进行对应配合，能够对过压、欠压和过流情况进行有效保护，提高输出级驱动电路的可靠性。
文档编号H02H3/20GK202435378SQ20112057085
公开日2012年9月12日 申请日期2011年12月30日 优先权日2011年12月30日
发明者刘大伟, 史训南, 朱波, 李颜尊, 王国瑞, 范建林, 黄金彪 申请人:无锡新硅微电子有限公司