专利名称：低触发电压的双向scr esd保护电路的制作方法
技术领域：
本实用新型涉及ー种ESD保护电路，尤其是ー种低触发电压的双向SCR ESD保护电路，属于ESD保护电路的技术领域。
背景技术：
自然界的静电放电(ESD)现象是弓I起集成电路产品失效的最主要的可靠性问题之一。有关研究调查表面，集成电路失效产品的30%都是由于遭受静电放电现象所引起的。因 此，改善几点电路片上静电放电保护的可靠性对提高集成电路产品的成品率乃至带动整个国民经济具有不可忽视的作用。如图I所示为现有基于B⑶エ艺的NPNPN型双向SCR (可控硅)ESD保护结构剖视图，该结构的等效电路图如图2所示。当图2中的I/O端来正的ESD事件时，依靠寄生ニ极管Dl反向击穿触发SCR结构，形成低阻放电通路。当I/O端来负的ESD事件吋，依靠寄生ニ极管D2反向击穿触发SCR结构，形成低阻放电通路。图I中所述的双向SCR ESD保护电路在ESD事件来临时，需要寄生ニ极管反向击穿来触发SCR结构；ー般而言，由于P阱和高压N阱掺杂浓度都较低，P阱和高压N阱之间的寄生ニ极管反向击穿电压都比较高，在十几伏左右。在ー些应用场合，由于击穿电压过低而不能很好保护芯片内部的核心电路。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种低触发电压的双向SCR ESD保护电路，其结构紧凑，能适应于击穿电压较低的应用场合，提高对芯片保护能力，
安全可靠。按照本实用新型提供的技术方案，所述低触发电压的双向SCR ESD保护电路，包括第一导电类型衬底及位于所述第一导电类型衬底内的第二导电类型埋层；所述第一导电类型衬底内对应第二导电类型埋层上方设有第二导电类型高压阱区，所述第二导电类型高压阱区内设有对称分布的第一导电类型第一阱区及第ー导电类型第二阱区，所述第一导电类型第一阱区内设有第一导电类型第一注入区及第ニ导电类型第一注入区，第二导电类型第ニ阱区内设有第一导电类型第二注入区及第ニ导电类型第二注入区，所述第一导电类型第ー阱区内的第二导电类型第一注入区邻近第二导电类型第二阱区内的第一导电类型第二注入区；第一导电类型衬底上对应第一导电类型第一阱区与第一导电类型第二阱区的外侧设有氧化隔离层，所述氧化隔离层覆盖相应的第二导电类型高压阱区；第一导电类型第一阱区与第一导电类型第二阱区间设有第一导电类型第三阱区及第ニ导电类型第三注入区，所述第二导电类型第三注入区邻近第一导电类型第一阱区，第一导电类型第三阱区邻近第一导电类型第二阱区；第一导电类型第三阱区内设有第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区间通过第一导电类型衬底上的第一薄氧层及位于所述第一薄氧层上的第一多晶硅栅相连，第一导电类型第三注入区与第一导电类型第二注入区间通过第一导电类型衬底上的第二薄氧层及位于所述第二薄氧层上的第二多晶硅栅相连；第一多晶硅栅上耦合有电连接的第一电容及第ー电阻，第二多晶硅栅上耦合有电连接的第二电容及第ニ电阻；第二导电类型高压阱区通过第一导电类型衬底表面上的连接层与第一导电类型第三阱区、第一导电类型第三注入区等电位连接。所述第一薄氧层与第二薄氧层为同一制造层，第一多晶硅栅与第二多晶硅栅为同一制造层。所述第一导电类型第三阱区与第一导电类型第一阱区、第一导电类型第二阱区在第二导电类型高压阱区内的结深相同。所述“第一导电类型”和“第二导电类型”两者中，对于N型衬底ESD保护电路，第ー导电类型指N型，第二导电类型为P型；对于P型衬底ESD保护电路，第一导电类型与第ニ导电类型所指的类型与N型衬底ESD保护电路正好相反。本实用新型的优点在第二导电类型高压阱区内形成第二导电类型第三注入区、 第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区、第一导电类型第一阱区、第一多晶硅栅、第一电阻及第一电容间形成栅极耦合MOS管；同时第一导电类型第三注入区与第一导电类型第二注入区、第二导电类型高压阱区、第二多晶硅栅、第ニ电阻及第ニ电容间形成栅极耦合MOS管；并通过相应的栅极耦合MOS管来触发SCR ESD泄放通路，触发电压可以在十几伏或10伏以内，适合内部核心电路的击穿电压较低的场合，结构紧凑，安全可靠。
图I为现有NPNPN型双向SCR ESD保护电路结构示意图。图2为图I的等效电路图。图3为本实用新型的结构示意图。图4为图3的等效电路图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进ー步说明。如图:T图4所示以P型衬底ESD保护电路为例，本实用新型包括P型衬底I、N型埋层2、N型高压阱区3、P型第一阱区4、P型第三阱区5、N型第三注入区6、P型第三注入区7、氧化隔离层8、N型第一注入区9、P型第一注入区10、连接层11、GCPMOS结构12、GCNMOS结构13、第二栅极区14、P型第二阱区15、N型第二注入区16、P型第二注入区17及第一栅极区18。如图3所示为了能够形成低触发电压的双向NPNPN型SCR ESD保护结构，半导体基板包括P型衬底1，所述P型衬底I内设有N型埋层2，在P型衬底I内对应N型埋层2的上方设有N型高压阱区3，所述N型高压阱区3在P型衬底I内的宽度大于N型埋层2的宽度。所述半导体基板的材料包括硅，N型高压阱区3从P型衬底I的主面向下延伸到N型埋层2，在P型衬底I的主面上设置氧化隔离层8，通过氧化隔离层8能够形成有源区的隔离；氧化隔离层8覆盖在P型衬底I的主面上井覆盖相应的N型高压阱区3。所述N型高压阱区3内的上部设有P型第一阱区4及P型第二阱区15，所述P型第一阱区4与P型第二阱区15对称分布于N型高压阱区3内。P型第一阱区4及P型第二阱区15从P型衬底I对应设置氧化隔离层8的表面向下延伸，且延伸的深度小于N型高压阱区3的深度。P型第一阱区4内设有P型第一注入区10及N型第一注入区9，P型第二阱区15内设有P型 第二注入区17及N型第二注入区16，其中，N型第一注入区9在P型第ー阱区4内与P型第二阱区15内的P型第二注入区17呈邻近分布。在P型第一阱区4与P型第二阱区15间设有N型第三注入区6及P型第三阱区5，所述N型第三注入区6邻近P型第一阱区4，P型第三阱区5邻近P型第二阱区15，N型第三注入区6位于P型第一阱区4与P型第三阱区5间。P型第三阱区5与P型第一阱区
4、P型第二阱区15在N型高压阱区3内的结深相同。N型第一注入区9与N型第三注入区6间通过P型衬底I上的第一栅极区18相连，形成NMOS结构。所述第一栅极区18包括生长于P型衬底I表面上的第一薄氧层及位于所述第一薄氧层上的第一多晶硅柵。P型第三注入区7与P型第二注入区17通过P型衬底I上的第二栅极区14相连，形成PMOS结构。所述第二栅极区14包括生长于P型衬底I表面上的第二薄氧层及位于所述第二薄氧层上的第二多晶硅栅。第一薄氧层与第二薄氧层为同一制造层，第一多晶硅栅与第二多晶硅栅为同一制造层。在第一多晶娃栅上设置电连接的第一电阻Rl及第一电容Cl,从而形成GCNMOS(栅极耦合MOS管)；在第二多晶硅栅上设置电连接的第二电阻R2及第ニ电容C2，从而形成GCPMOS0 P型衬底I表面上还设有连接层11，通过连接层11能够将N型高压阱区3、P型第三阱区5及P型第三注入区7连接成等电位。如图4所示为图3中结构的等效电路图。其中，P型第一阱区4、P型第二阱区15与N型高压阱区3寄生出第一三极管Ql ;所述第一三极管Ql为PNP三极管；同吋，P型第ー阱区4内的N型第一注入区4与P型第一阱区4、N型高压阱区3寄生出第三三极管Q3，所述第三三极管Q3为NPN三极管；P型第二阱区15内的N型第二注入区16与P型第二阱区15、N型高压阱区3寄生出第二三极管Q2。第一三极管Ql的基极端通过电阻R_N阱4与第三三极管Q3的集电极相连，第一三极管Ql的基极端通过电阻R_N阱3与第二三极管Q2的集电极相连；第一三极管Ql的集电极与第二三极管Q2的集电极相连，第一三极管Ql的发射极与第三三极管Q3的集电极相连，第三三极管Q3的发射极与基极间通过电阻R_P阱4相连，第二三极管Q2的发射极通过电阻R_P阱3与第二三极管Q2的基极端相连。所述GCNMOS管与GCPMOS管并联分布在第一三极管Ql的两侧，其中，Ml为GCNMOS管，M2为GCPMOS 管。如图3和图4所示所述第一电阻Rl对应于与第一电容Cl相连的另一端接地，第ニ电阻R2对应于与第二电容C2相连的另一端与电源VDD相连。第一电容Cl对应于与第ー电阻Rl相连的另一端与I/O ロ相连，第二电容C2对应于与第二电阻R2相连的另一端也与I/O ロ相连，所述I/O ロ与图3中的IN端相对应。工作时，当I/O端来正的ESD事件吋，在Ml管的栅极端得到一个高电平，Ml管导通，且Ml管的漏极端电压大于Ml管源极端的电压；由于Ml管的源极端与第三三极管Q3的基极端及电阻R_P阱4相连，通过电阻R_P阱4与GND间形成泄放通路，并使得第三三极管Q3导通，Q3导通后电流流过电阻R_N阱3，导致第一三极管Ql导通，第三三极管Q3和第一三极管Ql组成正反馈SCR通路，从而在I/O与GND间形成一个寄生的低阻电流泄放通路，泄放ESD电流，能快速对ESD事件进行保护。[0023]当I/O端来负的ESD事件时，由于M2的栅极端通过第二电阻R2具有高电平，I /0端负的ESD事件使得第二电容C2击穿，M2管的栅极端处于低电平后导通。当M2管导通后，与Ml管工作原理类似；第二三极管Q2导通，第二三极管Q2导通后，电流流过电阻R_P阱4，此时第一三极管Ql导通，触发第一三极管Ql与第二三极管Q2间形成的SCR导通，从而形成一个低阻的泄放通路。[0024]本实用新型在N型高压阱区3内形成N型第三注入区6、P型第三注入区7 ；N型第三注入区6与N型第一注入区9、P型第一阱区4、第一多晶硅栅、第一电阻Rl及第ー电容Cl间形成GCNMOS管；同时P型第三注入区7与P型第二注入区17、N型高压阱区3、第ニ多晶硅栅、第二电阻R2及第ニ电容C2间形成GCPMOS ;并通过GCNMOS管与GCPMOS管来触发SCR ESD泄放通路，触发电压可以在十几伏或10伏以内，适合内部核心电路的击穿电压较低的场合，结构紧凑，安全可靠。
权利要求1.一种低触发电压的双向SCR ESD保护电路，包括第一导电类型衬底及位于所述第一导电类型衬底内的第二导电类型埋层；其特征是所述第一导电类型衬底内对应第二导电类型埋层上方设有第二导电类型高压阱区，所述第二导电类型高压阱区内设有对称分布的第一导电类型第一阱区及第一导电类型第二阱区，所述第一导电类型第一阱区内设有第一导电类型第一注入区及第二导电类型第一注入区，第二导电类型第二阱区内设有第一导电类型第二注入区及第二导电类型第二注入区，所述第一导电类型第一阱区内的第二导电类型第一注入区邻近第二导电类型第二阱区内的第一导电类型第二注入区；第一导电类型衬底上对应第一导电类型第一阱区与第一导电类型第二阱区的外侧设有氧化隔离层，所述氧化隔离层覆盖相应的第二导电类型高压阱区； 第一导电类型第一阱区与第一导电类型第二阱区间设有第一导电类型第三阱区及第二导电类型第三注入区，所述第二导电类型第三注入区邻近第一导电类型第一阱区，第一导电类型第三阱区邻近第一导电类型第二阱区；第一导电类型第三阱区内设有第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区间通过第一导电类型衬底上的第一薄氧层及位于所述第一薄氧层上的第一多晶硅栅相连，第一导电类型第三注入区与第一导电类型第二注入区间通过第一导电类型衬底上的第二薄氧层及位于所述第 二薄氧层上的第二多晶娃栅相连；第一多晶娃栅上稱合有电连接的第一电容(Cl)及第一电阻(R1)，第二多晶硅栅上耦合有电连接的第二电容(C2)及第二电阻(R2);第二导电类型高压阱区通过第一导电类型衬底表面上的连接层与第一导电类型第三阱区、第一导电类型第三注入区等电位连接。
2.根据权利要求I所述的低触发电压的双向SCRESD保护电路，其特征是所述第一薄氧层与第二薄氧层为同一制造层，第一多晶硅栅与第二多晶硅栅为同一制造层。
3.根据权利要求I所述的低触发电压的双向SCRESD保护电路，其特征是所述第一导电类型第三阱区与第一导电类型第一阱区、第一导电类型第二阱区在第二导电类型高压阱区内的结深相同。
专利摘要本实用新型涉及一种新型低触发电压的双向SCRESD保护电路，其包括第一导电类型衬底、第二导电类型埋层、第二导电类型高压阱区、第一导电类型第一阱区、第一导电类型第二阱区、第一导电类型第三阱区、第二导电类型第三注入区及第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区间通过第一导电类型衬底上的第一薄氧层及第一多晶硅栅相连，第一导电类型第三注入区与第一导电类型第二注入区间通过第一导电类型衬底上的第二薄氧层及第二多晶硅栅相连；第一多晶硅栅上耦合有电连接的第一电容及第一电阻，第二多晶硅栅上耦合有电连接的第二电容及第二电阻。本实用新型能适应于击穿电压较低的应用场合，提高对芯片保护能力。
文档编号H02H9/00GK202394974SQ20112057085
公开日2012年8月22日 申请日期2011年12月30日 优先权日2011年12月30日
发明者刘大伟, 史训南, 朱波, 李颜尊, 王国瑞, 范建林, 黄金彪 申请人:无锡新硅微电子有限公司