专利名称：Pwm 信号输出电路、pwm 信号输出控制方法以及程序的制作方法
技术领域：
本发明涉及生成并输出多个PWM (Pulse Width Modulation :脉冲宽度调制)信号 的PWM信号输出电路、PWM信号输出控制方法以及程序，尤其涉及优选用于高效进行对周期 以及占空比分别被任意设定的各PWM信号附加死区时间(各PWM信号不同时为ON的时间) 的、PWM信号输出电路、PWM信号输出控制方法以及程序。
背景技术：
PWM信号被用于IT烹调器、不间断电源装置等的逆变器控制中所设置的IGBT (Insulated Gate Bipolar Transistor :绝缘栅双极型晶体管)的控制等。
例如，IT烹调器所使用的逆变器电路由2个开关元件构成，利用PWM信号对各个 开关元件进行接通(0N)、断开(OFF)的控制。在这样的构成中，当2个开关元件同时接通时 穿透电流流过，会导致对逆变器控制电路造成损伤。
为了解决这样的问题，例如专利文献I 3等中记载了作为逆变器控制用微型计 算机，输出带死区时间的PWM信号，以使多个P丽信号不同时为ON的技术。
例如，专利文献I记载有下述技术在生成逆变器控制用的互补PWM信号的半导体 装置中，能够通过灵活且容易的构成来对2个PWM信号的每一个附加各PWM信号不同时为 ON的时间(死区时间)。
具体而言，在该技术中，作为半导体装置，具备生成第IPWM信号和作为该第IPWM 信号的反转信号的第2PWM信号的互补PWM生成部；以及在第IPWM信号的上升时附加第I 死区时间，并且在第2PWM信号的上升时附加第2死区时间的死区时间附加部，死区时间附 加部构成为可以分别设定第I死区时间与第2死区时间。
另外，死区时间附加部具备无感计时器和第1、第2死区时间设定寄存器，在第 IPWM信号的上升时，附加无感计时器的值到达第I死区时间设定寄存器的设定值的时间作 为第I死区时间，另一方面，在第2PWM信号的上升时，附加无感计时器的值到达第2死区时 间设定寄存器的设定值的时间作为第2死区时间。
通过这样的构成，能够在PWM信号与其反转信号中设定不同的死区时间，且无需 在电路上进行死区时间的最佳值的变更及设定，并且能够分别实施最佳的死区时间的设 定，并能够进行抑制了功率损耗的更高程度的控制。
但是，在该专利文献I所记载的技术中，不能解决以下那样的课题。
例如,输出PWM信号的IC (Integrated Circuit)并非一定输出互补(反相)的信 号，优选不论是互补的信号，还是完全不同的其他信号，都可以进行2相的控制的1C。因此， 需要构成为能够任意控制各个周期、占空比。
使用图1与图2对这样的具有能够任意控制输出的多个PWM信号的每一个的周 期、占空比的构成的PWM信号输出电路进行说明。
图1是表示能够任意控制周期、占空比的PWM信号输出电路的构成例的框图，图2 是表示图1中的PWM信号输出电路的动作例的时序图。
图1所示的PWM信号输出电路可以构成为例如微型计算机等半导体装置，该PWM 信号输出电路构成为具有计数器11、CH1周期设定寄存器12、CH1占空比设定寄存器13、CH2 周期设定寄存器14、CH2占空比设定寄存器15、比较器(I) 16a 比较器(4) 16d、CHl输出 控制电路17以及CH2输出控制电路18。
计数器11与例如内置于微型计算机的计时器等所输出的时钟同步地动作，来对 该时钟数进行计数并输出为计数器值。
另外，由CHl周期设定寄存器12、CHl占空比设定寄存器13、比较器(I) 16a、比较 器(2) 16b以及CHl输出控制电路17构成输出第IPWM信号(PWMl)的第IPWM信号生成部， 同样地，由CH2周期设定寄存器14、CH2占空比设定寄存器15、比较器(3) 16c、比较器(4) 16d以及CH2输出控制电路18构成输出第2PWM信号(PWM2)的第2PWM信号生成部。
这样的构成所形成的第1、第2PWM信号生成部基于计数器11输出的计数器值，来 生成并输出与在CHl周期设定寄存器12和CHl占空比设定寄存器13以及CH2周期设定寄 存器14和CH2占空比设定寄存器15的每一个中所设定的值对应的占空比值的P丽信号。
另外，比较器(I) 16a具有作为重置电路的功能，即当计数器11输出的计数器值 达到预先设定的值时，重置该计数器11的计数动作。
第1、第2PWM信号生成部分别将在CHl占空比设定寄存器13、CH2占空比设定寄存 器15中所设定的值作为开始设定值，在比较器(2) 16b、比较器(4) 16d中，对计数器11输 出的计数器值与存储于CHl占空比设定寄存器13、CH2占空比设定寄存器15中的各开始设 定值进行比较，若一致则生成并输出开始信号。
这样,若从比较器(2) 16b、比较器(4) 16d输出开始信号，贝U第1、第2PWM信号生 成部分别在CHl输出控制电路17、CH2输出控制电路18中生成并输出第1、第2PWM信号 (PWM1、PWM2)。
另外，第1、第2PWM信号生成部分别将在CHl周期设定寄存器12、CH2周期设定寄 存器14中所设定的值存储为停止设定值，并在比较器(l)16a、比较器(3)16c中，对计数器 11输出的计数器值与存储在CHl周期设定寄存器12、CH2周期设定寄存器14中的各停止 设定值进行比较，若一致，则输出停止信号。
这样,若从比较器(l)16a、比较器(3)16c输出停止信号,贝U第1、第2PWM信号生成 部分别停止CHl输出控制电路17、CH2输出控制电路18中的第1、第2PWM信号(PWM1、PWM2) 的生成及输出。
使用图2分别说明这样的第1、第2PWM信号生成部的动作。对于图2所示的例子， 在第I周期中，CHl周期设定寄存器12中设定有停止设定值“7”，CHl占空比设定寄存器13 中设定有开始设定值“2”，CH2周期设定寄存器14中设定有停止设定值“4”，CH2占空比设 定寄存器15中设定有开始设定值“I”的各值。
在这样的设定状况下，计数器11与时钟同步动作，当计数器11的输出计数器值与 CHl占空比设定寄存器13中设定的开始设定值“2”一致时，比较器(2)16b生成开始信号并 将其输出到CHl输出控制电路17，从CHl输出控制电路17输出的PWMl输出从“L (低)”变 化为“H (高)”，之后，当计数器11的值与CHl周期设定寄存器12中设定的停止设定值“7” 一致时，比较器(I) 16a生成停止信号并将其输出到CHl输出控制电路17，从CHl输出控制 电路17输出的输出、即PWMl输出从“H”变化为“L”，并且，计数器11的值被清零。
另外，当计数器11的输出计数器值与CH2占空比设定寄存器15中设定的开始设定值“I” 一致时，比较器(4) 16d生成开始信号并将其输出到CH2输出控制电路18，从CH2 输出控制电路18输出的PWM2输出从“L”变化为“H”，之后，当计数器11的值与CH2周期设定寄存器14中设定的停止设定值“4” 一致时，比较器(3) 16c生成停止信号并将其输出到 CH2输出控制电路18，从CH2输出控制电路18输出的输出、即PWM2输出从“H”变化为“L”， 直至计数器11的输出计数器值与CHl周期设定寄存器12中设定的值“7”一致为止、即直至计数器11的值被清零为止保持该值“L”。
这样，在图1的构成所形成的PWM信号输出电路中能够自由地分别设定2信道的周期与占空比。
但是，这样，在第1、第2PWM信号生成部的每一个中，在能够任意设定开始设定值与停止设定值的情况下，例如，如图2所示，根据各开始设定值与停止设定值的设定状况， 会产生第1、第2PWM信号生成部分别输出的第1、第2PWM信号(PWM1、PWM2)同时为“H”的期间。
这样在存在PWMl与PWM2同时为“H”的区间的情况下，当PWM输出在“H”区间中为ON (有效)时，产生2信道同时为ON的区间，例如，将PWMl与PWM2用于IGBT等控制的情况下，会对部件造成损伤。
这样，在图1的构成所形成的PWM信号输出电路中，能够分别自由设定2信道的周期与占空比，但另一方面，例如用于IGBT等控制的情况下，进行了错误的设定，会制造出 2信道同时为ON的时刻，其结果，存在使控制对象的元件产生不良的情况。
S卩、图1的构成的PWM信号输出电路构成为能够分别任意设定PWM信号输出电路中的多个信道的周期与占空比，因此存在例如在用于IGBT等控制的情况下进行了错误的设定，而导致制造出2信道同时为ON的时刻、这一问题。
专利文献1:日本特开2004 — 187492号公报；
专利文献2 :日本特开2004 - 357450号公报；
专利文献3 :日本特开2007 — 202329号公报。发明内容
本发明为解决上述问题点而提出，目的在于能够对多个PWM信号的每一个进行自由度高的设定，并且在各PWM信号的互补使用中也能够进行适当的动作。
为了达成上述目的，本发明的PWM信号输出电路具备计数单元，其对时钟数进行计数并输出计数器值，当重置信号被输入时，重置计数后的计数器值并重新开始计数；存储死区时间值的死区时间值存储单元；以及多个PWM信号输出单元，开始设定值以及停止设定值被设定，并且生成停止信号以及开始信号，分别输出通过自身所生成的开始信号而上升、且通过自身所生成的停止信号而下降的PWM信号，其中，所述多个PWM信号输出单元的每一个在自身的停止设定值与所述计数器值一致的情况下，生成停止信号，当将输出先下降的PWM信号的PWM信号输出单元设为前段PWM信号输出单元，将输出接着所述先下降的 PWM信号的下降而下降的PWM信号的PWM信号输出单兀设为后段PWM信号输出单兀时，后段 PWM信号输出单元在自身的开始设定值与前段PWM信号输出单元的停止设定值的差比所述死区时间值小的情况下，当前段PWM信号输出单元的停止设定值与所述死区时间值的和与所述计数器值一致时，生成开始信号，在所述差在所述死区时间值以上的情况下，当自身的 开始设定值与所述计数器值一致时，生成开始信号，前段PWM信号输出单元在自身的开始 设定值比所述死区时间值小的情况下，当所述死区时间值与所述计数器值一致时生成开始 信号，在自身的开始设定值在所述死区时间值以上的情况下，当自身的开始设定值与所述 计数器值一致时，生成开始信号。
另外，所述多个PWM信号输出单兀包括第IPWM信号输出单兀，第I开始设定值以 及第I停止设定值被设定，并且生成第I停止信号以及第I开始信号，输出通过第I开始信 号而上升、且通过第I停止信号而下降的PWM信号；以及第2PWM信号输出单元，第2开始设 定值以及第2停止设定值被设定，并且生成第2停止信号以及第2开始信号，输出通过第2 开始信号而上升、且通过第2停止信号而下降的PWM信号，其中，所述第IPWM信号输出单元 当第I停止设定值与所述计数器值一致时，生成第I停止信号，所述第2PWM信号输出单元 当第2停止设定值与所述计数器值一致时，生成第2停止信号，当将输出先下降的PWM信号 的PWM信号输出单元设为第2PWM信号输出单元，将输出接着所述先下降的PWM信号的下降 而下降的PWM信号的PWM信号输出单元设为第IPWM信号输出单元时，第IPWM信号输出单 元在第I开始设定值与第2停止设定值的差比所述死区时间值小的情况下，当第2停止设 定值与所述死区时间值的和与所述计数器值一致时生成第I开始信号，在所述差在所述死 区时间值以上的情况下，当第I开始设定值与所述计数器值一致时，生成第I开始信号，第 2PWM信号输出单元在第2开始设定值比所述死区时间值小的情况下，当所述死区时间值与 所述计数器值一致时，生成第2开始信号，在第2开始设定值在所述死区时间值以上的情况 下，当第2开始设定值与所述计数器值一致时，生成第2开始信号。
另外，所述多个PWM信号输出单兀包括第IPWM信号输出单兀，第I开始设定值以 及第I停止设定值被设定，并且生成第I停止信号以及第I开始信号，输出通过第I开始信 号而上升、且通过第I停止信号而下降的PWM信号；第2PWM信号输出单元，第2开始设定值 以及第2停止设定值被设定，并且生成第2停止信号以及第2开始信号，输出通过第2开始 信号而上升、且通过第2停止信号而下降的PWM信号；以及第3PWM信号输出单元，第3开始 设定值以及第3停止设定值被设定，并且生成第3停止信号以及第3开始信号，输出通过第 3开始信号而上升、且通过第3停止信号而下降的PWM信号，其中，所述第IPWM信号输出单 元在第I停止设定值与所述计数器值一致时，生成第I停止信号，所述第2PWM信号输出单 元在第2停止设定值与所述计数器值一致时，生成第2停止信号，所述第3PWM信号输出单 元在第3停止设定值与所述计数器值一致时，生成第3停止信号，当将输出最先下降的PWM 信号的PWM信号输出单元设为第3PWM信号输出单元，将输出接着所述第3PWM信号输出单 元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单 元，将输出接着所述第2PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM 信号输出单元为第IPWM信号输出单元时，第IPWM信号输出单元在第I开始设定值与第2 停止设定值的差比所述死区时间值小的情况下，当第2停止设定值与所述死区时间值的和 与所述计数器值一致时，生成第I开始信号，在所述差在所述死区时间值以上的情况下，当 第I开始设定值与所述计数器值一致时，生成第I开始信号，第2PWM信号输出单元在第2 开始设定值与第3停止设定值的差比所述死区时间值小的情况下，当第3停止设定值与所 述死区时间值的和与所述计数器值一致时生成第2开始信号，在所述差在所述死区时间值以上的情况下，当第2开始设定值与所述计数器值一致时，生成第2开始信号，第3PWM信号输出单元在第3开始设定值比所述死区时间值小的情况下，当所述死区时间值与所述计数器值一致时，生成第3开始信号，在第3开始设定值在所述死区时间值以上的情况下，当第 3开始设定值与所述计数器值一致时，生成第3开始信号。
另外，所述多个PWM信号输出单元包括第IPWM信号输出单元，第I开始设定值以及第I停止设定值被设定，并且生成第I停止信号以及第I开始信号，输出通过第I开始信号而上升、且通过第I停止信号而下降的PWM信号；以及第2PWM信号输出单元，所述死区时间值被设定为第2开始设定值，所述第I开始设定值被设定为第2停止设定值，并且生成第 2停止信号以及第2开始信号，输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号，其中，所述第IPWM信号输出单元当所述第I停止设定值与所述计数器值一致时，生成第I停止信号，所述第2PWM信号输出单元在所述第I开始设定值与所述计数器值一致时，生成第2停止信号，当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM 信号输出单元，将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第IPWM信号输出单元时，第IPWM信号输出单元在所述第I开始设定值与所述死区时间值的和与所述计数器值一致时，生成第I开始信号，第2PWM信号输出单元在所述第2开始设定值与所述计数器值一致时，生成第2开始信号。
发明的效果
根据本发明，能够对多个PWM信号的每一个进行自由度高的设定，并且在互补(反相)使用的情况下也能够进行适当的动作。
图1是表示现有的能够任意控制周期、占空比的PWM信号输出电路的构成例的框图。
图2是表示图1中的PWM信号输出电路的动作例的时序图。
图3是表示本发明所涉及的PWM信号输出电路的第I构成例的框图。·
图4是表示图3的PWM信号输出电路的本发明所涉及的动作例的流程图。
图5是表示图3中的PWM信号输出电路的第I动作例的时序图。
图6是表示本发明所涉及的PWM信号输出电路的第2构成例的框图。
图7是表示图5中的PWM信号输出电路的动作例的时序图。
图8是表示本发明所涉及的PWM信号输出电路的第3构成例的框图。
附图标记的说明如下
11、31、61…计数器；12、32、62···ΟΠ周期设定寄存器；13、33、63···ΟΠ占空比设定寄存器；14、34…CH2周期设定寄存器；15、35…CH2占空比设定寄存器；16a、36a、66a…比较器(I) ; 16b、36b、66b…比较器(2) ;16c、36c、66c···比较器(3) ; 16d、36d、66d...比较器(4)； 17、37、67…CHl输出控制电路；18、38、68··· CH2输出控制电路；30、60…死区时间设定寄存器。
具体实施方式
以下，使用附图对用于实施本发明的最优选的实施方式例进行说明。
图3所示的本发明所涉及的构成的PWM信号输出电路在图1所示的现有的具有能够任意控制周期、占空比的构成的PWM信号输出电路中设置死区时间设定寄存器30，并进一步分别在比较器(2)16b以及比较器(4)16d中新设置用于对多个PWM信号的每一个能够进行自由度高的设定，并且在互补的使用情况下也能够进行适当的动作的各功能。
S卩、图3所示的PWM信号输出电路可以构成为例如微型计算机等半导体装置，具有计数器31、CH1周期设定寄存器32、CH1占空比设定寄存器33、CH2周期设定寄存器34、CH2 占空比设定寄存器35、比较器(I) 36a 比较器(4) 36d、CHl输出控制电路37、CH2输出控制电路38以及死区时间设定寄存器30。
在这样的构成中，计数器31与例如内置于微型计算机的计时器等所输出的时钟同步地动作，来对该时钟数进行计数并输出为计数器值。
另外，由CHl周期设定寄存器32、CHl占空比设定寄存器33、比较器(I) 36a、比较器(2) 36b以及CHl输出控制电路37构成了输出第IPWM信号(PWMl)的第IPWM信号生成部。
另外，由CH2周期设定寄存器34、CH2占空比设定寄存器35、比较器(3) 36c、比较器(4) 36d以及CH2输出控制电路38构成了输出第2PWM信号(PWM2)的第2PWM信号生成部。
这样，图3所不的PWM信号输出电路构成为生成并输出2相(2信道)的PWM信号。
CHl周期设定寄存器32存储针对在第IPWM信号生成部中生成的PWM信号(PWMl) 的下降而设定的第I停止设定值，CHl占空比设定寄存器33存储针对在第IPWM信号生成部中生成的第IPWM信号(PWMl)的上升而设定的第I开始设定值。
CH2周期设定寄存器34存储针对在第2PWM信号生成部中生成的PWM信号(PWM2) 的下降而设定的第2停止设定值，CH2占空比设定寄存器35存储针对在第2PWM信号生成部中生成的第2PWM信号(PWM2)的上升而设定的第2开始设定值。
死区时间设定寄存器30存储被设为使第IPWM信号(PWMl)与第2PWM信号(PWM2) 同时为OFF状态的期间的死区时间值。
比较器(l)36a比较CHl周期设定寄存器32中所存储的第I停止设定值与计数器 31输出的计数器值，若一致，则输出第I停止信号以及重置计数器31的计数动作的重置信号。
比较器(2) 36b具有进行本发明所涉及的死区时间附加控制处理的功能，首先，求出从CHl占空比设定寄存器33所存储的第I开始设定值减去CH2周期设定寄存器34所存储的第2停止设定值后的值，其次，比较所求出的值是否比死区时间设定寄存器30所存储的死区时间值小，在比死区时间值小的情况下，比较对该死区时间值加上CH2周期设定寄存器34所存储的第2停止设定值后的值与计数器31输出的计数器值，若一致，则生成并输出第I开始信号，另外，在与死区时间值相等或比其大的情况下，则比较CHl占空比设定寄存器33所存储的第I开始设定值与计数器31输出的计数器值，若一致，则生成并输出第I 开始信号。
若从比较器(2 )36b输出第2开始信号，CHl输出控制电路37则生成并输出第IPWM 信号(PWM1)，若从比较器(I) 36a输出第I停止信号，则停止第IPWM信号(PWMl)的生成。
比较器(3)36c比较CH2周期设定寄存器34所存储的第2停止设定值与计数器31输出的计数器值，若一致，则输出第2停止信号。
比较器(4)36d具有进行本发明所涉及的死区时间附加控制处理的功能，比较CH2 占空比设定寄存器35所存储的第2开始设定值是否比死区时间设定寄存器30所存储的 死区时间值小，在比死区时间值小的情况下，比较该死区时间值与计数器31输出的计数器 值，若一致，则生成并输出第2开始信号，另外，在与死区时间值相等或比其大的情况下，比 较CH2占空比设定寄存器35所存储的第2开始设定值与计数器31输出的计数器值，若一 致，则生成并输出第2开始信号。
若从比较器(4 )36d输出第2开始信号，CH2输出控制电路38则生成并输出第2PWM 信号(PWM2)，若从比较器(3) 36c输出第2停止信号，则停止第2PWM信号(PWM2)的生成。
这样，在图3的PWM信号输出电路中，第1、第2PWM信号生成部基于计数器31输出 的计数器值，生成并输出分别与在CHl周期设定寄存器32和CHl占空比设定寄存器33以及 与CH2周期设定寄存器34和CH2占空比设定寄存器35中设定的值对应的占空比值的PWM 信号(PWM1、PWM2)时，针对各个生成的PWM信号(PWM1、PWM2)，比较该生成PWM信号与相邻 的其他的PWM信号同时为OFF的期间与在死区时间设定寄存器30中设定的死区时间值，按 照同时为OFF的期间在死区时间值以上的方式延迟生成的PWM信号(PWM1、2)的上升。
使用图4的流程图来说明这样的图3中的PWM信号输出电路的动作。
首先，通过图3中的比较器(4) 36d，读入针对先上升的PWM信号的下降而设定的 前段停止设定值“Sp”(步骤S401)，从自身的开始设定值“St”减去读入的值，来求得其差 “T”(步骤 S402)。
比较求得的差“T”与死区时间设定寄存器30中存储的死区时间值“D”(步骤 S403)，在求得的差“T”比死区时间值“D”大或者与其相等的情况下，比较计数器输出的计 数器值“C”与开始设定值“St”(步骤S404)，在一致的情况下，生成并输出开始信号(步骤 S405)。
另外，在步骤S403中的比较处理中，在求得的差“T”比死区时间值“D”小的情况 下，求出死区时间值“D”与前段停止设定值“Sp”的和“Sm”(步骤S406)，在求得的和“Sm” 与计数器值“D ” 一致的情况下，生成并输出开始信号(步骤S407、S405)。
其中，图3中的比较器(2) 36b设置于输出最先下降的PWM信号的PWM信号输出 部，虽未图示，但比较自身的开始设定值与死区时间值，并在自身的开始设定值比死区时间 值小的情况下，当死区时间值与计数器值一致时生成开始信号，在自身的开始设定值在死 区时间值以上的情况下，当自身的开始设定值与计数器值一致时生成并输出开始信号。
以下，使用图5对图3的PWM信号输出电路的本发明所涉及的动作进行说明。对 于图5所示的例子而言，在最初的帧(帧I)中，在CHl周期设定寄存器32中设定“7”为停 止设定值，在CHl占空比设定寄存器33中设定“5”为开始设定值，在CH2周期设定寄存器 34中设定“4”为停止设定值，在CH2占空比设定寄存器35中设定“2”为开始设定值，在死 区时间设定寄存器30中设定“I”为死区时间值。
另外，在下一帧(帧2)中，在CHl周期设定寄存器32中设定“ 10”为停止设定值， 在CHl占空比设定寄存器33中设定“5”为开始设定值，在CH2周期设定寄存器34中设定 “4”为停止设定值，在CH2占空比设定寄存器35中设定“O”为开始设定值，在死区时间设定 寄存器30中设定“2”为死区时间值。
在这样的各值的设定状况下，第2PWM信号生成部会比第IPWM信号生成部先生成 PWM信号。
在这样的设定状况下，第IPWM信号生成部中的比较器(2) 36b首先求出从在CHl 占空比设定寄存器33中设定的开始设定值减去在CH2周期设定寄存器34中设定的停止设定值后的值，比较求得的值是否比死区时间设定寄存器30中设定的死区时间值小。
在图4所不的最初的巾贞(巾贞I)中，CHl占空比设定寄存器33中设定的开始设定值为“5”，CH2周期设定寄存器34中设定的停止设定值为“4”，其差为“5 — 4 = 1”，这样求得的值“I”与死区时间设定寄存器30中设定的死区时间值“I”相同。
这样，在求得的值“I”与死区时间设定寄存器30中设定的死区时间值“I”相同(或者大)的情况下，比较器(2) 36b进行通常动作。S卩、在CHl占空比设定寄存器33中设定的开始设定值“5”与计数器31输出的计数器值一致之时，向CHl输出控制电路37输出开始信号。与此相伴，从CHl输出控制电路37输出的PWMl输出从“L”变化为“H”。
与此相对，在图4所例示的下一帧(帧2)中，在死区时间设定寄存器30中设定的死区时间值为“2”，CHl占空比设定寄存器33中设定的开始设定值(“5”)与CH2周期设定寄存器34中设定的停止设定值(“4”)与帧I的情况相同，其差也为“1”，为其差“I”比死区时间设定寄存器30中设定的死区时间值“2”小的情况。
在这样的情况下，比较器(2) 36b比较在死区时间设定寄存器30中设定的死区时间值“2”加上CH2周期设定寄存器34中设定的停止设定值“4”后的值“6”与计数器31输出的计数器值，若一致，则生成并输出开始信号。
另外，在第2PWM信号生成部侧，在比较器(4)36d中比较CH2占空比设定寄存器 35中设定的开始设定值是否比死区时间设定寄存器30中设定的死区时间值小，在比死区时间值小的情况下，根据死区时间值与计数器31输出的计数器值的一致而生成并输出开始信号，在与 死区时间值相等或比其大的情况下，根据自身开始设定值与计数器31输出的计数器值的一致而生成并输出开始信号。
S卩、在图4所例不的最初的巾贞(巾贞I)中，CH2占空比设定寄存器35中设定的开始设定值为“2”，比死区时间设定寄存器30中设定的死区时间值“I”大，因此根据CH2占空比设定寄存器35中设定的开始设定值“2”与计数器31输出的计数器值的一致，生成并输出开始信号。与此相伴，CH2输出控制电路38所输出的PWM2输出从“L”变化为“H”。
与此相对，在图4所例示的下一帧(帧2)中，CHl占空比设定寄存器33中设定的开始设定值为“0”，死区时间设定寄存器30中设定的死区时间值为“2”，为CHl占空比设定寄存器33中设定的开始设定值(“O”)比死区时间设定寄存器30中设定的死区时间值(“2”) 小的情况。
在这样的情况下，比较器(4) 36d在死区时间设定寄存器30中设定的死区时间值 “2”与计数器31输出的计数器值一致时生成并输出开始信号，与此相伴，从CH2输出控制电路38输出的PWM2输出从“L”变化为“H”。
这样，在图3所示的构成所形成的PWM信号输出电路中，能够仅在不具有2相的第 IPWM信号(PWMl)与第2PWM信号(PWM2)的各个周期设定值以及占空比设定值在死区时间设定值以上的同时OFF (无效)区间的情况下，削减第IPWM信号(PWMl)与第2PWM信号(PWM2) 的每一个的占空比，强制地设置同时OFF区间，从而设定值的自由度增加。
接下来，使用图6以及图7对本发明的其他的实施例进行说明。图6中的PWM信号输出电路由计数器61、周期设定寄存器62、占空比设定寄存器63、死区时间设定寄存器60、 比较器(I) 66a 比较器(4) 66d、CHl输出控制电路67以及CH2输出控制电路68构成。
在该图6所示的本发明所涉及的构成的PWM信号输出电路中，占空比设定寄存器 63为构成图3所示的PWM信号输出电路中的第2PWM信号生成部的CH2周期设定寄存器34 共用了构成第IPWM信号生成部的CHl占空比设定寄存器33的构成，另外，死区时间设定寄存器60为构成图3中的第2PWM信号生成部的CH2占空比设定寄存器35共用了死区时间设定寄存器30的构成。
S卩、由周期设定寄存器62、占空比设定寄存器63、比较器(I) 66a、比较器(2) 66b 以及CHl输出控制电路67构成输出第IPWM信号(PWMl)的第IPWM信号生成部，由占空比设定寄存器63、死区时间设定寄存器60、比较器(3)66c、比较器(4)66d以及CH2输出控制电路68构成输出第2PWM信号(PWM2)的第2PWM信号生成部。
周期设定寄存器62存储针对在第IPWM信号生成部中生成的PWM信号(PWMl)的下降而设定的第I停止设定值。
占空比设定寄存器63存储针对在第IPWM信号生成部的每一个中生成的第IPWM 信号(PWMl)的上升而设定的开始设定值，该开始设定值也可以用于在第2PWM信号生成部中生成的第2PWM信号(PWM2)的下降用(第2停止设定值)。
死区时间设定寄存器60存储被设为使第IPWM信号(PWMl)与第2PWM信号(PWM2) 同时为OFF状态的期间的死区时间值，该死区时间值也用于在第2PWM信号生成部中生成的第2PWM信号(PWM2)的上升用(第2开始设定值)。
S卩、构成第IPWM信号生成部的比较器(2)66b对在占空比设定寄存器63中设定的开始设定值加上死区时间设定寄存器60中设定的死区时间值，比较加法运算后的值与计数器61输出的计数器值，若一致，则生成并输出(第I)开始信号，伴随该开始信号的输出， CHl输出控制电路67生成并输出PWM信号(PWM1)。
构成第IPWM信号生成部的比较器(I) 66a比较周期设定寄存器62中设定的停止设定值与计数器61输出的计数器值，若一致，则输出(第I)停止信号以及重置信号，伴随该停止信号的输出，CHl输出控制电路67停止PWM信号(PWM1)的生成及输出，伴随重置信号的输出，重置计数器61的计数动作。
另外，构成第2PWM信号生成部的比较器(4)66d比较死区时间设定寄存器62中设定的死区时间值与计数器61输出的计数器值，若一致，则生成并输出(第2)开始信号，伴随该开始信号的输出，CH2输出控制电路68生成并输出PWM信号(PWM2)。
构成第2PWM信号生成部的比较器(3) 66c比较占空比设定寄存器63中存储的开始设定值与计数器61输出的计数器值，若一致，则输出(第2)停止信号，伴随该停止信号的输出，CH2输出控制电路68停止PWM信号(PWM2)的生成及输出。
这样，图6所示的构成的PWM信号输出电路由计数器61、周期设定寄存器62、占空比设定寄存器63、死区时间设定寄存器60、比较器(I) 66a 比较器(4) 66d、CHl输出控制电路67以及CH2输出控制电路68构成，比较器(I) 66a进行计数器61的计数值(计数器值)与周期设定寄存器62的值的比较。
另外，比较器(2) 66b进行计数器61计数的计数器值与“占空比设定寄存器63的设定值+死区时间设定寄存器60的设定值”的比较。
另外，比较器(3) 66c进行计数器61的输出计数器值与占空比设定寄存器63的 设定值的比较。
另外，比较器(4)66d进行计数器61的输出计数器值与死区时间设定寄存器60的 设定值的比较。
通过这样的各比较器(I) 66a 比较器(4) 66d的动作，如图7所示，在帧I的区 间，即周期设定寄存器62的设定值被设定为“7”，占空比设定寄存器63的设定值被设定为 “3”，死区时间设定寄存器60的设定值被设定为“I”的区间中，若与时钟同步动作的计数器 61的输出计数器值与“占空比设定寄存器63的设定值(“3”)+死区时间设定寄存器60的 设定值(“I”)”一致，则比较器(2) 66b输出作为开始信号的“H”信号，在该开始信号的下降 中，CHl输出控制电路67的PWMl输出从“L”变化为“H”，之后，若计数器61的输出计数器 值与周期设定寄存器62的设定值(“7”)一致，则比较器(l)66a输出作为停止信号的“H” 信号，在该停止信号的下降中，CHl输出控制电路67的PWMl输出从“H”变化为“L”，计数器 61被清零。
另外，若计数器61的输出计数器值与死区时间设定寄存器60的设定值(“I”)一 致，则比较器(4) 66d输出作为开始信号的“H”信号，在该开始信号的下降中，CH2输出控制 电路68的PWM2输出从“L”变化为“H”，之后，若计数器61的输出计数器值与占空比设定寄 存器63的设定值(“3”)一致，则比较器(3) 66c输出作为停止信号的“H”信号，在该停止信 号的下降时，CH2输出控制电路68的PWM2输出从“H”变化为“L”，直至计数器61的输出计 数器值与周期设定寄存器62的设定值(“7”)一致为止，保持“L”电平。
另外，在帧2的区间，即周期设定寄存器62的设定值被设定为“10”，占空比设定寄 存器63的设定值被设定为“4”，死区时间设定寄存器60的设定值被设定为“2”的区间中， 若计数器61的输出计数器值与“占空比设定寄存器63的设定值(“4”)+死区时间设定寄 存器60的设定值(“2”)”一致，则PWMl输出从“L”变化为“H”，之后，若计数器61的输出计 数器值与周期设定寄存器62的设定值(“10”)一致，则PWMl输出从“H”变化为“L”，计数器 61被清零。
而且，若计数器61的输出计数器值与死区时间设定寄存器60的设定值(“2”)一 致，则PWM2输出从“L”变化为“H”，之后，若计数器的值与占空比设定寄存器63的设定值 (“4”)一致，则PWM2输出从“H”变化为“L”，直至计数器61的输出计数器值与周期设定寄 存器62的设定值(“10”)一致为止，保持“L”电平。
这样，在图6所示的构成所形成的PWM信号输出电路中也设置死区时间设定用的 寄存器，在该设定值的区间中，通过削减上升中的占空比，能够使PWMl输出与PWM2输出都 一定为“L”。由此，不会创造出对PWM的周期以及占空比寄存器设定错误的值，而使2信道 同时为ON的时刻。
在以上的使用图3 图7说明的例子中，对生成并输出2相(CHl与CH2)的PWM信 号的PWM信号输出电路进行了说明，但本发明不限于生成并输出这样的2相的PWM信号的 PWM信号输出电路，也可以应用于生成并输出3相以上的PWM信号的PWM信号输出电路。
例如，对于3相以上的情况为图8所示的构成。该图8为设置了第广第nPWM信 号生成部的PWM信号输出电路，第IPWM信号生成部具有与图3所示的第IPWM信号生成部同样的构成，也进行相同的动作，第2PWM信号生成部至第η — IPWM信号生成部的每一个均仅不具备生成并输出重置信号的功能，具有与图3所示的第IPWM信号生成部同样的构成， 也进行相同的动作，而且，第nPWM信号生成部具有图3所示的第2PWM信号生成部同样的构成，也进行同样的动作。
以上，在使用图3 图8说明的本例的PWM信号输出电路中，只要前后上升的2个 PWM信号间比死区时间设定值小，就能够通过延迟后段的PWM信号的上升，来设置PWM信号同时在比死区时间设定值长的期间OFF的状态。由此，能够对多个PWM信号的每一个，进行自由度高的设定，并且在互补使用的情况下也可以进行适当的动作。
此外，本发明并不局限于使用图3 图8说明的例子，在不脱离其主旨的范围内可以进行各种变更。另外，本例的PWM信号输出电路可以构成为微型计算机等半导体装置，可以通过程序化的计算机处理来实现各构成要素的功能的一部分或者全部，或者也可以用 逻辑元件电路所构成的硬件构成来实现。
权利要求
1.一种PWM信号输出电路，其具备计数单元，其对时钟数进行计数并输出计数器值，若重置信号被输入，则重置计数后的计数器值并重新开始计数；存储死区时间值的死区时间值存储单元；以及多个PWM信号输出单元，开始设定值以及停止设定值被设定，并且生成停止信号以及开始信号，分别输出通过自身所生成的开始信号而上升、且通过自身所生成的停止信号而下降的PWM信号，其中，所述多个PWM信号输出单元的每一个在自身的停止设定值与所述计数器值一致的情况下生成停止信号，当将输出先下降的PWM信号的PWM信号输出单元设为前段PWM信号输出单元，将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为后段PWM信号输出单兀时，后段PWM信号输出单元在自身的开始设定值与前段PWM信号输出单元的停止设定值的差比所述死区时间值小的情况下，当前段PWM信号输出单元的停止设定值与所述死区时间值的和与所述计数器值一致时，生成开始信号，在所述差在所述死区时间值以上的情况下，当自身的开始设定值与所述计数器值一致时，生成开始信号，前段PWM信号输出单元在自身的开始设定值比所述死区时间值小的情况下，当所述死区时间值与所述计数器值一致时生成开始信号，在自身的开始设定值在所述死区时间值以上的情况下，当自身的开始设定值与所述计数器值一致时生成开始信号。
2.根据权利要求1所述的PWM信号输出电路，其中，所述多个PWM信号输出单元包括第IPWM信号输出单元，第I开始设定值以及第I停止设定值被设定，并且生成第I停止信号以及第I开始信号，输出通过第I开始信号而上升、且通过第I停止信号而下降的PWM信号；以及第2PWM信号输出单元，第2开始设定值以及第2停止设定值被设定，并且生成第2停止信号以及第2开始信号，输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号，其中，所述第IPWM信号输出单元在第I停止设定值与所述计数器值一致时，生成第I停止号，所述第2PWM信号输出单元在第2停止设定值与所述计数器值一致时，生成第2停止信号，当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元，将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第IPWM信号输出单兀时，第IPWM信号输出单元在第I开始设定值与第2停止设定值的差比所述死区时间值小的情况下，当第2停止设定值与所述死区时间值的和与所述计数器值一致时，生成第I开始信号，在所述差在所述死区时间值以上的情况下，当第I开始设定值与所述计数器值一致时，生成第I开始信号，第2PWM信号输出单元在第2开始设定值比所述死区时间值小的情况下，当所述死区时间值与所述计数器值一致时，生成第2开始信号，在第2开始设定值在所述死区时间值以上的情况下，当第2开始设定值与所述计数器值一致时，生成第2开始信号。
3.根据权利要求1所述的PWM信号输出电路，其中，所述多个PWM信号输出单元包括第IPWM信号输出单元，第I开始设定值以及第I停止设定值被设定，并且生成第I停止信号以及第I开始信号，输出通过第I开始信号而上升、且通过第I停止信号而下降的PWM信号;第2PWM信号输出单元，第2开始设定值以及第2停止设定值被设定，并且生成第2停止信号以及第2开始信号，输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号；以及第3PWM信号输出单元，第3开始设定值以及第3停止设定值被设定，并且生成第3停止信号以及第3开始信号，输出通过第3开始信号而上升、且通过第3停止信号而下降的PWM信号，其中，所述第IPWM信号输出单元在第I停止设定值与所述计数器值一致时，生成第I停止号，所述第2PWM信号输出单元在第2停止设定值与所述计数器值一致时，生成第2停止信号，所述第3PWM信号输出单元在第3停止设定值与所述计数器值一致时，生成第3停止信号，当将输出最先下降的PWM信号的PWM信号输出单元设为第3PWM信号输出单元，将输出接着所述第3PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元，将输出接着所述第2PWM信号输出单元输出的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第IPWM信号输出单兀时，第IPWM信号输出单元在第I开始设定值与第2停止设定值的差比所述死区时间值小的情况下，当第2停止设定值与所述死区时间值的和与所述计数器值一致时，生成第I开始信号，在所述差在所述死区时间值以上的情况下，当第I开始设定值与所述计数器值一致时，生成第I开始信号，第2PWM信号输出单元在第2开始设定值与第3停止设定值的差比所述死区时间值小的情况下，当第3停止设定值与所述死区时间值的和与所述计数器值一致时，生成第2开始信号，在所述差在所述死区时间值以上的情况下，当第2开始设定值与所述计数器值一致时，生成第2开始信号，第3PWM信号输出单元在第3开始设定值比所述死区时间值小的情况下，当所述死区时间值与所述计数器值一致时生成第3开始信号，在第3开始设定值在所述死区时间值以上的情况下，当第3开始设定值与所述计数器值一致时生成第3开始信号。
4.根据权利要求1所述的PWM信号输出电路，其中，所述多个PWM信号输出单元包括第IPWM信号输出单元，第I开始设定值以及第I停止设定值被设定，并且生成第I停止信号以及第I开始信号，输出通过第I开始信号而上升、且通过第I停止信号而下降的PWM信号；以及第2PWM信号输出单元，所述死区时间值被设定为第2开始设定值，所述第I开始设定值被设定为第2停止设定值，并且生成第2停止信号以及第2开始信号，输出通过第2开始信号而上升、且通过第2停止信号而下降的PWM信号，其中，所述第IPWM信号输出单元在所述第I停止设定值与所述计数器值一致时，生成第I停止信号，所述第2PWM信号输出单元在所述第I开始设定值与所述计数器值一致时，生成第2停止信号，当将输出先下降的PWM信号的PWM信号输出单元设为第2PWM信号输出单元，将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为第IPWM信号输出单兀时，第IPWM信号输出单元在所述第I开始设定值与所述死区时间值的和与所述计数器值一致时，生成第I开始信号，第2PWM信号输出单元在所述第2开始设定值与所述计数器值一致时，生成第2开始信号。
5.根据权利要求1所述的PWM信号输出电路，其中，所述PWM信号输出单元包括存储开始设定值的开始设定值存储单元；存储停止设定值的停止设定值存储单元；生成并输出停止信号的停止比较单元；生成并输出开始信号的开始比较单元；以及生成并输出通过所述开始信号而上升、且通过所述停止信号而下降的PWM信号的输出控制单元。
6.—种PWM信号输出电路的PWM信号输出控制方法,其中，所述PWM信号输出电路具备计数单元，其对时钟数进行计数并输出计数器值，当重置信号被输入时，重置计数后的计数器值并重新开始计数；存储死区时间值的死区时间值存储单元；以及多个PWM信号输出单元，开始设定值以及停止设定值被设定，并且生成停止信号以及开始信号，分别输出通过自身所生成的开始信号而上升、且通过自身所生成的停止信号而下降的PWM信号，在该PWM信号输出控制方法中，当自身的停止设定值与所述计数器值一致时，使所述多个PWM信号输出单元的每一个生成停止 目号，当将输出先下降的PWM信号的PWM信号输出单元设为前段PWM信号输出单元，将输出接着所述先下降的PWM信号的下降而下降的PWM信号的PWM信号输出单元设为后段PWM信号输出单兀时，在自身的开始设定值与前段PWM信号输出单元的停止设定值的差比所述死区时间值小的情况下，当前段PWM信号输出单元的停止设定值与所述死区时间值的和与所述计数器值一致时，使后段PWM信号输出单元生成开始信号，在所述差在所述死区时间值以上的情况下，当自身的开始设定值与所述计数器值一致时，使后段PWM信号输出单元生成开始信号， 在自身的开始设定值比所述死区时间值小的情况下，当所述死区时间值与所述计数器值一致时，使前段PWM信号输出单元生成开始信号，在自身的开始设定值在所述死区时间值以上的情况下，当自身的开始设定值与所述计数器值一致时，使前段PWM信号输出单元生成开始信号。
全文摘要
本发明的PWM信号输出电路具备计数器；死区时间值存储用寄存器；以及多个PWM信号输出单元。作为分别输出前面的下降PWM信号的前段侧与输出之后的下降PWM信号的后段侧，后段侧在自身开始设定值与前段侧的停止设定值的差比死区时间值小、且该停止设定值与死区时间值的和与计数器值一致的情况下，另外，在差在死区时间值以上、且自身开始设定值与计数器值一致的情况下生成开始信号，前段侧在自身开始设定值比死区时间值小、且死区时间值与计数器值一致的情况下，另外，在自身开始设定值在死区时间值以上、且自身开始设定值与计数器值一致的情况下，生成开始信号。
文档编号H02M7/48GK103001513SQ20121034252
公开日2013年3月27日 申请日期2012年9月14日 优先权日2011年9月16日
发明者的场健二郎 申请人:拉碧斯半导体株式会社