一种功率因数校正电路中的控制电路的制作方法
【专利摘要】本发明提供一种功率因数校正电路中的控制电路，包括：乘法器用于将所述电压采样信号Vs与所述反馈信号Vf相乘，并输出第一信号I1；利用波形产生电路产生一个与滤波电容电流相关的第二信号I2，并且由第一信号I1、第二信号I2以及PFC中主开关管的电流采样信号Is来产生控制主开关管状态的控制信号。通过控制主开关管的导通和关断来使PFC电路的输入电流Ip和总滤波电流Ic之和，即交流侧的输入电流Iin与输入电压Vin的相位相同，从而消除由于滤波电容引起的相位差，造成Iin与Vin的相位不相同。
【专利说明】—种功率因数校正电路中的控制电路【技术领域】
[0001]本发明涉及功率因数校正【技术领域】，特别涉及一种功率因数校正电路中的控制电路。
【背景技术】
[0002]在两级电路或者单级功率因数校正(PFC, Power Factor Correction)电路中，通常采样整流桥的输出电压与PFC输出端的反馈信号相乘，将乘积作为PFC中开关管电流的
基准信号。
[0003]这样可以使PFC电路的输入电流跟随输入电压的变化，使整个电路中的输入电流Iin (交流输入端的)与输入电压Vin相位相同。如图1所示，该图为现有技术中输入电流Iin (交流输入端的)与输入电压Vin相位相同的不意图。
[0004]但是为了减少对电网的高频污染，在整流桥的输入端或输出端并联滤波电容，或者在整流桥的输入端和输出端均并联滤波电容。这样将会导致整个电路中的输入电流Iin(交流输入端的)与输入电压Vin具有相位差。这是因为，整个电路的输入电流Iin (交流输入端的)为滤波电容上的电流和PFC电路的输入电流之和，而滤波电容上的电流的相位超前于输入电压90度，即由于滤波电容的存在，使输入电流Iin的相位超前于输入电压Vin的相位，这样由于输入电流Iin的相位和输入电压Vin的相位不一致，导致电源的功率因数降低、谐波含量增大。
[0005]综上所述，如何使输入电流I in与输入电压Vin的相位保持一致，将是本领域技术人员需要解决的技术问题。
【发明内容】
[0006]本发明要解决的技术问题是提供一种功率因数校正电路中的控制电路，能够
[0007]本发明提供一种功率因数校正电路中的控制电路，包括:电压采样模块、输出反馈模块、乘法器、波形产生模块、控制信号产生模块和驱动控制模块；
[0008]所述电压采样模块，用于采样功率因数校正电路PFC的输入电压Vdc，并输出电压米样信号Vs ；
[0009]所述输出反馈模块，用于采样所述功率因数校正电路PFC的输出电参量，将采样的输出电参量与预设值比较，根据比较结果输出反馈信号Vf;
[0010]所述乘法器，用于将所述电压采样信号Vs与所述反馈信号Vf相乘，并输出第一信号Il ;
[0011]所述波形产生模块，用于产生与并联在整流桥的输入端和/或输出端的滤波电容的电流相关的第二信号12 ；
[0012]所述控制信号产生模块，用于根据所述功率因数校正电路PFC中主开关管的电流采样信号Is以及所述第一信号Il和第二信号12输出控制信号； [0013]所述驱动控制模块，用于根据所述控制信号产生模块输出的控制信号驱动所述主开关管，并控制所述主开关管的导通时间。
[0014]优选地，所述第二信号12的周期与所述第一信号Il的周期相同；所述第二信号12在一个周期内从正的幅值降低为负的幅值。
[0015]优选地，所述控制信号产生模块包括加法单元和比较器；
[0016]所述加法单元的两个输入信号分别为所述第二信号12和所述功率因数校正电路PFC中主开关管的电流采样信号Is，用于将所述12和Is相加后将和值输入到所述比较器的一个输入端；
[0017]所述第一信号Il输入到所述比较器的另一个输入端；
[0018]所述比较器输出所述控制信号给所述驱动控制模块。
[0019]优选地，所述控制信号产生模块包括减法单元和比较器；
[0020]所述减法单元的两个输入信号分别为所述第一信号Il和第二信号12，用于将所述第一信号Il减去所述第二信号12后将所得差值输入到所述比较器的一个输入端；
[0021]所述功率因数校正电路PFC中主开关管的电流采样信号Is输入到所述比较器的另一个输入端；
[0022]所述比较器输出所述控制信号给所述驱动控制模块。
[0023]优选地，所述控制信号产生模块包括反相器、加法单元和比较器；
[0024]所述反相器将第二信号12进行反相，得到反相后的第三信号12'；
[0025]所述加法单元的两个输入信号分别为所述第一信号Il和第三信号12'，用于将所述第一信号Il叠加所述第三信号12'后将所得和值输入到所述比较器的一个输入端；
[0026]所述功率因数校正电路PFC中主开关管的电流采样信号Is输入到所述比较器的另一个输入端；
[0027]所述比较器输出所述控制信号给所述驱动控制模块。
[0028]优选地，所述波形产生模块包括:串联连接的电容和电阻；
[0029]所述电容和电阻串联后并联于整流桥的输出端，所述电阻上产生的信号作为所述第二信号12。
[0030]优选地，还包括滤波模块；
[0031]所述波形产生模块输出的第二信号12经过所述滤波模块滤波后输出。
[0032]优选地，所述加法单元包括第二电阻和第三电阻；
[0033]所述功率因数校正电路PFC中主开关管的电流采样信号Is经过所述第二电阻连接所述比较器的一个输入端；所述第二信号12或所述第三信号12'经过所述第三电阻连接所述比较器的同一个输入端。
[0034]优选地，所述减法单元包括放大器、第四电阻和第五电阻；
[0035]所述第一信号Il输入放大器的同相输入端；
[0036]所述第二信号12经过所述第四电阻输入放大器的反相输入端；
[0037]所述第五电阻的一端连接放大器的反相输入端，所述第五电阻的另一端连接放大器的输出端。
[0038]优选地，所述滤波电容的容值和与所述波形产生模块中的电容的容值正相关。
[0039]与现有技术相比，本发明具有以下优点:
[0040]本发明实施例提供的功率因数校正电路中的控制电路，利用波形产生电路产生一个与滤波电容电流相关的第二信号12，并且由第一信号I1、第二信号12以及PFC中主开关管的电流采样信号Is来产生控制主开关管状态的控制信号。通过控制主开关管的导通和关断来使PFC电路的输入电流Ip和总滤波电流Ic之和，即交流侧的输入电流I in与输入电压Vin的相位相同，从而消除由于滤波电容引起的相位差，造成Iin与Vin的相位不相同。
【专利附图】
【附图说明】
[0041]图1是现有技术中输入电流Iin (交流输入端的)与输入电压Vin相位相同的不意图；
[0042]图2是本发明提供的功率因数校正电路中的控制电路实施例一示意图；
[0043]图3是本发明提供的功率因数校正电路中的控制电路实施例二示意图；
[0044]图4是图3中对应的几个电流波形图；
[0045]图5是本发明实施例提供的波形产生模块示意图；
[0046]图6是本发明提供的功率因数校正电路中的控制电路实施例三示意图；
[0047]图7是本发明实施例提供的加法单元示意图；
[0048]图8是本发明实施例提供的减法单元示意图。
【具体实施方式】
[0049]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0050]参见图2，该图为本发明提供的功率因数校正电路中的控制电路实施例一示意图。
[0051]本实施例提供的功率因数校正电路中的控制电路，包括:电压采样模块100、输出反馈模块200、乘法器300、波形产生模块400、控制信号产生模块500和驱动控制模块600 ；
[0052]所述电压采样模块100，用于采样功率因数校正电路PFC的输入电压Vdc，并输出电压米样信号Vs ；
[0053]需要说明的是,本实施例中的PFC电路以Boost电路为例,如图1所示，包括电感、二极管和主开关管SI以及第一电阻R1。可以理解的是，PFC电路还可以为其他形式的DC-DC电路。此外，PFC电路可以是恒压输出，且后级连接DC-DC恒流输出电路；或者，PFC电路还可以为恒流输出的单级PFC电路。
[0054]所述输出反馈模块200，用于采样所述功率因数校正电路PFC的输出电参量，将将采样的输出电参量与预设值比较，根据比较结果输出反馈信号Vf;
[0055]所述乘法器300，用于将所述电压采样信号Vs与所述反馈信号Vf相乘，并输出第一信号Il ;
[0056]所述波形产生模块400，用于产生与并联在整流桥的输入端和/或输出端的滤波电容的电流相关的第二信号12;
[0057]需要说明的是，12与所述滤波电容的电流相关，指的是12与滤波电容的电流成正比例的信号，或者12与滤波电容的电流具有相似的波形。可以理解的是，这里的相似包括相同，但是在实际的电路中，由于电气元件的存在，很难有两个波形完全相同的情况，一般都是大致的波形相似。
[0058]需要说明的是，所述滤波电容可能并联在整流桥的输出端，也可能在整流桥的输出端和输入端均并联。
[0059]所述控制信号产生模块500，用于根据所述功率因数校正电路PFC中主开关管的电流采样信号Is以及所述第一信号Il和第二信号12输出控制信号；
[0060]所述驱动控制模块600，用于根据所述控制信号产生模块500输出的控制信号驱动所述主开关管，并控制所述主开关管的导通时间。
[0061]其中，所述的主开关管的导通时间，是指主开关管处于导通状态的时间。如，从主开关管的导通时刻到关断时刻的时间间隔。
[0062]如图2中下半部分的虚框内是本发明实施例提供的控制电路。
[0063]本实施例提供的功率因数校正电路中的控制电路，利用波形产生电路产生一个与滤波电容电流相关的第二信号12，并且由第一信号I1、第二信号12以及PFC中主开关管的电流采样信号Is来产生控制主开关管状态的控制信号。通过控制主开关管的导通和关断来使PFC电路的输入电流Ip和总滤波电流Ic之和，即交流侧的输入电流Iin与输入电压Vin的相位相同，从而消除由于滤波电容引起的相位差，造成Iin与Vin的相位不相同。
[0064]下面以控制信号产生模块中包括减法单元时为例介绍本发明提供的控制电路的工作原理。
[0065]参见图3，该图为本发明提供的功率因数校正电路中的控制电路实施例二示意图。
[0066]本实施例中的控制信号产生模块包括:减法单元501和比较器01 ；
[0067]所述减法单兀501的两个输入信号分别为所述第一信号Il和第二信号12,用于将所述第一信号Il减去所述第二信号12后将所得差值输入到所述比较器01的一个输入端；需要说明的是，此处所得差值是作为Is的基准信号，该差值输入的是比较器01的同相输入端;
[0068]所述功率因数校正电路PFC中主开关管的电流采样信号Is输入到所述比较器01的另一个输入端；此处的Is输入的是比较器01的反相输入端。
[0069]所述比较器01输出所述控制信号给所述驱动控制电路600。
[0070]驱动控制电路600通过控制主开关管SI的导通时间，控制主开关管SI的电流峰值，从而使PFC电路的输入电流Ip和总滤波电流Ic之和，即交流侧的输入电流Iin与输入电压Vin的相位相同。
[0071]在图3所示的实施例中，乘法器300的输入信号为电压采样信号Vs和反馈信号Vf，这样经过乘法器300的乘积作用后输出Il与电压采样信号Vs波形相似，且有相同的相位。
[0072]而波形产生模块400输出的12为与滤波电容电流Ic(这里的Ic为所有的滤波电容电流值之和，即包括整流桥输入端和输出端的滤波电容)相关的信号，其相位与滤波电容电流Ic的相位相同。
[0073]Il和12相减之后的波形Iref作为PFC主电路开关管SI电流峰值的基准信号，使PFC电路输入电流Ip的相位为Il和12的二者相位差，而总输入电流Iin为Ip和Ic的和，这样使总电流Iin的相位与输入电压Vin相位相同。
[0074]参见图4，该图为图3中对应的几个电流波形图。
[0075]从图4中可以看出，所述第二信号12的周期与所述第一信号Il的周期相同；所述第二信号12在一个周期内从正的幅值降低为负的幅值。[0076]图3对应的实施例中Iref为Il与12的差，从图4中可以看出，Iref的波形。
[0077]其中，Il的峰值在时刻A点，而Iref的峰值在时刻B点，可以看出信号Iref的相位滞后于信号Il的相位。
[0078]需要说明的是，在实际应用中，若PFC电路的输入电流Ip的电流方向只能是图3中所示的方向时，得到的信号Iref需要将小于零的部分改为等于零，如图4所示。这样，PFC电路的输入电流Ip的波形即与Iref的波形相似。
[0079]参见图5，该图为本发明实施例提供的波形产生模块示意图。
[0080]所述波形产生模块包括:串联连接的电容Cb和电阻Rb ；
[0081]所述电容Cb和电阻Rb串联后并联于整流桥的输出端，所述电阻Rb上产生的信号作为所述第二信号12。
[0082]需要说明的是，另一个实施例中，还可以包括滤波模块；
[0083]所述波形产生 模块输出的第二信号12经过所述滤波模块滤波后输出。例如，图5中的12经过滤波模块后输出给减法单元。
[0084]需要说明的是，所述电容Cb也可以是整流桥后的滤波电容C2本身，即C2与电阻Rb串联后并联在整流桥的输出端，Rb上的信号作为所述第二信号12。
[0085]需要说明的是，所述电容Cb的容值，与滤波电容Cl和C2的容值相关，也即，Cl和C2的容值和与Cb的容值成正相关的关系。Cb的容值大小取决于Cl和C2的容值大小，当电路中滤波电容的容值总和增大时，可以通过增大电容Cb的容值，使输入电流Iin和输入电压Vin的相位相同。
[0086]需要说明的是，所述波形产生电路可以通过数字电路来实现，产生一个与滤波电容电流波形成正比例的波形。
[0087]下面结合以上附图详细说明本发明提供的控制电路的具体原理。
[0088]在上述实施例中，Il与输入电压Vdc成比例，而12与滤波电容电流成比例，在输入电压的半个周期内，Il和12的周期相同，相位相差90°，所以设:
[0089]Il=kl*sincot (I)
[0090]I2 = k2*coscot (2)
[0091]/I —/2 二/cHsiii⑴/ —々2%0!5如/= λ/α:1」+々22 sin/ —α)ν 3 )
[0092]其中，公式(3)中cosa= Μ/λ/η2+?2，sina = k2“k\2+k22 ;
[0093]因此，当波形产生模块输出的12的幅值增大时，即k2增大,则sina增大，a增大，‘12+々2: sin(fiJT —α)的相位与kl*sincot相差增大，即图4中B点离A点更远。
[0094]使12的幅值增大,可以是输入电压Vin的幅值增大。
[0095]当输入电压Vin幅值增大时，流过电容Cb的电流增大，12幅值增大，此时，作为PFC主电路开关管的基准信号Iref与输入电压Vdc的相位差增大。即，当滤波电容电流Ic在总输入电流Iin中的比重增大时，本发明的PFC电路基准信号Iref与输入电压Vdc的相位差增大，以抵消由滤波电容电流的变化引起的总输入电流Iin的相位变化，在输入电压Vin的不同幅值下，本发明提供的控制电路均可以实现消除滤波电容引起的相位差。
[0096]使12的幅值增大，还可以是输入电压Vin的频率f增大。当输入电压Vin频率f增大时，流过电容Cb的电流增大，信号12幅值增大，此时，作为PFC主电路开关管的基准信号Iref与输入电压Vdc的相位差增大。即，当滤波电容电流Ic在总输入电流Iin中的比重增大时，本发明的PFC电路基准信号Iref与输入电压Vdc的相位差增大，以抵消由滤波电容电流的变化弓丨起的总输入电流I in的相位变化，在输入电压Vin的不同频率下，本发明的控制电路均可以实现消除滤波电容引起的相位差。
[0097]需要说明的是，图3实施例提供的控制电路中的控制信号产生模块中包括减法单元，本发明还提供了一个实施例，其中控制信号产生模块中包括加法单元，下面结合具体电路图来详细说明其工作原理。
[0098]参见图6，该图为本发明提供的功率因数校正电路中的控制电路实施例三示意图。
[0099]所述控制信号产生模块包括加法单元502和比较器01 ；
[0100]所述加法单元502的两个输入信号分别为所述第二信号12和所述功率因数校正电路PFC中主开关管的电流采样信号Is，用于将所述12和Is相加后将和值输入到所述比较器01的一个输入端；
[0101]所述第一信号Il输入到所述比较器01的另一个输入端；
[0102]所述比较器01输出所述控制信号给所述驱动控制模块600。
[0103]该实施例通过加法单元502，在电流采样信号Is上补偿(或叠加)第二信号12，并与第一信号Il比较，此处Ii作为电流基准信号，使主开关管Si的电流在11(11与输入电压Vdc同相位)的基础上消去滤波电容电流，使PFC主电路的输入电流Ip和总滤波电容电流Ic之和(即总输入电流Iin)，与输入电压Vin同相位，而消除了滤波电容Cl和/或C2引起的相位差问题。
[0104]参见图7，该图为本发明实施例提供的加法单元示意图。
[0105]所述加法单元包括第二电阻R2和第三电阻R3 ；
[0106]所述功率因数校正电路PFC中主开关管的电流采样信号Is经过所述第二电阻R2连接所述比较器的一个输入端；所述第二信号12经过所述第三电阻R3连接所述比较器的同一个输入端。
[0107]参见图8，该图为本发明实施例提供的减法单元示意图。
[0108]所述减法单元包括放大器P1、第四电阻R4和第五电阻R5 ；
[0109]所述第一信号Il输入放大器Pl的同相输入端；
[0110]所述第二信号12经过所述第四电阻R4输入放大器Pl的反相输入端；
[0111]所述第五电阻R5的一端连接放大器Pl的反相输入端，所述第五电阻R5的另一端连接放大器Pl的输出端。
[0112]需要说明的是，本发明中，图3中的所述减法单元501，还可以是输入信号I1、另一个输入信号为12'的加法电路，其中，12,为电容电流相关信号12的反相信号。
[0113]具体地，产生12'的电路可以是图3实施例中产生12，将12输入到反相电路中，反相电路的输出即为第三信号12'，将12'输入到加法电路中，与另一个信号Il叠加之后，加法电路的输出即为信号Iref。
[0114]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种功率因数校正电路中的控制电路，其特征在于，包括:电压采样模块、输出反馈模块、乘法器、波形产生模块、控制信号产生模块和驱动控制模块； 所述电压米样模块，用于米样功率因数校正电路PFC的输入电压Vdc,并输出电压米样信号Vs ； 所述输出反馈模块，用于采样所述功率因数校正电路PFC的输出电参量，将采样的输出电参量与预设值比较，根据比较结果输出反馈信号Vf ; 所述乘法器，用于将所述电压采样信号Vs与所述反馈信号Vf相乘，并输出第一信号Il ; 所述波形产生模块，用于产生与并联在整流桥的输入端和/或输出端的滤波电容的电流相关的第二信号12 ； 所述控制信号产生模块，用于根据所述功率因数校正电路PFC中主开关管的电流采样信号Is以及所述第一信号Il和第二信号12输出控制信号； 所述驱动控制模块，用于根据所述控制信号产生模块输出的控制信号驱动所述主开关管，并控制所述主开关管的导通时间。
2.根据权利要求1所述的功率因数校正电路中的控制电路，其特征在于，所述第二信号12的周期与所 述第一信号Il的周期相同；所述第二信号12在一个周期内从正的幅值降低为负的幅值。
3.根据权利要求1或2所述的功率因数校正电路中的控制电路，其特征在于，所述控制信号产生模块包括加法单元和比较器； 所述加法单元的两个输入信号分别为所述第二信号12和所述功率因数校正电路PFC中主开关管的电流采样信号Is，用于将所述12和Is相加后将和值输入到所述比较器的一个输入端； 所述第一信号Ii输入到所述比较器的另一个输入端； 所述比较器输出所述控制信号给所述驱动控制模块。
4.根据权利要求1或2所述的功率因数校正电路中的控制电路，其特征在于，所述控制信号产生模块包括减法单元和比较器； 所述减法单元的两个输入信号分别为所述第一信号Il和第二信号12，用于将所述第一信号Il减去所述第二信号12后将所得差值输入到所述比较器的一个输入端； 所述功率因数校正电路PFC中主开关管的电流采样信号Is输入到所述比较器的另一个输入端； 所述比较器输出所述控制信号给所述驱动控制模块。
5.根据权利要求1或2所述的功率因数校正电路中的控制电路，其特征在于，所述控制信号产生模块包括反相器、加法单元和比较器； 所述反相器将第二信号12进行反相，得到反相后的第三信号12'； 所述加法单元的两个输入信号分别为所述第一信号Il和第三信号12'，用于将所述第一信号Il叠加所述第三信号12'后将所得和值输入到所述比较器的一个输入端； 所述功率因数校正电路PFC中主开关管的电流采样信号Is输入到所述比较器的另一个输入端； 所述比较器输出所述控制信号给所述驱动控制模块。
6.根据权利要求1所述的功率因数校正电路中的控制电路，其特征在于，所述波形产生模块包括:串联连接的电容和电阻； 所述电容和电阻串联后并联于整流桥的输出端，所述电阻上产生的信号作为所述第二信号12。
7.根据权利要求6所述的功率因数校正电路中的控制电路，其特征在于，还包括滤波模块； 所述波形产生模块输出的第二信号12经过所述滤波模块滤波后输出。
8.根据权利要求3或5所述的功率因数校正电路中的控制电路，其特征在于，所述加法单元包括第二电阻和第三电阻； 所述功率因数校正电路PFC中主开关管的电流采样信号Is经过所述第二电阻连接所述比较器的一个输入端；所述第二信号12或所述第三信号12'经过所述第三电阻连接所述比较器的同一个输入端。
9.根据权利要求4所述的功率因数校正电路中的控制电路，其特征在于，所述减法单元包括放大器、第四电阻和第五电阻； 所述第一信号Il输入放大器的同相输入端； 所述第二信号12经过所述第四电阻输入放大器的反相输入端； 所述第五电阻的一端连接放大器的反相输入端，所述第五电阻的另一端连接放大器的输出端。
10.根据权利要求6所述的功率因数校正电路中的控制电路，其特征在于，所述滤波电容的容值和与所述波形产生模块中的电容的容值正相关。
【文档编号】H02M1/42GK103973095SQ201310045719
【公开日】2014年8月6日 申请日期:2013年2月1日 优先权日:2013年2月1日
【发明者】姜德来, 葛良安, 吴莲 申请人:英飞特电子（杭州）股份有限公司