用于开关模式调节器的动态下垂的系统和方法与流程

用于开关模式调节器的动态下垂的系统和方法相关申请的交叉引用本申请要求2012年5月10日提交的美国临时申请S/N61/645,264的权益，该申请的全部内容出于所有意图和目的通过引用结合于此。附图简述参考以下描述以及附图将能更好地理解本发明的益处、特征以及优点，在附图中：图1是根据本发明实施例以动态下垂实现的配置有包括调节器的供电系统的电子装置的简化框图；图2是根据本发明的实施例的以动态下垂实现的图1的示例性调节器的简化示意框图；图3是根据一个实施例实现的用于形成用于低占空比应用的下垂调节电流的动态下垂网络的简化示意框图，以及示出操作的图示；图4是示出与用于常规配置的相应信号相比较的，根据一个实施例的用于低占空比应用的图3的动态下垂网络的操作的时序图；图5是示出与用于常规配置的相应信号相比较的，根据一个实施例的用于高占空比应用（其中VIN与VOUT之比相对较低）实现的动态下垂网络的操作的时序图；图6是示出图1的调节器的输出部分的示意框图，其包括用于低占空比应用的过冲减少的瞬变减少网络和用于高占空比应用的下冲减少的瞬变减少网络。图7是示出对于以常规下垂和图6的瞬变减少网络实现的调节器，基于负载插入/释放频率（负载瞬变重复率）的能量（以及由此的功率）损失的图示；图8是示出关于具有如本文所述的动态下垂的配置的能量损失的图示，该配置例如是图1的调节器，包括以低至中等瞬变重复率的图6的瞬变减少网络。图9是示出关于具有如本文所述的动态下垂的配置的能量损失的图示，该配置例如是图1的调节器，包括以相对高的瞬变重复率的图6的瞬变减少网络。图10是描绘对于特定配置的功率损失（以瓦为单位，W）与负载重复率（Hz）的关系的图；图11是根据替代实施例实现的瞬变减少网络的框图，其包含图6的瞬变减少网络的功能；以及图12是根据另一个替代实施例实现的瞬变减少网络的框图，其包含图6的瞬变减少网络的功能。详细描述参考以下描述以及附图将能更好地理解本发明的益处、特征以及优点。给出以下描述以使本领域技术人员能在特定应用及其需求的背景下实施和利用所提供的本发明。然而，优选实施例的多种修改对本领域技术人员将会是明显的，而且可将本文所限定的一般原理应用于其它实施例。因此，本发明不旨在局限于本文中示出和描述的特定实施例，而应给予与本文中披露的原理和新颖特征一致的最宽范围。电压下垂是响应于输出负载的电平而对开关模式调节器的输出电压进行的有意调节。当负载轻时，可将输出电压调节为较高的电压电平。随着负载增加，基于负载电平与较低的电压电平成比例地调节输出电压。通常通过DC负载线规格（或DC下垂）确定输出电压和负载之间的关系。AC负载线规格（或AC下垂）提供在负载转变期间容差的水平。一般而言，AC负载线容差提供电压限额偏移和延迟参数，该延迟参数是通过允许从DC负载线规格偏离多大的输出电压以及响应于负载转变或瞬变有多长时间来确定的。响应于负载瞬变，在输出信号的上升和下降边沿上的常规下垂响应时间通常是相同的。响应的边沿和速度是不可调节的。对于AC和DC下垂，常规的下垂网络包含一个或两个对称下垂电平。已经确定存在需要基于占空比的动态下垂响应以提供最佳瞬变恢复的情况。在用于降压型转换器的低占空比应用中，期望具有用于负载插入的缓慢下垂响应以及之后用于负载释放的快速下垂响应。在用于降压型转换器的高占空比应用中，期望具有用于负载插入的快速下垂响应以及之后用于负载释放的缓慢下垂响应。一般而言，如本文所述的动态下垂配置用于优化在从AC偏移电压容差转变至AC负载线规格时AC延迟参数的使用。降压型开关调节器将较高的输入电压VIN转换成较低的经调节的输出电压VOUT。占空比“D”通常指的是导通时间与调节器所生成的用于控制电压转换的脉宽调制（PWM）控制信号的周期之比。占空比一般确定在稳态条件下VIN和VOUT之间的关系，其中VOUT≈D·VIN。应理解，占空比响应于负载瞬变而变化，诸如在负载插入瞬变期间增加以及在负载释放瞬变期间减少；占空比类型是稳态条件期间输入和输出电压之间的一般关系。低占空比应用或类型是输出电压VOUT和输入电压VIN之比在稳态条件期间相对较低的情况，诸如当输入电压相对较高和/或输出电压相对较低（例如VOUT和VIN之差相对较大）时。高占空比应用或类型是输出电压VOUT和输入电压VIN之比在稳态条件期间相对较高的情况，诸如当输入电压相对较低和/或输出电压相对较高（例如VOUT和VIN之差相对较小）时。图1是根据本发明实施例以动态下垂实现的配置有包括调节器102的供电系统101的电子装置100的简化框图。供电系统101产生为电子装置100的其他系统装置提供功率的一个或多个供电电压。在所示实施例中，电子装置100包括处理器107和外围系统109，处理器107和外围系统109都经由总线105耦合以接收来自供电系统101的供电电压，总线105包括功率和/或信号导体的任何组合。在所示实施例中，外围系统109可包括系统存储器111（例如，包括RAM和ROM类型装置和存储器控制器等等的任何组合）和输入/输出（I/O）系统113的任何组合，该输入/输出系统113可包括系统控制器等，诸如图形控制器、中断控制器、键盘和鼠标控制器、系统存储装置控制器（例如，用于硬盘驱动器的控制器等）等等。所示系统只是示例性的，因为本领域技术人员可以理解，许多处理器系统和支持装置可以被集成到处理器芯片上。电子装置100可以是任何类型的计算机或计算装置，诸如计算机系统（例如，笔记本计算机、台式计算机、上网本计算机等等）、媒体平板装置（例如，苹果公司生产的iPad、亚马逊公司生产的Kindle等等）、通信装置（例如，蜂窝电话、智能电话等等）、其他类型的电子装置（例如，媒体播放器、记录装置等等）。供电系统101可被配置为包括电池（可再充或非可再充）和/或可配置为与交流（AC）适配器等一起工作。图2是根据本发明的实施例的以动态下垂实现的示例性调节器102的简化示意框图。尽管图2中未示出，但是调节器102还可包括如下所述的瞬变减少网络。示出单相，其中应理解还可构想到多相调节器。调节器102包括栅驱动器201，其接收脉冲控制或PWM信号并且将相应的栅驱动信号提供给上电子开关Q1和下电子开关Q2。电子开关Q1和Q2的电流端子（例如漏极和源极）串联耦合在输入电压VIN和示为接地（GND）的公共参考电压之间。注意，GND通常表示一个或多个参考节点，诸如一个或多个接地电平或节点（诸如，信号接地、功率接地、底座接地等）或处于任何其他正或负参考电压电平的一个或多个参考节点。开关Q1和Q2在中间相节点203处耦合在一起，形成相应的相电压。输出电感器L的一端耦合到相节点203，而其另一端耦合至输出节点205，形成输出电压VOUT。输出电容器CO和负载207耦合在输出节点205和GND之间。负载207一般表示一个或多个负载，诸如处理器107和/或外围系统109的任意一个或多个装置。VOUT或表示VOUT的反馈信号VFB经由补偿网络等被提供给集成误差放大器219的输入。VFB可以是表示VOUT的所感测的或者成比例的信号，诸如由分压器等（未示出）所产生的信号。如图所示，将VOUT（或VFB）提供给电阻器R2的一端，且其另一端耦合到节点217，节点217进一步耦合到电阻器R3的一端并且至误差放大器219的负（-）或反相输入。电阻器R3与电容器C2串联耦合在误差放大器219的负输入和输出之间。电压源221形成相对于GND的参考电压VREF，其中VREF被提供给误差放大器219的正（＋）或非反相输入。R2、R3和C2共同形成RC补偿网络，其中误差放大器219在其输出产生补偿信号VCOMP。VCOMP被提供给PWM补偿器网络223的输入，该PWM补偿器网络223在其输出端形成PWM信号用于控制调节器102。示出电阻器DCR与电感器L串联耦合，其中DCR不是单独的物理电阻器，而是表示电感器L的DC电阻。可通过感测DCR两端的电压来感测穿过电感器IL的电流。如所示，电阻器R1和电容器C1彼此串联耦合并置于电感器L的两端。在R1和C1的中间联结处的节点209耦合到下垂网络211的一个输入，并且输出节点205被提供给下垂网络211的另一个输入。在C1两端（在节点205和209之间）形成的电压是用于感测电感器电流的电压IL·DCR。下垂网络211形成下垂电压VD，该下垂电压VD被提供给跨导放大器213的正输入，该跨导放大器213的负输入耦合到GND。跨导放大器213基于跨导增益GM将输入电压VD转换成成比例的下垂电流ID。在常规的配置中，下垂电流ID被注入到控制环路，诸如进入所示的补偿网络的节点217，用于提供常规的下垂功能。在一个实施例中，插入加法器215，以将ID与下垂调节电流IDADJ相加，以提供经修改的下垂电流IDMOD。IDADJ适于调节ID以提供IDMOD，从而将期望的动态下垂调节提供给常规的下垂电流，如本文进一步描述的。动态下垂调节基于用于特定应用的占空比配置。在低占空比应用中，IDMOD被配置成提供缓慢的下垂响应用于负载插入然后提供快速的下垂响应用于负载释放。在高占空比应用中，IDMOD被配置成提供快速的下垂响应用于负载插入然后提供缓慢的下垂响应用于负载释放。当不施加输出电压下垂时，电压VREF由控制环用来将VOUT的电压电平设置成预定的参考电平。注入到节点217的下垂电流施加电压下垂，以根据DC负载线（DCLL）规格修改VOUT的参考电平。下垂调节电流IDADJ进一步调节下垂电流以延迟响应于负载瞬变从AC负载线（ACLL）容差至DC负载线规格的恢复。尽管输出电压保持在AC负载线容差内，但动态下垂允许在响应于负载瞬变转变到DCLL的同时对AC延迟参数的优化，该AC延迟参数限定允许VOUT从DCLL偏离的时间量。下垂电压VDROOP是VREF和VOUT之间的期望差。下垂电压被确定为VDROOP=IDMOD·R2。VDROOP未明确地形成在任意特定节点处，且它未必是电阻器R2两端的电压，因为除经修改的下垂电流IDMOD之外，其它电流流过R2。然而，VDROOP很容易基于IDMOD和R2来确定。图3是根据一个实施例实现的用于形成用于低占空比应用（或类型）的下垂调节电流IDADJ的动态下垂网络300的简化示意框图，以及示出操作的图示。在该具体配置中，PWM比较器网络223形成窗口电压VW，其与VCOMP相差窗口差电压ΔVW(ΔVW=VW–VCOMP)。尽管未示出，但已知用于形成窗口电压的各种方法，诸如将窗口电流注入到参考VCOMP的窗口电阻器。PWM比较器网络223还形成在VCOMP（在下端）和VW（在上端）之间切换的波纹电压，用于形成PWM。例如，当VR降至VCOMP时，PWM被断言高，且VR倾斜向上直到它达到VW。当VR达到VW时，PWM被下拉，并且VR再次倾斜向下。操作在连续PWM周期内以这种方式重复。形成第一触发电压差ΔVTRIG1的电压源301的负端子参考VR，且其正端子耦合到比较器303的正输入。VCOMP被提供给比较器303的负输入，该比较器303的输出提供负载插入信号L1，该负载插入信号L1被提供给N型场效应晶体管（FET）Q3的栅极。构想到其它类型的电子开关。Q3的源极耦合到GND并且其漏极耦合到电阻器RON的一端。电阻器RON的另一端耦合到节点309，形成下垂调节电压VDADJ。电容器C耦合在节点309与GND之间。电流源305将电流GM·VIN提供给节点309。电流吸收器307汲取从节点309至地的电流GM·VOUT。跨导装置311的输入耦合到节点309以接收VDADJ，并且其输出提供下垂调节电流IDADJ。跨导装置311具有增益因数GM·K，其中GM是跨导增益且K是增益因数。以此方式，下垂调节电压VDADJ被转换成下垂调节电流IDADJ。在所示的实施例中，当Q3断开时，RON被有效去除，使得电流装置305和307的净电流利用电流GM·(VIN-VOUT)对电容器C进行充电。因为VIN大于VOUT，所以当Q3断开时，VDADJ倾斜上升。当Q3导通时，RON是串联电阻器，其具有适当的电阻以建立电阻器-电容器（RC）时间常数，使得VDADJ以期望的速率倾斜向下。在替换实施例中，Q3是相对较小的晶体管，且RON表示当Q3导通时其漏-源电阻，或RDS_ON。在该可选实施例中，选择Q3的尺寸和/或配置，且RON（或RDS_ON）具有适当的电阻以使VDADJ以所选速率倾斜向下。形成第二触发电压差ΔVTRIG2的另一个电压源313的正端子参考VR，且其负端子耦合到比较器315的正输入。VW被提供给比较器315的负输入，该比较器315的输出将负载释放信号LR提供给延迟装置317的输入。延迟装置317的输出耦合到1-触发装置319的输入，该1-触发装置319的输出耦合到另一个N型场效应晶体管（FET）Q4的栅极。Q4的源极耦合到GND并且其漏极耦合到节点309。Q4被配置成快速将节点309接地，以相对快速地使电容器C放电。如图3所示，示出表示负载水平的负载电流ILOAD的曲线，并且示出显示VDADJ的相应响应的VDADJ的电压的曲线。在时间t0开始，响应于表示负载插入的负载瞬变，ILOAD从低电平跳至高电平。在随后的时间t1，ILOAD向下跳回，表示负载释放。在时间t0，响应于负载插入，VCOMP和VW快速增加，然后在时间t1，快速降低返回到大约原始电平。倾斜电压VR的增加的转换速率没有VCOMP和VW快，使得响应于负载插入，VCOMP和VW暂时升高至高于VR。类似地，倾斜电压VR的降低的转换速率没有VCOMP和VW快，使得响应于负载释放，VCOMP和VW暂时降低至低于VR。比较器303的输出L1通常为高，并且当VR比VCOMP高ΔVTRIG1表示负载插入时，触发为低。比较器315的输出LR通常为低，且当VW下降比VR低ΔVTRIG2时，触发为高。VCOMP比VR高ΔVTRIG1表示负载插入，并且激活缓慢下垂环路。仅在VM下降至比VR低ΔVTRIG2达延迟装置317所确定的预定延迟时段时，检测到比较器315的触发，以避免响应于寄生噪声而触发。VW下降低于VR表示负载释放，并且复位/禁用缓慢下垂环路。1-触发装置318在被触发时具有预定时段，该预定时段足以导通Q4足够长的时间以复位/禁用缓慢下垂环路（通过使电容器C放电）。在操作中，Q4通常为断开，且Q3通常为导通，以有效地使电容器C的电压最小化为低电压或0。在负载插入时，在时间t0之后，当VCOMP上升比VR高ΔVTRIG1时，比较器303触发低，从而断开Q3，有效地去除RON。电流源305提供电流GM·VIN，以对电容器C进行充电，并且电流吸收器307吸收电流GM·VOUT，使得如图所示在时间t0之后VDADJ以速率GM·(VIN-VOUT)/C倾斜升高。通过跨导装置311将电压VDADJ转换成电流IDADJ，或者IDADJ=K·GM·VDADJ。当VR升高到高于VCOMP-ΔVTRIG1时，比较器303使Q3回到导通，使得RON被置于与C并联。当Q3回到导通时，电容器C被放电，并且由此VDADJ基于时间常数RON·C倾斜向下。在负载释放时，在时间t1，当VW下降比VR低ΔVTRIG2时，比较器315被触发至少延迟装置317的延迟量，并且1-触发装置319使其输出为高的时段足以导通Q4，从而使电容器C放电并将VDADJ拉回至GND。所示的动态下垂网络300的VDADJ电压可能未稳定在0V，并且可能具有小的电压电平。然而，期望在稳态条件下IDADJ为0。可包括附加的电路组件（未示出）以确保当没有负载瞬变时，在稳态条件期间，VDADJ变为0V。或者，当VDADJ未响应于负载瞬变而改变时，可提供传输门等以阻断IDADJ。图4是示出与用于常规配置的相应信号相比较的，根据一个实施例的用于低占空比应用（其中在稳态下VIN与VOUT之比相对较高）的动态下垂网络300的操作的时序图。对于常规配置（不具有IDADJ）和采用动态下垂网络300的动态下垂（IDMOD基于ID+IDADJ）的配置，在时间t0和t1之间，响应于负载插入和释放，绘制下垂电压VDROOP和相应的VOUT的输出电压瞬变与时间的关系。在紧接时间t0之后的最初负载插入时，Q3断开，并且如401处所示，GM·(VIN-VOUT)/C设置快速边沿响应用于动态下垂。与常规的情况相比，IDADJ对ID的贡献导致下垂电压较快地降低到较低值。与常规的情况相比，VOUT转变不会下降显著更大的量。VOUT下降到基于AC负载线（ACLL）规格的电平。紧接着负载插入之后，当比较器303输出变高从而导通Q3时，IDADJ基于RON·C时间常数倾斜向下，这导致VDROOP倾斜向上，如403处所示。在负载插入之后，常规的下垂电压相对快速地跳至稳态电平，并且VOUT同样稳定回到由DC负载线（DCLL）规格确定的目标电平。在最初响应之后，动态下垂设置缓慢下垂速度，使得VDROOP和输出电压瞬变均更缓慢地倾斜至DCLL电平。在紧接时间t1之后的负载释放时，Q4导通以复位缓慢下垂环路，如405处所示，使得动态下垂信号基本上遵循负载释放的常规情况。这允许常规的快速下垂环路控制输出电压恢复。注意，某些微处理器规格允许指定的恢复时段用于VOUT从AC负载线下垂电平至相应的DC负载线下垂电平。在一个实施例中，规格允许500微秒（μs）恢复。动态下垂网络300被配置成使得VOUT在指定的时段内到达DC负载线电平。允许下垂信号更缓慢地恢复提供显著的优点，如本文所述。图5是示出与用于常规配置的相应信号相比较的，根据一个实施例的用于高占空比应用（其中VIN与VOUT之比相对较低）实现的动态下垂网络500的操作的时序图。动态下垂网络500被实现用于高占空比应用。动态下垂网络500基本上类似于动态下垂网络300，其中类似的组件使用相同的附图标记。对于下垂网络500，用于负载插入（电压源301和比较器303）和负载释放（电压源313和比较器315）的触发网络彼此交换，并且跨导装置311施加反向增益因数（-GM·K）。如图所示，比较器315的LR输出被反相（示为反相输出，尽管反相器也可能被使用），并且被提供给Q3的栅极，并且比较器303的L1输出被反相，并且被提供给延迟装置317的输入。同样，跨导装置311被跨导装置501替换，该跨导装置501施加反相增益因数-GM·K。在高占空比配置的情况下（其中VIN相对较低和/或VOUT相对较高），动态环路响应对于负载插入很快，然后对于负载去除缓慢，如图所示。输出电容是总成本的主要成本组成部分，尤其是对于计算应用的核调节器。期望尽可能多地降低输出电容，同时将效率维持在可接受的水平。本文中进一步描述的瞬变减少网络允许输出电容减少。图6是示出调节器102的输出部分的示意框图，其包括用于低占空比应用的过冲减少的瞬变减少网络601和用于高占空比应用的下冲减少的瞬变减少网络605。还示出时序图示，示出没有动态下垂的操作，其中VOUT快速转变到DCLL电压电平。在低占空比应用情况下，在负载插入之后，一旦负载释放，就发生不期望的过冲602。瞬变减少网络601包括检测控制和栅驱动网络603以及N型金属氧化物半导体FET（MOSFET）Q5，其中当VOUT升高比VREF高预定量时，检测控制和栅驱动网络603用于将VOUT与VREF进行比较，并且断言瞬变减少信号TR以导通Q5。Q5通过临时从输出汲取电流而有效地减少或去除不期望的过冲602。在高占空比应用情况下，在负载插入之后发生不期望的下冲604。瞬变减少网络605包括检测控制和栅驱动网络607以及N型MOSFETQ6，其中当VOUT下降比期望的输出电压低预定量时，检测控制和栅驱动网络605用于将VOUT与期望的输出电压进行比较并断言TR以导通Q6。Q6通过使电流临时从VIN传送至VOUT而有效地减少或去除不期望的下冲604。图7是示出对于以常规下垂和瞬变减少网络601实现的调节器，基于负载插入/释放频率（负载瞬变重复率）的能量（以及由此的功率）损失的图示。在所示的常规情况下，VOUT下降到ACLL电平，然后快速恢复到DCLL电平。当负载插入和释放以相对低的重复率发生时，诸如100赫兹（Hz），由于Q5的重复导通引起的能量损失量导致相对适度的能量损失量，诸如小于1瓦（W）或更低至1毫瓦（mW）。然而，当负载瞬变重复率增加时，对于常规的下垂配置，能量损失量成比例地增加。某些微处理器配置可具有高达10兆赫（MHz）的重复负载率，这可导致100W或更多的功率损失（例如，参见图10）。如本文所述的动态下垂由过冲/下冲减少而显著降低功率损失，如文本进一步描述的。图8是示出关于具有如本文所述的动态下垂的配置的能量损失的图示，该配置例如是调节器102，包括以低至中等瞬变重复率的瞬变减少网络601。VOUT最初处于稳态电压电平801，表示轻负载或无负载情况。响应于在约时间t0的负载插入，VOUT相对快速地下降到由AC负载线（ACLL）规格确定的低电压电平803。在如图7所示的常规配置中，VOUT快速返回到由DC负载线（DCLL）规格确定的电压电平805。相反，如图8所示，动态下垂导致VOUT更缓慢地上升，如807处所示。当VOUT几乎达到DCLL电压电平805时，在时间t1发生负载释放事件，导致VOUT基于ACLL规格快速升高到较高的电压电平809。VOUT通常将使较高的电压电平809过冲到峰811。然而，瞬变减少网络601用于减少峰811，使得VOUT不超过809明显的量。VOUT然后返回到最初的稳态电压电平801，然后在约时间t2发生另一个负载插入。VOUT再次降至低电压电平803，并且以动态下垂所确定的相同速率升高到DCLL805。操作以相同的速率重复，其中在大约时间t3处发生另一个负载释放，导致另一个减少峰813。因为瞬变重复率处于低至中等速率，所以减少峰以相对低的速率发生，导致由峰值瞬变减少引起的相对低的能量损失量。图9是示出关于具有如本文所述的动态下垂的配置的能量损失的图示，该配置例如是调节器102，包括以相对高的瞬变重复率的瞬变减少网络601。而且，VOUT最初处于稳态电压电平801，表示轻负载或无负载情况。响应于在大约时间t0处的负载插入，VOUT相对快速地下降至由ACLL规格确定的低电压电平803，然后基于动态下垂缓慢升高（与常规配置相比），如807处所示。然而，在这种情况下，在VOUT达到DCLL电压电平805之前，在时间t1发生负载释放，导致VOUT达到峰901。在这种情况下，因为负载释放发生同时在负载释放发生时VOUT显著低于电压电平805，所以峰901不会超过较高的电压电平809。在这种情况下，瞬变减少网络601不修改峰901，并且没有由于瞬变减少引起的能量损失。VOUT然后返回到稳态电压电平801，并且在大约时间t2发生另一个负载插入。操作以较高的瞬变重复率重复，导致随后的重复峰903，每一个均低于较高的电压电平809。因为峰901和903中的每一个均低于较高的电压电平809，所以瞬变减少网络601不减少峰，且没有在较高的瞬变重复率下由于瞬变减少引起的能量损失。图10是描绘对于特定配置的功率损失（以瓦为单位，W）与负载重复率（Hz）的关系的图。在1001处示出的第一图说明以常规下垂和瞬变减少网络实现的调节器的功率损失。当负载瞬变重复率超过约3-5千赫（KHz）时，由于转变峰的减少引起的瞬变减少网络中的功率损失继续增加，直到在约10MHz的速率下功率损失达到约100W。在1003处示出的第二图说明对于以本文所述的动态下垂实现的调节器，功率损失与常规情形的背离。在这种情况下，当负载瞬变重复率达到3-5KNz时，功率损失峰在约50mW处。当速率超过3-5KHz时，在较高的负载瞬变重复率下，功率损失减少，并最终达到0。图11是根据可选实施例实现的瞬变减少网络1101的框图，其包含瞬变减少网络601和605的功能。瞬变减少网络1101包括MOSFETQ7和Q8，其源极耦合在一起，且其漏极耦合在电感器L的一端。具体地，Q7的漏极耦合到相节点203，而Q8的漏极耦合到调节器102的输出节点205。Q7和Q8的栅极耦合在一起，并且由检测控制和栅驱动网络1103驱动。检测控制和栅驱动网络1103检测或以其它方式接收VREF和VOUT。瞬变减少网络1101还包括占空比检测网络1105，其接收VIN和VOUT并将占空比类型（DCT）信号提供给检测控制和栅驱动网络1103。在操作中，占空比检测网络1105比较VIN与VOUT之比，并且断言DCT以指示应用是低占空比类型还是高占空比类型。检测控制和栅驱动网络1103将VOUT与VREF进行比较，并且当VOUT偏离VREF预定量时，导通Q7和Q8，以临时短路电感器L，以降低峰电压。当DCT指示低占空比应用时，在VOUT超过VREF预定量时，检测控制和栅驱动网络1103导通Q7和Q8以临时短路电感器L，从而以类似于先前针对瞬变减少网络601描述的方式降低不期望的瞬变过冲。当DCT指示高占空比应用时，在VOUT降低至低于VREF预定量时，检测控制和栅驱动网络1103导通Q7和Q8，从而以类似于先前针对瞬变减少网络605描述的方式降低不期望的瞬变下冲。Q7和Q8的背靠背串联耦合还防止任何内部二极管在Q7和Q8断开的正常操作期间短路电感器L。仅在检测控制和栅驱动网络1103导通Q7和Q8用于瞬变减少时短路电感器L。图12是根据另一个可选实施例实现的瞬变减少网络1201的框图，其包含瞬变减少网络601和605的功能。瞬变减少网络1201以基本类似于瞬变减少网络1101的方式配置，但Q7和Q8被单个MOSFETQ9取代。Q9的漏极耦合到节点203，其源耦合到节点205。此外，Q9的衬底（或体）连接外部耦合到诸如GND之类的参考电压电平，以去除其内部二极管效应，从而防止在Q9断开时短路电感器L。仅在检测控制和栅驱动网络1103导通Q9用于瞬变减少时短路电感器L。瞬变减少网络1201以与瞬变减少网络1101基本相同的方式工作。根据一个实施例的具有动态下垂的调节器系统，包括：调节器控制网络，适用于控制输出电压对参考电平的调节；DC下垂网络，提供下垂信号以根据预定的DC负载线基于输出负载修改参考电平；以及动态下垂网络，其响应于负载瞬变调节下垂信号以延迟至AC负载线容差内的预定DC负载线的恢复。可包括瞬变减少网络，以取决于占空比类型减少关于负载插入或释放的瞬变过冲。动态下垂网络调节下垂信号以优化AC延迟参数的使用，同时在AC偏移电压限额和预定DC负载线之间转变。根据一个实施例的用于控制具有动态下垂的调节器系统的方法，包括：调节输出电压至参考电平；根据预定的DC负载线基于输出负载修改参考电平；检测负载瞬变；以及响应于负载瞬变调节经修改的参考电平以延迟至AC负载线容差内的预定DC负载线的恢复。虽然已参考本发明的某些优选版本相当详细地描述了本发明，但可构想其它可能的版本和变型。本领域普通技术人员应当理解，他们能容易地利用所公开的理念和特定实施例作为基础来设计或修改其它结构以提供本发明的相同目的，这不背离由所附权利要求限定的本发明的精神和范围。