电压调节装置、电压调节器和包括电压调节装置或电压调节器的系统的制作方法

电压调节装置、电压调节器和包括电压调节装置或电压调节器的系统的制作方法
【专利摘要】描述了一种电压调节装置，包括：低侧开关，其耦合至用于提供调节后的供电电压的输出节点；以及第一驱动器，其被操作用于当输出节点上升至第一晶体管阈值电压以上时使低侧开关关断。也描述了一种电压调节器，包括：信号发生器，其产生脉宽调制（PWM）信号；桥，其具有耦合至输出节点的低侧开关，所述输出节点用于根据PWM信号提供调节后的供电电压；第一驱动器，被操作用于当所述输出节点上升至第一晶体管阈值电压以上时使所述低侧开关关断；以及桥控制器，其用于向所述第一驱动器提供控制信号。所述电压调节器可以在没有二极管钳位的情况下操作，并且其操作是自定时的。所述电压调节器还提供了针对制程变异的耐受性。还描述了一种包括电压调节装置或电压调节器的系统，包括存储器，无线接口，处理器，和上述电压调节装置或电压调节器。
【专利说明】电压调节装置、电压调节器和包括电压调节装置或电压调节器的系统
【技术领域】
[0001]本申请涉及电压调节器的【技术领域】。
【背景技术】
[0002]电压调节器(VR)用来向电路提供调节后的电压。分立的VR包括诸如肖特基二极管钳位之类的二极管钳位(diode clamp)。然而，这些二极管钳位受困于可靠性问题。此夕卜，这样的分立VR可能不容易在与处理器相同的管芯上实施。
实用新型内容
[0003]在一实施例中，提出了一种电压调节装置，包括:低侧开关，其耦合至用于提供调节后的供电电压的输出节点；以及第一驱动器，其被操作用于当所述输出节点上升至第一晶体管阈值电压以上时使所述低侧开关关断。
[0004]在一实施例中，提出了一种电压调节器，包括:信号发生器，其用于产生脉宽调制(PWM)信号；桥，其具有耦合至输出节点的低侧开关，所述输出节点用于根据所述PWM信号提供调节后的供电电压；第一驱动器，其被操作用于当所述输出节点上升至第一晶体管阈值电压以上时使所述低侧开关关断；以及桥控制器，其用于向所述第一驱动器提供控制信号。
[0005]在一实施例中，提出了一种包括电压调节装置的系统，包括:存储器；无线接口 ；以及处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求1-17中的任一项所述的电压调节装置，其中，所述处理器包括多个硬件处理核心，并且其中，至少一个硬件处理核心耦合至存储器。
[0006]在一实施例中，提出了一种电压调节装置，包括:用于激活预充电电路以对用于驱动电压调节器的低侧开关器件的节点进行预充电的模块；以及用于当耦合至所述低侧开关器件的输出节点从输入供电电压电平转变为所述输入供电电压电平的一半与地电位之间的供电电压电平时导通所述低侧开关器件的模块。
[0007]在一实施例中，提出了一种电压调节器，包括:低侧开关，其耦合至输出节点和第一供应电压；高侧开关，其耦合至所述输出节点和第二供应电压，所述第二供应电压高于所述第一供应电压；以及电感器，其具有耦合至所述输出节点的第一端和耦合至电容器的第二端，其中，所述低侧开关被操作用于通过来自所述电感器的反向电流提升所述输出节点上的电压，并且其中，所述高侧开关被操作用于对提升后的输出电压节点进行充电。
[0008]在一实施例中，提出了一种包括电压调节器的系统，包括:存储器；无线接口 ；以及处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求18-22中的任一项所述的电压调节器。
[0009]在一实施例中，提出了一种包括电压调节器的系统，包括:存储器；无线接口 ；以及处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求30-33中的任一项所述的电压调节器。
[0010]在一实施例中，提出了一种包括电压调节装置的系统，包括:存储器；无线接口 ；以及处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求24-29中的任一项所述的电压调节装置。
【专利附图】

【附图说明】
[0011]根据以下给出的详细的描述以及本公开的各个实施例的附图，将更全面地理解本公开的实施例，然而，该各个实施例不应当被理解为将本公开限制到该具体实施例，而仅用于解释和理解的目的。
[0012]图1是根据本公开的一个实施例的具有集成的开关电压调节器的处理器的高层体系结构。
[0013]图2是根据本公开的一个实施例的开关电压调节器的功率转换器的高层体系结构。
[0014]图3是根据本公开的一个实施例的具有低侧和高侧桥(或开关)以及对应的桥驱动器的开关电压调节器的一部分。
[0015]图4是根据本公开的一个实施例的用于驱动低侧桥开关的N型桥驱动器。
[0016]图5是根据本公开的一个实施例的用于驱动高侧桥开关的P型桥驱动器。
[0017]图6是根据本公开的一个实施例的用于关断N型桥驱动器的N型桥驱动器的释放电路(release circuit)。
[0018]图7是根据本公开的一个实施例的N型桥驱动器的下降沿预充电电路。
[0019]图8是根据本公开的一个实施例的N型桥驱动器的上升沿预充电电路。
[0020]图9A示出了说明根据本公开的一个实施例的开关电压调节器的各个节点的操作的波形。
[0021]图9B是说明根据本公开的一个实施例的开关电压调节器的各个节点的操作的波形图。
[0022]图10是根据本公开的一个实施例的包括具有完全集成的开关电压调节器的处理器的智能设备的系统级图示。
[0023]图11是根据本公开的另一个实施例的具有低侧开关和高侧开关以及相应驱动器的开关电压调节器的一部分。
【具体实施方式】
[0024]分立的电压调节器(VR)包括诸如肖特基二极管钳位之类的二极管钳位。然而，这些二极管钳位受困于可靠性问题。此外，这样的分立VR不容易在与处理器相同的管芯上实施。因为当前可用于VR的VR控制器电路、驱动器电路和功率晶体管或者桥模块被限制在几MHz(远低于100MHz)的频率，所以面临的挑战是在高频率(例如100MHz)下操作常规的VR0
[0025]本文中公开的是根据一个实施例的用于开关电压调节器的桥驱动器。在一个实施例中，在具有处理器的同一半导体管芯上实施该开关电压调节器。桥驱动器接收被调制的输入信号(例如脉宽调制(PWM)信号)，并且驱动具有低侧开关和高侧开关的桥以产生用于负载(例如处理器核心)的调节后的电力供应。
[0026]在本文中讨论的实施例中，桥驱动器包括N型驱动器和P型驱动器以分别驱动低侧开关和高侧开关。在一个实施例中，低侧开关和高侧开关耦合至输出节点，所述输出节点耦合至电感器，其中，N型驱动器和P型驱动器是自定时的(self-timed)以驱动它们对应的低侧桥开关和高侧桥开关，使得从电感器至低侧开关的反向电流用来首先对输出节点进行充电以降低由低侧开关消耗的功率。
[0027]在这样的实施例中，将来自电感器的磁能转换为电能以在将P型驱动器导通而对输出节点进行完全充电之前及时地对输出节点进行预充电。在一个实施例中，自定时的电路包括低侧开关、高侧开关以及对应的耦合至低侧开关和高侧开关的桥驱动器，形成稳定的控制回路，所述控制回路对耦合至电感器的负载中的制程变异和电流变异较不敏感。
[0028]在本文中讨论的实施例中，桥驱动器用于对它们相应的低侧开关和高侧开关进行软切换和/或硬切换。
[0029]本文中的术语“软切换”通常指的是在低侧开关或高侧开关中的其它桥开关关断或导通之前将低侧开关或高侧开关中的一个切换为导通或关断。在软切换期间，反向电感器电流用来对耦合至电感器的输出节点进行预充电，使得低侧开关或高侧开关可以比所需要的更晚地导通，由此节省功率消耗。
[0030]本文中的术语“硬切换”通常指的是使低侧开关或高侧开关导通或关断，而不管桥输出节点是否已 经被预充电。硬切换通常在负载电流为高(例如为正常的负载电流的两倍)时被使能。
[0031]不以任何方式限制以上的技术效果。其它的技术效果也由本文中讨论的实施例预期到。
[0032]在以下的描述中，讨论了很多细节以提供对本公开内容的实施例的更透彻的解释。然而，对本领域技术人员而言，显而易见的是，本公开内容的实施例可以在没有这些具体细节的情况下实践。在其它的实例中，公知的结构和设备以框图形式示出，而非详细示出，以避免使本公开的实施例晦涩。
[0033]应当注意的是，在实施例的对应附图中，信号用线表示。一些线可以是更粗的，以表示更多组分的信号路径，和/或在一端或多端处具有箭头，以表示主要信息流向。这样的表示并非旨在限制。相反，结合一个或多个示例性的实施例使用所述线以方便更容易地理解电路或逻辑单元。如通过设计需要或优选来指示的任何表示的信号实际上可以包括能够在任意方向行进且能够以任何合适类型的信号方案来实现的一个或多个信号。
[0034]在整个说明书以及在权利要求中，术语“连接”意思是在连接的事物之间的直接电连接，而没有任何中间设备。术语“耦合”意思是在事物或设备之间的直接电连接，或者经由一个或多个无源或有源中间设备的间接连接。术语“电路”意思是被布置为相互合作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”意思是至少一个电流信号、电压信号或数据信号。“一个” “一种”和“所述”的含义包括复数个。“在……中”的含义包括“在……中”和“在……上”。
[0035]本文中的术语“基本上”、“接近于”、“近似”或“约”指的是在目标值的20%内。
[0036]为了本文中描述的实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极端子、源极端子、栅极端子和块体端子。源极端子和漏极端子可以是相同的端子并且可以在本文中交换使用。本领域技术人员将意识到也可以使用其它晶体管，例如:双极结型晶体管一BJT PNP/NPN、BiCMOS、CMOS、eFET等，而不脱离本公开的范围。本文中的术语“丽”表示η型晶体管(例如NM0S、NPN BJT等)且术语“MP”表示p型晶体管(例如PM0S、PNP BJT 等)。
[0037]如本文中使用的，除非另有说明，用于描述普通对象的顺序的形容词“第一”、“第二”、和“第三”等的使用仅仅表示所指的相同对象的不同实例，并且不意在暗示这样描述的对象必须在时间上、在空间上、在队列中或以任何其它方式处于给定的序列中。
[0038]图1是根据本公开的一个实施例的具有集成电压调节器(IVR)的处理器100的高层体系结构。术语“集成电压调节器”指的是将电压调节器并入与负载相同的管芯上。然而，所述实施例的范围并不限于集成电压调节器。本文中讨论的实施例也可以应用于分立电压调节器，所述分立电压调节器不被制造在与负载相同的半导体管芯上，所述负载接收来自所述电压调节器的调节后的电压。
[0039]在一个实施例中，处理器100是单一的半导体管芯，并且可以具有一个或多个处理器核心103以及一个或多个IVR106，所述IVR106包括信号发生器101，所述信号发生器101耦合至具有一个或多个桥驱动器的功率转换器(例如，DC-DC转换器)102。在一个实施例中，信号发生器101是产生具有可调节占空比的PWM信号104的PWM信号发生器。在其它实施例中，可以使用其它信号发生器来产生用于功率转换器102的周期信号。例如，可以使用PFM(脉冲频率调制)控制器、滞环控制器或电流模式控制器来作为基于PWM的控制器的补充，或者取代基于PWM的控制器。
[0040]本文中的“占空比”指的是周期信号中高相位与低相位的比例。例如，50%占空比的信号中的高相位与低相位之比为1:1。25%占空比的信号具有为其低相位的四倍(在时域中)的高相位。
[0041]在一个实施例中，功率转换器102的输出是调节后的供电电压105，该供电电压105被提供给处理器100的一个或多个处理器核心103。处理器核心是包括一个或多个单一微处理器逻辑单元的硬件处理逻辑。处理器核心可以共享大存储器缓存(未示出)，或者可以具有用于一个或多个处理器核心的相关联的存储器缓存(未示出)。
[0042]在一个实施例中，功率转换器102包括桥控制器以产生用于导通/关断以下设备的控制信号:桥驱动器、高侧桥驱动器和低侧桥驱动器、由高侧桥驱动器和低侧桥驱动器驱动的桥、以及耦合至电感器电容器(LC)网络的输出节点。为了不使本公开的实施例难以理解，公开了高侧桥驱动器和低侧桥驱动器及其对应的桥开关。本领域技术人员将理解可以与多路桥/开关一起使用多路桥驱动器以驱动输出节点，从而产生调节器电力供应Vccl05o
[0043]图2是根据本公开的一个实施例的开关电压调节器200/106的高层体系结构。参考图1描述图2。在一个实施例中，开关电压调节器200/106包括VR控制器201、桥驱动器202、桥203、电感器204和电容器205。
[0044]在一个实施例中，VR控制器201包括一个或多个信号发生器201&1_Ν，其中“N”是正整数。在一个实施例中，信号发生器201&1_Ν是产生一个或多个具有可调节占空比的信号104的PWM发生器。在一个实施例中，VR控制器201包括一个或多个桥控制器20Ib1,,其中“N”是正整数。在一个实施例中，所述一个或多个桥控制器201lvN产生控制信号206以驱动桥驱动器202的各个部件/设备。控制信号206包括例如指示何时导通或关断桥驱动器、何时软切换桥驱动器，何时硬切换桥驱动器等的信号。在一个实施例中，控制信号的时序(即何时产生控制信号，它们何时从逻辑高转变为逻辑低或者相反等)确定了在各个电路节点上的过冲和在桥203设备上的压力和由可开关电压调节器200/106消耗的功率的量。
[0045]在一个实施例中，VR控制器201包括相位控制器201c，所述相位控制器201c根据在电感器204的一端上的输出电压Vx来调整信号104的占空比。在一个实施例中，相位控制器201c可操作用于选择来自延时线的延时信号以控制信号发生器201&1_Ν的相位，从而调整信号104的占空比和/或信号发生器201&1_Ν的导通或关断的相位。
[0046]在一个实施例中，桥驱动器20 2包括一个或多个桥驱动器202i_N，其中“N”是整数。在一个实施例中，桥驱动器202i_N可操作用于接收来自对应的桥控制器20 IIvn的控制信号206以产生用于驱动桥203的信号207。在一个实施例中，桥203包括一个或多个桥203^，其中“N”是整数。来自一个或多个桥203i_N的输出是驱动电感器204以产生调节后的电力供应Vccl05的输出节点Vx。
[0047]虽然图2的实施例示出了单一的电感器204，但是在一些实施例中可以使用两个或更多个的电感器。例如，一个或多个桥203i_N中的每一个耦合至电感器的端子，使得电感器的另一端子耦合至共同的节点Vccl05。
[0048]为了不使本公开的实施例难以理解，讨论信号发生器201?、桥控制器2011^、桥驱动器202i和桥203i的单个实例。相同的解释可应用于多个信号发生器、多个桥控制器、多个桥驱动器和多个桥的其它实例。
[0049]在一个实施例中，桥驱动器包括P型驱动器202pl和N型驱动器202nl。在一个实施例中，P型驱动器202pl可操作用于接收来自桥控制器20Ibl的控制信号206，并且控制何时导通或关断桥203i的高侧开关203hl。在一个实施例中，P型驱动器202pl监控在节点Vx上的输出电压以确定何时导通/关断高侧开关203hl。在一个实施例中，P型驱动器202pl包括PMOS驱动器，所述PMOS驱动器耦合至其它PMOS器件和NMOS器件以控制用于驱动桥203i的高侧开关203hl的该PMOS驱动器。
[0050]在一个实施例中，N型驱动器202nl可操作用于接收来自桥控制器201bl的控制信号206，并且控制何时导通或关断桥203i的低侧开关203u。在一个实施例中，N型驱动器202nl监控在节点Vx上的输出电压以确定何时导通/关断低侧开关203u。在一个实施例中，N型驱动器202nl包括NMOS驱动器，所述NMOS驱动器耦合至其它PMOS器件和NMOS器件以控制用于驱动桥203i的低侧开关203u的该NMOS驱动器。
[0051]图3是根据本公开的一个实施例的包括桥203i和对应的桥驱动器的开关电压调节器200/106的一部分，该桥203i具有低侧开关203u和高侧开关203hl。参考图2描述图3。
[0052]在一个实施例中，高侧开关203hl包括共源共栅P器件。在一个实施例中，共源共栅P器件是PMOS晶体管MPl和MP2，其中MPl的源极端子耦合至输入的电力供应Vccin，并且MPl的漏极端子耦合至MP2的源极端子(等同于“cp”)。在该实施例中，MP2的漏极端子耦合至Vx，所述Vx是耦合至电感器204的一端的输出节点。在该实施例中，MPl的栅极端子由来自PMOS桥驱动器202pl的信号“gp”驱动。[0053]术语“信号”和承载该信号的“节点”在本公开中是可交换使用的。例如，可交换使用节点“gp”和信号“gp”来指代在该节点上的电压或在该节点上的信号。
[0054]在一个实施例中，PMOS桥驱动器202pl监控“cp”的电压电平以确定何时通过信号“gp”使MPl导通/关断。在一个实施例中,PMOS桥驱动器202pl接收Vccdrvn,所述Vccdrvn是Vccin的半轨(half-rail)。在一个实施例中,Vccdrvn用作PMOS桥驱动器202pl的低电力供应。在一个实施例中，通过去耦的分压器网络301和302来使半轨Vccdrvn稳定。在一个实施例中，去耦的分压器网络包括电阻器R和电容器C。例如，C的值通常是几nF，而RC时间常数为Ins或更小。在如参考图11讨论的其它实施例中，Vccdrvn由电源或地连接代替。
[0055]再次参考图3，在一个实施例中，低侧开关203u包括共源共栅N器件。在一个实施例中，共源共栅N器件是NMOS晶体管丽I和丽2，其中，丽I的漏极端子耦合至输出节点Vx，所述输出节点Vx耦合至电感器204的一端。在一个实施例中，MNl的源极端子耦合至MN2的漏极端子。在该实施例中，MN2的源极端子耦合至Vsxin。在一个实施例中，Vsxin耦合至地。在其它实施例中，Vsxin由基本上接近于地的低电力供应来供电。在一个实施例中，丽I的栅极端子由来自NMOS桥驱动器202u的信号“gn”驱动。在一个实施例中，NMOS桥驱动器202nl监控“cn”的电压电平以确定何时通过信号“gn”使丽2导通或关断。
[0056]在一个实施例中，NMOS桥驱动器202nl接收Vccdrvn,所述Vccdrvn是Vccin的半轨。在一个实施例中，Vccdrvn用作NMOS桥驱动器202nl的高电力供应(例如0.7-2V)，而Vsxin用作低电力供应(例如0-0.1V)。
[0057]在一个实施例 中，信号“ddp”、“dp”和“enp”是来自桥控制器2011^的用于控制PMOS桥驱动器202pl的时序的桥控制信号。在一个实施例中，信号“ddn”、“dn”和“enn”是来自桥控制器201匕的用于控制NMOS桥驱动器202nl的时序的桥控制信号。在一个实施例中，该控制信号确保了 PMOS桥驱动器202pl和NMOS桥驱动器202nl不会同时使高侧开关203hl和低侧开关203n导通。
[0058]信号“(1(1?”、“(1?”、“6即”、“(1(111”、“(111”和“的11”被统称为206。本文中的信号“ddp”指的是信号“dp”的延迟版本。本文中的信号“ddn”指的是信号“dn”的延迟版本。本文中的信号“enp”和“enn”指的是用于分别使能或去使能PMOS桥驱动器202pl和NMOS桥驱动器202nl的使能信号。参考图9A-B讨论控制信号的时序以及可开关电压调节器106的操作。
[0059]再次参考图3，在一个实施例中，当高侧开关203!^导通且低侧开关203u*断时，节点Vx上的电压基本上等于Vccin，并且正电流在电容器205的方向上流动通过电感器204并对电容器205进行充电，电容器205向处理器核心(即负载)提供Vccl05。当控制信号“dp”和“dn”断言(assert)，即从逻辑低电平转变为逻辑高电平时，高侧开关203hl关断，因为“gp”的电压电平上升以使MPl关断。虽然本文中的实施例示出了控制信号“dp”和“dn”的转变的具体顺序，但是可以理解的是，可以在不改变实施例的本质的情况下改变该逻辑以适应互补的转变事件。
[0060]在一个实施例中，随着信号“dp”开始上升(如本文中提及的，“dn”和“dp”具有类似的时序特性)，节点“gp”上的电压开始上升，导致MPl关断，从而导致高侧开关203hl关断。在这样的实施例中，节点上的电压“gn”随着节点“cn”上的电压开始下降而开始上升，从而使丽2导通。随着丽2导通,节点Vx上的电压开始从Vccin电平下降至Vsxin电平。随着节点Vx上的电压开始放电，发生电流反向。
[0061]本文中的术语“电流反向”通常指的是电感器204中的电流的流动的改变。例如，当电感器204中的电流开始从电容器205离开朝向低侧开关203u流动时，已经发生电流反向。
[0062]在一个实施例中，反向电流(从电感器至低侧开关203u)开始对节点Vx进行从Vsxin电平朝向Vccin电平的充电。随着节点Vx开始进行充电，节点“cn”上的电压开始上升(其之前基本上等于Vsxin电平)。随着节点“cn”上的电压的改变，NMOS桥驱动器202nl开始使“ gn”的电压上升，从而导致丽2关断。在该时间期间，随着节点“ cp ”上的电压由于来自电感器204的反向电流而上升，MPl开始导通。在该实施例中，因为输出节点Vx最初由于反向电流而被充电至Vxsin电平以上，所以PMOS桥驱动器202pl可以稍晚一点导通，即MPl比必需的时间稍晚一点导通，从而可以将节点Vx充电至Vccin电平，而不必将Vx从Vsxin电平充电至Vccin电平。
[0063]在一个实施例中，反向电流使桥驱动器能够软切换它们的相应的低侧开关和高侧开关。在软切换期间，反向电感器电流用来对耦合至电感器的输出节点进行预充电，使得低侧开关和高侧开关可以比所需的时间更晚导通，由此节省了功率消耗。
[0064]在该实施例中，反向电流实现功率节省，因为高侧开关203hl的导通可以被延迟，这转而带来了功率节省——反向电流用来对节点Vx进行最初的充电，使得MPl不必提早导通(并消耗更多的功率)以将节点Vx从Vsxin电平进行充电。这样由反向电流并然后由MPl对节点Vx进行充电在本文中被称作软切换。在该实施例中，来自电感器的磁能被转换为电能以对节点Vx进行充电，并且因此可以延迟能量的外部源的操作(例如，高侧开关203hl)以节省电压调节器的整体功率消耗。
[0065]在一个实施例中，在信号“dp”和“ddp”的解断言之间的时间差(“tdp”)用来发起硬切换。例如，如果MP2被晚导通，并且Vx还没有被充电至Vccin电平，即还没有完成软切换，则PMOS驱动器使得节点“gp”上的电压降低以使MPl导通，使得Vx节点被充电至Vccin电平。这样的切换被称作硬切换。硬切换用来确保当软切换没有完成节点Vx上的电压切换或者当时间“tdp”期满时,节点Vx从Vsxin电平切换至Vccin,并且反之亦然。在一个实施例中，时间“ tdp ”是由软件或硬件可编程的。
[0066]在一个实施例中，MPl由PMOS驱动器202pl导通。在一个实施例中，当Vx上升至超过Vccdrvn (Vccin的半轨)一个PM0S(MP2的)阈值电压时，节点“cp”上的电压开始上升。在该实施例中，当节点“cp”上的电压是上升至超过Vccdrvn —个NM0S(图5中的丽5的)Vt时，PMOS驱动器202pl使MPl导通。在一个实施例中，当节点“cn”上的电压下降至低于Vccdrvn(半轨Vccin) —个阈值电压时，丽2被NMOS驱动器202nl导通。在一个实施例中，当Vx下降至低于Vccdrvn — (MNl的)Vt时节点“cn”上的电压下降,并且当节点“cp”上的电压下降至低于Vccdrvn —(图4中MP3的)Vt时NMOS驱动器202nl使丽2导通。在本文中讨论的实施例中，DC-DC转换器300的电路拓扑和控制信号206的时序实现了具有快速控制回路的自定时电路，该快速控制回路对制程变异和电流变异不敏感。
[0067]图4是根据本公开的一个实施例的包括用于驱动低侧开关203u的N型桥驱动器202nl的调节器106的一部分400。参考图1-3和图6_9来描述图4。[0068]在一个实施例中，NMOS驱动器202nl包括推挽式电路，所述推挽式电路包括耦合至下拉η型晶体管丽3的上拉P型晶体管MP3以产生信号“gn”，来驱动η型晶体管丽2的栅极端子。在一个实施例中，NMOS驱动器202?1还包括终止预充电电路401、零电流切换(ZCS)释放电路402、零电压切换(ZVS)捕获电路(catch circuit) 403以及预充电控制电路404。NMOS驱动器202nl的实施例示出了终止预充电电路401、ZCS释放电路404、ZVS捕获电路403以及预充电控制电路404的功能模型。这些电路的各种实施方式都是可能的，并且参考图6-8不出一些实施例。
[0069]再次参考图4，在一个实施例中，ZVS捕获电路403包括耦合至PMOS晶体管MP4的传输门MTG1。传输门MTGl包括并联耦合至P型晶体管的η型晶体管，使得η型晶体管和P型晶体管的源极/漏极端子耦合在一起，而它们的栅极端子可以接收互补的信号。在另一实施例中，传输门MTGl可以用通过门(pass-gate)来代替。例如，η型晶体管通过门或p型晶体管通过门可以用来取代或结合传输门MTG1。
[0070]在一个实施例中，当桥输出Vx接近于零或Vsxin时，ZVS捕获电路403通过信号“on#”使桥器件丽2导通。在一个实施例中，借助由桥控制器20Ib1产生的控制信号“dn”来激活ZVS捕获电路403的MTGl和MP4。例如，当“dn”是逻辑高电平时，ZVS捕获电路403被激活，即被导通。ZVS捕获电路403在下降瞬变(falling transient)时，即当Vx上的电压基本上下降至接近于零伏特时，实施零电压开关。在一个实施例中，经由节点“cn”上的电压来感测桥输出Vx，所述节点“cn”上的电压接近于Vx( 即，比Vx小一阈值电压)。
[0071]在一个实施 例中，ZCS释放电路402包括耦合至ZVS捕获电路403的至少一个p型晶体管MP5。在一个实施例中，当桥输出Vx上升至阈值电压以上时，ZCS释放电路402经由“off”信号使低侧桥器件丽2关断。在一个实施例中，控制信号“dn”用来激活ZCS释放电路402。例如，当“dn”处于逻辑低电平时，ZCS释放电路402被激活且当“cn”上升时MP5导通，并且当“off”信号超过阈值电压时丽3导通。在一个实施例中，当“dn”处于逻辑低电平时，在桥输出Vx上升至超过阈值电压(MN3的Vtn)之前，“ddn”信号可以通过使丽3导通来使丽2关断。如本文中提及的，信号“ddn”是信号“dn”的延迟版本。在一个实施例中，当“ddn”接近或达到逻辑低电平(并且dn已经是低电平)时，MPrl和MPr3随后将节点“off”拉至逻辑高电平，即Vccdrvn，然后这使丽3导通。在一个实施例中，ZCS释放电路402在上升瞬变时，即当通过电感器204的电流的方向反向并从电容器205流向丽I时，实施零电流切换。在该实施例中，如参考ZVS捕获电路403讨论的，经由节点“ cn ”上的电压来感测节点Vx上的电压。
[0072]图6是根据本公开的一个实施例的N型桥驱动器202nl的ZCS释放电路402。本文中的术语“释放”通常指的是电路的关断。
[0073]在该实施例中，ZCS释放电路402包括如所示的串联耦合在一起的η型器件MNrl、MNr2和MNr3的堆叠，其中MNrl的栅极端子由信号“dn”控制，MNr2的栅极端子由信号“ddn” ( “dn”的延迟版本)控制，并且MNr3的栅极端子由使能信号“en.”控制。在一个实施例中，η型器件MNrl、MNr2和MNr3是NMOS晶体管。信号“en”用来使能或去使能ZCS释放电路402的操作。虽然本文中的实施例示出了三个η型器件的堆叠，但是堆叠中的η型器件的数目可以改变以调整该释放功能。
[0074]在该实施例中，ZCS释放电路402还包括ρ型晶体管MPrl、MPr2和MPr3，其中MPrl的栅极端子由信号“ddn”控制，MPr3的栅极端子由“dn”控制并且MPr2的栅极端子由信号“ dd_n ”的反相，即“ ddn_b ”控制。在一个实施例中，P型晶体管MPr 1、MPr2和MPr3是PMOS晶体管。在该实施例中，MPrl的漏极端子稱合至Vccdrvn (半轨),而MPr2的漏极端子稱合至“cn”。在该实施例中，MPrl和MPr2的源极端子耦合在一起，并且也耦合至MPr3的源极端子。在该实施例中，MPr3的漏极源极端子耦合至MNrl的漏极端子以产生信号“off ”。在一个实施例中，只要“en”、“dn”、和“ddn”处于逻辑高电平，释放电路402就将“off”信号保持为地。在一个实施例中，当“dn”处于逻辑低电平，而“ddn”仍处于逻辑高电平(因此，“ddn_b”处于逻辑低)时，则节点“cn”上的电压一上升至MPr3的阈值电压以上，所述“off”信号就经由MPr2和MPr3耦合至“cn”，然后“Vx” 一上升至丽3的阈值以上，这就使丽3导通并由此使丽2关断。在一个实施例中，当“ddn”和“dn”两者都处于逻辑低电平时，贝丨J “off”经由MPrl和MPr3上升至逻辑高电平。在该实施例中，即使Vx没有上升，丽2也关断。
[0075]再次参考图4，在一个实施例中，预充电控制电路404包括下降沿预充电电路和上升沿预充电电路。在一个实施例中，下降沿预充电电路向丽2栅极电压“gn”提供下降沿预充电相位以使节点“gn”上的电压上升至在Vsxin(基本上接近于零伏特)与阈值电压(例如，NMOS晶体管的Vtn)之间的某一电压，直至桥输出Vx下降。下降沿预充电电路的一个技术效果是在高电流期间降低节点Vx处的下冲。高电流通常是大于两倍的正常负载电流。
[0076]在一个实施例中，NMOS桥驱动器202nl包括具有或非门405和NMOS晶体管MN4的终止预充电电路401，其用于当节点Vx上的电压下降至近似Vccdrvn/2以下时终止下降沿预充电过程。在该实施例中，或非门405通过执行信号“cn”和“dn_b” (信号“dn”的反相版本)的逻辑或非操作来产生用于MN4的栅极端子的控制信号。
[0077]在一个实施例中，上升沿预充电电路向丽2栅极电压“gn”提供上升沿预充电相位以使“gn”上升至在Vsxin (基本上接近于零伏特)与Vt之间的某一电压,直至桥输出Vx上升至Vccdrvn/2以上。在该实施例中，控制信号“ddn”(信号“dn”的延迟版本)可以用来在电压Vx开始上升至Vccdrvn/2以上以前终止预充电过程。在一个实施例中，当Vx上的电压跨越Vccdrvn/2，即栅极的跳变点时，上升沿预充电电路终止。在一个实施例中，Vx一跨越Vt,即在预充电电路解脱(disengage)之前，ZCS/释放电路就促使“off ”节点至逻辑闻电平。
[0078]上升沿预充电电路的一个技术效果是在高电流期间降低节点Vx处的下冲。在一个实施例中，利用Vx的上升沿激活上升沿预充电电路，而利用Vx的下降沿激活下降沿预充电电路。两种预充电电路考虑到用于Vx的上升和下降沿的自定义的预充电电平。在一个实施例中，上升沿预充电电路和下降沿预充电电路具有可调节的预充电驱动强度，所述驱动强度可由与上升和下降沿预充电电路相关联的电阻确定。例如，可以通过增加对节点“gn.”进行预充电的该预充电电路中的电阻来使预充电过程减速。
[0079]在本文中讨论的实施例中，软切换出现在下降沿上，即当低侧开关203u导通时。在当“dn”最初处于逻辑低电平时的下降沿瞬变期间，节点“cn”上的初始电压是Vccdrvn，因为“dn”是逻辑低，从而导致ZVS捕获电路403由于MTGl关断而处于高阻抗，因而MP3也是关断的，所以“on#”的初始电压是未知的，因为dn = O导致MP5导通，因而最初处于导通(即，“gn”是逻辑低的)的丽3因此开始关断，所以ZCS释放电路402是导通的。在当“dn”最初处于逻辑低电平时的最初下降沿瞬变期间，因为节点“gn”上的电压处于逻辑低电平，所以丽2也是关断的。
[0080]随着信号“dn”从逻辑低电平向逻辑高电平转变，MTGl导通，其激活ZVS捕获电路403。随着节点“cn”上的电压下降，即“cn”上的电压近似为Vccdrvn-Vtn，则因为MP4是关断的，而MTGl是导通的，所以信号“on#”跟随“cn”。在该实施例中，“cn”的电压电平足够低以使MP3慢慢地导通，从而将节点“gn”拉高，这转而使丽2导通。当丽2导通时，节点Vx上的电压开始下降，从而得到节点Vx上的下降沿。在该实施例中，低侧开关203u开始通过电感器204从节点Vxsin(例如,地)至节点Vx引导电流。在该实施例中，在节点“gn”与丽2的漏极端子(即“cn”)之间的密勒电容使丽2的导通事件延迟，这进一步降低了节点Vx上的下冲。 [0081]降低节点Vx上的下冲的一个原因是改善电压调节器的器件可靠性，避免闭锁，并且避免对衬底的少数载流子注入。节点Vx上的下冲的量级由ZVS捕获电路403控制，所述ZVS捕获电路403间接地使丽2处于亚阈值(不完全导通)区。
[0082]在下降沿预充电期间，将丽3偏置，使得它被弱导通，而不是由“off”节点上的逻辑高电平带来的强导通。最初，当信号“dn”在逻辑上为低时，因为ZCS释放电路402的MP4是导通的，所以节点“off”上的电压在逻辑上是高的。节点“off”上的逻辑高导致晶体管丽3(下拉晶体管)被强导通，从而带来节点“gn”上的逻辑低电压，导致丽2关断。在当信号“dn”最初处于逻辑低电平时的下降沿瞬变期间，节点“cn”上的初始电压是Vccdrvn，并且节点“on#，，上的初始电压是未知的，因为信号“dn”处于逻辑低电平，导致ZVS捕获电路403由于MTGl关断而处于高阻抗状态，并且MP3因此也关断。
[0083]随着信号“dn”从逻辑低电平向逻辑高电平转变，MTGl导通，其激活ZVS捕获电路403。随着节点“cn”上的电压下降，即节点“cn”上的电压近似为Vccdrvn-Vtn，因为MP4是关断的，而MTGl是导通的，所以信号“on#”跟随“cn”。节点“cn”上的电压电平足够低以使MP3慢慢地导通，否则，MP3保持关断。节点“off”上的电压从逻辑高电平向约丽2的阈值电压转变，从而导致MN2弱导通。随着节点“off”上的电压从逻辑高(例如，Vccdrvn)电平下降至Vt，在下降沿预充电电路中形成传导路径，从而导致节点“gn”上的电压从逻辑低(例如，地)上升至丽3的阈值电压(Vtn)。随着节点“gn”上的电压上升至Vtn，丽2开始在亚阈值区中导电，由此放慢了节点Vx上的电压的放电，以便减小下冲。
[0084]随着节点“cn”上的电压由于丽2的亚阈值导电而下降接近于Vsxin，终止预充电电路被激活。随着节点“cn”上的电压下降，节点“on#”上的电压(其与“cn”相同，因为MTGl导通)导致MP3完全导通。节点“cn”的逻辑低电平经由或非门405导致MN4导通，这使丽3关断。当丽3关断，而MP3导通时,节点“gn”上的电压被拉至Vccdrvn电平(逻辑高)，从而导致丽2关断。在该实施例中，节点“off”上的电压是逻辑低的，其导致预充电控制电路404关断下降沿预充电操作。
[0085]图7是根据本公开的一个实施例的N型桥驱动器202nl的下降沿预充电电路700/404。在该实施例中，信号“off”由MPfel产生，所述MPfel在其栅极端子处接收信号“dn_b” ( “dn”的反相版本)，其中MPfel的源极端子耦合至节点“cn”。信号“gn”由晶体管MPfe2以及晶体管^fel和丽fe2的电阻来调整。在该实施例中，η型晶体管^fel和丽fe2串联耦合在一起，使得丽f el的漏极端子耦合至节点“off”和MPfel的漏极端子，并且其中丽fe2的源极端子耦合至节点“gn”。在该实施例中，节点“cn”上的信号控制丽fel的栅极端子，而信号“dn”控制丽fe2。在该实施例中，MPfe2的源极端子耦合至Vccdrvn，而MFfe2的漏极端子耦合至节点“gn”，其中MPfe2的栅极端子由信号“dn_b”控制。终止预充电电路401耦合至节点“off”以自动终止预充电过程。
[0086]在一个实施例中，图7中示出了下降沿预充电电路700/400。在一个实施例中，每当“dn”处于逻辑高电平且“cn”仍处于逻辑高电平，即在下降沿之前瞬间，则下降沿预充电电路700/400处于激活状态。在一个实施例中，节点“cn”上的电压一下降至(MNfel、丽fe2的)Vt以下，下降沿预充电电路700/400就解脱，除非MPfe2(通常为弱器件)由于dn处于逻辑高电平而保持导通。
[0087]返回参考图4，在一个实施例中，当“dn”从逻辑高转变为逻辑低电平而导致MP5导通时，ZCS释放电路402被激活。在这样的实施例中，为逻辑低的节点“cn”上的电压使“off”节点跟随“cn”，其导致丽3关断。随着信号“dn”从逻辑高电平转变为逻辑低电平，MP4导通，从而导致“on#”处于逻辑高电平，其转而导致MP3关断。因为，丽3和MP3两者都是关断的，所以节点“ gn ”上的电压保持它的过去的电压电平，其是逻辑高的，导致MN2继续保持导通，然后，因为“gn”没有被任何驱动器驱动，所以所述丽2慢慢地变成弱导通。
[0088]在节点Vx上的上升沿转变期间，当高侧开关203hJf要导通(但还是关断的)时，来自电感器204的反向电流通过(低侧开关203u的)晶体管丽2对节点Vx进行充电，所述晶体管MN2仍是导通的但处于关断的过程中。此时，高侧开关203hl是关断的，并且还没有被导通以将节点Vx上拉至逻辑高电平。在该实施例中，信号“dn”逻辑地从逻辑高电平切换至逻辑低电平。
[0089]为了不使实施例难以理解，不再讨论在各个节点处的所有瞬变。在该实施例中，节点“gn”上的电压慢慢地进行放电。(随着节点“cn”上的电压上升)最初具有逻辑高电压电平的节点“gn”上的电压通过首先稳定至接近于丽3的Vtn的电压电平来转变为逻辑低电压电平。在该实施例中，随着节点“cn”上的电压上升至逻辑高电平，丽3因为节点“off”上的电压从逻辑低电平上升至逻辑高电平而关断。在一个实施例中，因为节点“off”上的电压在Vtn电平处也稳定了短的持续时间而导致丽3弱导通，所以节点“off”上的电压的该转变不是立即的，而是逐渐的。
[0090]随着在内部节点(“Cn”、“off”、“gn”、“on#”)上的电压瞬变稳定，MN2关断，这是由于“gn”稳定至逻辑低电平。此时，高侧开关203hl导通，从而将节点Vx上的电压从最初由反向电感器电流导致的充电电平上拉至逻辑高电平。在这样的实施例中，反向电感器电流通过如下方式来节省功率消耗:使用电感器204的磁能将节点Vx充电至最初充电的Vx，并且由此减小了高侧开关203hl将节点Vx充电上升至逻辑高电平所需的能量。
[0091]图8是根据本公开的一个实施例的N型桥驱动器的上升沿预充电电路800/402。在一个实施例中，上升沿预充电电路800包括推挽式电路，所述推挽式电路包括如所示的率禹合至下拉η型晶体管MNrel的上拉ρ型晶体管MPrel。在该实施例中,MPrel的源极端子耦合至Vccdrvn，而漏极端子耦合至节点“off”。在该实施例中，MNrel的源极端子耦合至节点“gn”，而MNrel的漏极端子耦合至MPrel的漏极端子以及节点“off”。在一个实施例中，MPrel的栅极端子由与非门801驱动，所述与非门801执行信号“dn_b” ( “dn”的反相版本)与信号“ddn”( “dn”的延迟版本)之间的与非操作。在该实施例中，MNrel的栅极端子由或非门802驱动，所述或非门802对信号“cn”和与非门801的输出执行或非操作。在一个实施例中，每当“dn”处于逻辑低电平而“ddn”处于逻辑高电平，并且cn仍处于逻辑低电平，即在上升沿之前瞬时地，上升沿预充电电路800被激活。
[0092]图5是根据本公开的一个实施例的用于驱动高侧桥203hl的P型桥驱动器202pl的电路500。P型桥驱动器20251是参考图4讨论的N型桥驱动器202nl的互补版本。为了不使本发明的实施例难以理解，仅仅描述P型桥驱动器202pl的结构。在功能上，电路500类似于电路400，但与所述电路400互补。例如，P型桥驱动器202pl用来驱动用于对节点Vx进行充电的高侧开关，而N型桥驱动器202nl用来驱动用于对输出节点Vx上的电压进行放电的低侧开关。
[0093]在一个实施例中，P型桥驱动器202pl包括推挽式晶体管(分别是MP5和丽5)、终止预充电电路501、硬切换超驰电路502、ZVS捕获电路503以及具有上升沿预充电电路和下降沿预充电电路的预充电控制电路504。
[0094]在P型桥驱动器202pl的一个实施例中，预充电控制电路504及其相关联的上升/下降沿预充电电路在功能上类似于参考图7-8讨论的预充电控制电路及其相关联的上升/下降沿预充电电路，但在结构上与所述参考图7-8讨论的预充电控制电路及其相关联的上升/下降沿预充电电路互补。返回参考图5，推挽式晶体管MP5和丽5具有分别与如图4的晶体管丽3和MP3类似的功能。
[0095]返回参考图5，ZVS捕获电路503包括如所示的耦合至晶体管MN8和丽5的传输门MTG2。图5的传输门MTG2具有与图4的MTGl类似的功能。图5的晶体管MN8具有与图4的MP5类似的功能。ZVS捕获电路503的功能类似于图4的ZVS捕获电路403的功能，但是具有互补的电路结构。
[0096]返回参考图5，终止预充电电路501包括驱动MP6的与非门。终止预充电电路501具有与图4的终止预充电电路401类似的功能，但是具有互补的电路结构。
[0097]返回参考图5，节点“gp”、“Cp”、“offp”、“dp”以及“ddp”分别对应于参考图4讨论的“gn”、“cn”、“off ”、“dn”和“ddn”的功能。图5的晶体管MN7执行与图4的MP4类似的功能。
[0098]返回参考图5，在一个实施例中，硬切换超驰电路502包括比较器逻辑以及下拉晶体管MN6，以下拉节点“gp”上的电压，从而使MPl导通来切换节点Vx上的电压。在一个实施例中，比较器逻辑包括或非门，所述或非门执行对信号“ ddp ”、“ dp ”和“ cp ”的或非操作。在其它实施例中，可以使用其它逻辑门执行比较功能。在一个实施例中，在上升瞬变时进行硬切换的条件是“dp”和“ddp”两者都处于逻辑低电平，并且Vx(即“cp”)还没有上升至近似(Vccin+Vccdrvn)/2 以上。
[0099]图9A-B提供了例示出根据本公开的一个实施例的开关电压调节器106的各个节点的操作的一些示例性的波形图900和920。图9A-B中示出的时域波形以节点Vx上的下降瞬变开始，接着是在节点Vx上的上升瞬变。
[0100]在一个实施例中，根据来自信号发生器的PWM信号104来产生控制信号。例如，随着PWM信号104转变，信号“dp”和“dn”相应地转变。PWM信号104的占空比决定了节点Vx上的信号的占空比。节点Vx上的信号的占空比决定了调节后的电压电平Vccl05。
[0101]当信号“dp”和“dn”断言，即从逻辑低电平向逻辑高电平转变时，高侧开关203hl*断(PMOS关断)且Vx上的输出电压开始下降,节点“gp”上的电压开始从Vccdrvn (半轨)电平上升到Vccin电平，节点“gn”上的电压最初处于Vxsin电平(例如，地)，并且由下降沿预充电电路进行预充电，所述下降沿预充电电路由电路400的预充电控制电路404导通。
[0102]随着节点“gn”继续上升，节点“Vx”上的电压继续下降，并且低侧开关203u完全导通，引起ZVS捕获电路403激活以抑制或减小节点Vx上的下冲。在该时间期间，信号“ddp”和“ddn”仍处于逻辑低电平，并且随后转变为逻辑高电平。“ddp”和“dp”的下降沿转变之间的差异被称作“ tdp ”，而“ ddn ”和“ dn ”的下降沿之间的差异是“ tdn ”。在一个实施例中，“ tdp ”和“ tdn ”两者的持续时间都可以由软件或硬件编程。在一个实施例中，时间“ tdp ”和“tdn”时间越短，硬切换越早被激活。同样地，当“tdp”和“tdn”在时间上被延长时，硬开关被延迟。
[0103]在一个实施例中，在上升瞬变之前或在上升瞬变的早期，低侧开关203u开始关断，并且节点“gn”上的电压从Vccdrvn电平向Vsxin下降。高侧开关203hl此时仍是关断的，并且节点Vx接近于Vsxin电平。
[0104]如本文中讨论的，发生电流反向，并且电流开始从电感器204流到低侧开关203u。反向电流开始对节点Vx进行充电。在该实施例中，高侧开关203hl中的上升沿预充电电路激活并使节点“gp”上的电压稍稍下降，从而使MPl导通在亚阈值区，即弱导通。在该实施例中，晶体管MPl被延迟完全导通，使得反向电流可以对节点Vx进行充电。通过借助反向电流对节点Vx进行充电并且延迟MPl的完全导通的操作，减小了功率消耗。
[0105]在一个实施例中，激活ZVC释放电路402以使低侧开关晶体管丽2关断。在该实施例中，也激活ZVS捕获电路503以防止节点Vx上的电压的过冲。然后，节点“gp”上的电压从Vccin电平下降至Vxxdrvn电平以使MPl导通，MPl随后将Vx充电至Vccin电平。
[0106]虚线波形示出了当负载电流为高并且硬切换被使能以确定对节点Vx进行及时的充电和放电，从而形成稳定的调节后的电压Vccl05时的情况。
[0107]图10是根据本公开的一个实施例的包括具有完全集成的开关电压调节器106的处理器100的智能设备的系统级示图。图10也示出了移动设备的实施例的框图，在所述移动设备中可以使用平面接口连接器。在一个实施例中，计算设备1600代表诸如平板电脑、移动电话或智能电话、支持无线功能的电子阅读器或其它无线移动设备之类的移动计算设备。应当理解的是，通常示出某些部件，并且不是这样的设备的所有部件都被示为在设备1600 中。
[0108]在一个实施例中，根据本文中讨论的实施例，计算设备1600包括具有可开关电压调节器106的第一处理器1610以及具有可开关电压调节器106的第二处理器1690。
[0109]本公开内容的各个实施例也可以包括诸如无线接口之类的1670内的网络接口，使得系统实施例可以被并入诸如手机或个人数字助理之类的无线设备中。
[0110]在一个实施例中，处理器1610可以包括一个或多个物理设备,例如:微处理器、应用处理器、微控制器、可编程逻辑器件或者其它处理模块。由处理器1610执行的处理操作包括操作平台或操作系统的执行，在所述操作平台或操作系统上执行应用和/或设备功能。处理操作包括关于与人类用户或与其它设备的1/0(输入/输出)的操作、关于功率管理的操作、和/或关于将计算设备1600连接另一设备的操作。处理操作也可以包括关于音频I/O和/或显示I/O的操作。[0111]在一个实施例中，计算设备1600包括音频子系统1620，所述音频子系统1620表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编码解码器)部件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。用于这样的功能的设备可以被集成到设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供音频命令来与计算设备1600交互，所述音频命令由处理器1610接收并处理。
[0112]显示子系统1630表示为用户与计算设备交互而提供视觉和/或触觉显示的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统1630包括显示接口 1632，所述显示接口 1632包括用来向用户提供显示的具体的屏幕或硬件设备。在一个实施例中，显示接口 1632包括与处理器1610分离的逻辑，以执行关于显示的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。
[0113]I/O控制器1640表示关于与用户的交互的硬件设备和软件部件。I/O控制器1640被操作用于管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。此外，I/O控制器1640示出了用于额外的设备的连接点，所述额外的设备连接至设备1600，用户通过所述额外的设备与系统交互。例如，可以被附接至计算设备1600的设备可能包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或按键设备、或者诸如读卡器或其它设备之类的用于与专门应用一起使用的其它I/O设备。
[0114]如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其它音频设备的输入可以提供用于计算设备1600的一个或多个应用或功能的输入或命令。此外，可以提供音频输出以取代显示输出，或作为显示输出的附加。在另一示例中，当显示子系统包括触摸屏时，显示设备可以用作输入设备，该输入设备至少可以部分地由I/O控制器1640管理。计算设备1600上也可以存在额外的按钮或开关，以提供由I/O控制器1640管理的I/O功能。
[0115]在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环境传感器、或者其它可以被包含在计算设备1600中的硬件之类的设备。所述输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作(例如，噪声的过滤，针对亮度检测来调节显示，施加照相机的闪光或者其它特征)。
[0116]在一个实施例中，计算设备1600包括功率管理器1650，所述功率管理器1650管理电池功率的使用、电池的充电以及关于功率节省操作的特征。存储器子系统1660包括用于存储设备1600中的信息的存储器设备。存储器可以包括非易失性(如果供应到存储器设备的电力中断，则状态不改变)和/或易失性(如果供应到存储器设备上的电力中断，则状态不确定)的存储器设备。存储器1660可以存储应用数据、用户数据、音乐、照片、文件或者其它数据，以及关于执行计算设备1600的应用和功能的系统数据(无论长期或暂时的)。
[0117]也提供实施例的元件作为用于存储计算机可执行指令(例如，本文中讨论的用于实施任何其它程序的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括，但不限于闪存存储器、光盘、CD_R0M、DVD ROM、RAM、EPROM、EEPROM、磁卡或光学卡、或者其它类型的适合于存储电子或计算机可执行指令的机器可读介质。例如，本公开的实施例可以下载作为计算机程序(例如，BIOS)，所述计算机程序可以以数据信号的方式经由通信线路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)传输至请求计算机(例如，客户端)。
[0118]连接1670包括硬件设备(例如，无线和/或有线连接器以及通信硬件)和软件部件(例如，驱动程序、协议栈)，以使能计算设备1600与外部设备通信。所述设备可以是单独的设备，例如:其它计算设备、无线接入点或基站，以及诸如耳机、打印机或其它设备之类的外围设备。
[0119]连接1670可以包括多种不同类型的连接。为了归纳，计算设备1600被示出具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常指的是由无线运行商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或变型或衍生物、CDMA(码分多址)或变型或衍生物、TDM(时分复用)或变型或衍生物，或者其它蜂窝服务标准提供的蜂窝网络连接。无线连接1674指的是非蜂窝形式的无线连接，并且可以包括个人区域网络(例如蓝牙、近场等)，局域网络(例如，W1-Fi)，和/或广域网络(例如，WiMax)，或者其它无线通信。
[0120]外围连接1680包括硬件接口和连接器，以及软件部件(例如，驱动程序、协议栈)以实现外围连接。应当理解，计算设备1600可以是连接至其它计算设备的外围设备(“至”1682)，也可以具有连接至其的外围设备(“来自”1684)。计算设备1600通常具有“对接”连接器以连接至其它计算设备，用于诸如管理(例如，下载和/或上传、改变、同步)设备1600上的内容的目的。此外，对接连接器可以允许设备1600连接至特定的外围设备，所述外围设备允许计算设备1600控制内容输出，例如，对视听系统或其它系统的内容输出。
[0121]除了专有的对接连接器或其它专有的连接硬件之外，计算设备1600可以经由共同的或基于标准的连接器来实现外围连接1680。一般的类型可以包括通用串行总线(USB)连接器(其可以包括任意数目的不同的硬件接口)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线、或者其它类型。 [0122]说明书中提及“实施例”、“一个实施例”、“一些实施例”或者“其它实施例”意味着与实施例联系描述的特定的特征、结构或特性包含在至少一些实施例中，但不必须包含在所有的实施例中。出现“实施例”、“ 一个实施例”或者“ 一些实施例”的各种情况未必指的是相同的实施例。如果说明书声明“可以”、“可能”或“能够”包括部件、特征、结构、或者特性，则不是必须包括该特定的部件、特征、结构、或者特性。如果说明书或权利要求提及“一”或“一个”元件，则这并不意味着仅仅存在一个元件。如果说明书或权利要求提及“一额外的”元件，则这并不排除存在多于一个的该额外的元件。
[0123]此外，可以在一个或多个实施例中以任意合适的方式组合特定的特征、功能、结构或特性。例如，第一实施例可以与第二实施例在与两个实施例相关联的特定的特征、结构或特性不相互排斥的任何地方组合。
[0124]虽然已经结合其具体实施例描述了本公开，但是，根据前面的描述，所述实施例的许多替代、修改和变型对本领域技术人员而言将是显而易见的。
[0125]图11中示出了一个这样的替代。图11是是根据本公开的另一实施例的具有低侧开关1203hl和高侧开关1203u的开关电压调节器106的一部分1100，其中所述低侧开关1203hl和高侧开关1203^分别具有对应的驱动器202pl和202nl。在该实施例中，去除了半轨 Vccdrvn0
[0126]本公开的实施例旨在包括所有这样的替代、修改和变化，以便落入所附的权利要求的宽范围内。此外，连接至集成电路(IC)芯片和其它部件的公知的电源/地连接可以在或者可以不在当前的附图中示出，以便简化说明和讨论，并且以便不使本公开难以理解。此夕卜，布置可以以框图形式示出，从而避免使本公开难以理解，并且也考虑到与实施这样的框图布置有关的详情高度取决于实施本公开内容所在的平台，即这样的详情应当完全处于本领域技术人员的视界内。在介绍具体的细节(例如，电路)以描述本公开的示例性的实施例的情况下，对本领域技术人员而言显而易见的是，可以在不具有这些具体的细节或者具有这些具体的细节的变型的情况下实践本公开。本说明书因此被认为是说明性的，而非限制性的。
[0127]以下的示例属于另外的实施例。示例中的详情可以用在一个或多个实施例中的任何地方。也可以关于方法或制程来实施本文中描述的装置的所有可选的特征。
[0128]例如，在一个实施例中，所述装置包括:耦合至用于提供调节后的供电电压的输出节点的低侧开关；以及第一驱动器，其可操作用于当该输出节点上升至第一晶体管阈值电压以上时使低侧开关关断。在一个实施例中，所述装置进一步包括耦合至该输出节点的高侧开关；以及第二驱动器，其可操作用于当该输出节点达到第二晶体管阈值电压时或当控制信号使高侧开关导通时使高侧开关导通。
[0129]在一个实施例中，高侧开关包括共源共栅器件，所述共源共栅器件包括耦合至输出节点的第一 P型晶体管，以及第二 P型晶体管，其中，所述第二驱动器根据将所述第一 P型晶体管耦合至所述第二 P型晶体管的节点上的电压电平来驱动所述第二 P型晶体管。在一个实施例中，第二晶体管阈值电压对应于第一 P型晶体管的阈值电压。
[0130]在一个实施例中，第一驱动器可操作用于当输出节点基本上接近于零伏特时使低侧开关导通。在一个实施例中，低侧开关包括共源共栅器件，所述共源共栅器件包括耦合至输出节点的第一 η型晶体管，以及第二 η型晶体管，其中，第一驱动器根据将第一 η型晶体管耦合至第二 η型晶体管的节点上的电压电平来驱动第二 η型晶体管。在一个实施例中，第一晶体管阈值电压对应于第一η型晶体管的阈值电压。在一个实施例中，第一驱动器包括零电压捕获电路，所述零电压捕获电路可操作用于间接感测输出节点上的电压以使低侧开关导通。
[0131]在一个实施例中，第一驱动器包括释放电路，所述释放电路可操作用于间接感测输出节点上的电压以使低侧开关关断。在一个实施例中，第一驱动器包括预充电电路以对驱动低侧开关的节点进行预充电。在一个实施例中，预充电电路可操作用于使驱动低侧开关的节点上的电压上升至或基本上保持恒定为地与低侧开关的晶体管的阈值电压之间的电压。在一个实施例中，第一驱动器包括终止预充电电路以终止预充电电路的操作。在一个实施例中，第二驱动器包括预充电电路以对驱动高侧开关的节点进行预充电。
[0132]在一个实施例中，预充电电路可操作用于使驱动高侧开关的节点上的电压下降至或基本上保持恒定为电力供应与高侧开关的晶体管的阈值电压之间的电压。在一个实施例中，第二驱动器包括终止预充电电路用于终止预充电电路的操作。在一个实施例中，输出节点耦合至电感器的一端，所述电感器具有耦合至电容器的另一端。在一个实施例中，耦合至电容器的另一端向电路提供调节后的供电电压。
[0133]在另一实施例中，电压调节器包括:信号发生器，用于产生脉宽调制(PWM)信号；桥，具有耦合至输出节点的低侧开关，所述输出节点用于根据PWM信号提供调节后的供电电压；第一驱动器，其可操作用于当输出节点上升至第一晶体管阈值电压以上时使低侧开关关断；以及桥控制器，其用于向第一驱动器提供控制信号。
[0134]在一个实施例中，桥包括耦合至输出节点的高侧开关。在一个实施例中，电压调节器进一步包括:第二驱动器，其可操作用于当输出节点达到第二晶体管阈值电压时或当控制信号使高侧开关导通时使高侧开关导通。在一个实施例中，桥控制器可操作用于向第二驱动器提供控制信号。在一个实施例中，电压调节器对应于本文中讨论的任意一个装置。
[0135]在另一示例中，一种系统包括:无线接口 ；以及处理器，所述处理器能够经由无线接口直接或间接与另一设备进行通信，所述处理器包括电压调节器、低侧开关，该低侧开关耦合至用于提供调节后的供电电压的输出节点；以及第一驱动器，其可操作用于当输出节点上升至第一晶体管阈值电压以上时使低侧开关关断。在一个实施例中，电压调节器对应于本文中讨论的任意一个装置。
[0136]在一个实施例中，该处理器包括多个硬件处理核心，并且其中，至少一个硬件处理核心耦合至存储器。在一个实施例中，该系统也包括耦合至处理器的存储器。
[0137]在另一示例中，该装置包括:用于激活预充电电路以对驱动电压调节器的低侧开关器件的节点进行预充电的模块；以及用于当耦合至低侧开关器件的输出节点从输入的供电电压电平转变为输入供电电压电平的一半与地之间的供电电压电平时使低侧开关器件导通的模块。在一个实施例中，该装置还包括用于当输出节点上升至第一晶体管阈值电压以上时使低侧开关关断的模块。在一个实施例中，该装置还包括用于当输出节点上的电压上升至输入供电电压电平的一半以上时使高侧开关器件导通的模块。在一个实施例中，该装置还包括用于在输出节点开始充电之前终止预充电电路对驱动低侧开关器件的节点进行预充电的模块。在一个实施例中，输出节点耦合至电感器的一端，所述电感器具有耦合至电容器的另一端。在一个实施例中，耦合至电容器的另一端向电路提供调节后的供电电压。
[0138]在另一实施例中，电压调节器包括:低侧开关，其耦合至输出节点和第一供电电压；高侧开关，其耦合至输出节点和第二供电电压，所述第二供电电压高于所述第一供电电压；电感器，其具有耦合至输出节点的第一端和耦合至电容器的第二端，其中，低侧开关可操作用于通过来自电感器的反向电流提升(boast)输出节点上的电压，并且其中，高侧开关可操作用于对提升后的输出电压节点进行充电。在一个实施例中，电压调节器以大于等于IOOMHz的频率工作。
[0139]提供了将使读者能够确定该技术公开的本质和主旨的摘要。在摘要不用来限制权利要求的范围或含义的这一理解下提交了摘要。在每个权利要求作为单独的实施例独立存在的情况下，以下的权利要求据此被并入详细的描述中。
【权利要求】
1.一种电压调节装置，包括: 低侧开关，其耦合至用于提供调节后的供电电压的输出节点；以及 第一驱动器，其被操作用于当所述输出节点上升至第一晶体管阈值电压以上时使所述低侧开关关断。
2.根据权利要求1所述的电压调节装置，进一步包括: 高侧开关，其耦合至所述输出节点；以及 第二驱动器，其被操作用于当所述输出节点达到第二晶体管阈值电压时或当控制信号使所述高侧开关导通时使所述高侧开关导通。
3.根据权利要求2所述的电压调节装置，其中，所述高侧开关包括共源共栅器件，所述共源共栅器件包括耦合至所述输出节点的第一 P型晶体管，以及第二 P型晶体管，其中，通过所述第二驱动器根据将所述第一P型晶体管耦合至所述第二P型晶体管的节点上的电压电平来驱动所述第二 P型晶体管。
4.根据权利要求3所述的电压调节装置，其中，所述第二晶体管阈值电压对应于所述第一P型晶体管的阈值电压。
5.根据权利要求1所述的电压调节装置，其中，所述第一驱动器被操作用于当所述输出节点基本上接近于零 伏特时使所述低侧开关导通。
6.根据权利要求1所述的电压调节装置，其中，所述低侧开关包括共源共栅器件，所述共源共栅器件包括耦合至所述输出节点的第一 η型晶体管，以及第二 η型晶体管，其中，通过所述第一驱动器根据将所述第一η型晶体管耦合至所述第二η型晶体管的节点上的电压电平来驱动所述第二 η型晶体管。
7.根据权利要求6所述的电压调节装置，其中，所述第一晶体管阈值电压对应于所述第一η型晶体管的阈值电压。
8.根据权利要求1所述的电压调节装置，其中，所述第一驱动器包括零电压捕获电路，所述零电压捕获电路被操作用于间接感测所述输出节点上的电压以导通所述低侧开关。
9.根据权利要求1所述的电压调节装置，其中，所述第一驱动器包括释放电路，所述释放电路被操作用于间接感测所述输出节点上的电压以关断所述低侧开关。
10.根据权利要求1所述的电压调节装置，其中，所述第一驱动器包括预充电电路以对驱动所述低侧开关的节点进行预充电。
11.根据权利要求10所述的电压调节装置，其中，所述预充电电路被操作用于使驱动所述低侧开关的所述节点上的电压上升至或基本上保持恒定为地与所述低侧开关的晶体管的阈值电压之间的电压。
12.根据权利要求10所述的电压调节装置，其中，所述第一驱动器包括终止预充电电路以用于终止所述预充电电路的操作。
13.根据权利要求2所述的电压调节装置，其中，所述第二驱动器包括预充电电路以对驱动所述高侧开关的节点进行预充电。
14.根据权利要求13所述的电压调节装置，其中，所述预充电电路用于使驱动所述高侧开关的所述节点上的电压下降至或基本上保持恒定为电源与所述高侧开关的晶体管的阈值电压之间的电压。
15.根据权利要求13所述的电压调节装置，其中，所述第二驱动器包括终止预充电电路以终止所述预充电电路的操作。
16.根据权利要求1所述的电压调节装置，其中，所述输出节点耦合至电感器的一端，所述电感器具有耦合至电容器的另一端。
17.根据权利要求16所述的电压调节装置，其中，耦合至所述电容器的所述另一端向电路提供调节后的供电电压。
18.—种电压调节器,包括: 信号发生器，其用于产生脉宽调制(PWM)信号； 桥，其具有耦合至输出节点的低侧开关，所述输出节点用于根据所述PWM信号提供调节后的供电电压； 第一驱动器，其被操作用于当所述输出节点上升至第一晶体管阈值电压以上时使所述低侧开关关断；以及 桥控制器，其用于向所述第一驱动器提供控制信号。
19.根据权利要求18所述的电压调节器，其中，所述桥包括耦合至所述输出节点的高侧开关。
20.根据权利要求19所述的电压调节器，进一步包括: 第二驱动器，其被操作用于当所述输出节点达到第二晶体管阈值电压时或当控制信号使所述高侧开关导通时使所述高侧开关导通。
21.根据权利要求19所述的电压调节器，其中，所述桥控制器向所述第二驱动器提供控制信号。
22.根据权利要求20所述的电压调节器，其中，所述高侧开关包括共源共栅器件，所述共源共栅器件包括耦合至所述输出节点的第一 P型晶体管，以及第二 P型晶体管，其中，通过所述第二驱动器根据将所述第一P型晶体管耦合至所述第二P型晶体管的节点上的电压电平来驱动所述第二 P型晶体管。
23.一种包括电压调节装置的系统，包括: 存储器； 无线接口 ；以及 处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求1-17中的任一项所述的电压调节装置，其中，所述处理器包括多个硬件处理核心，并且其中，至少一个硬件处理核心耦合至存储器。
24.—种电压调节装置，包括: 用于激活预充电电路以对用于驱动电压调节器的低侧开关器件的节点进行预充电的模块；以及 用于当耦合至所述低侧开关器件的输出节点从输入供电电压电平转变为所述输入供电电压电平的一半与地电位之间的供电电压电平时导通所述低侧开关器件的模块。
25.根据权利要求24所述的电压调节装置，进一步包括用于当所述输出节点上升至第一晶体管阈值电压以上时关断所述低侧开关的模块。
26.根据权利要求24所述的电压调节装置，进一步包括用于当所述输出节点上的电压上升至所述输入供电电压电平的一半以上时导通高侧开关器件的模块。
27.根据权利要求24所述的电压调节装置，进一步包括用于在所述输出节点开始充电之前终止所述预充电电路对用于驱动所述低侧开关器件的所述节点进行预充电的模块。
28.根据权利要求24所述的电压调节装置，其中，所述输出节点耦合至电感器的一端，所述电感器具有耦合至电容器的另一端。
29.根据权利要求28所述的电压调节装置，其中，耦合至所述电容器的所述另一端向电路提供调节后的供电电压。
30.一种电压调节器，包括: 低侧开关，其耦合至输出节点和第一供应电压； 高侧开关，其耦合至所述输出节点和第二供应电压，所述第二供应电压高于所述第一供应电压；以及 电感器，其具有耦合至所述输出节点的第一端和耦合至电容器的第二端，其中，所述低侧开关被操作用于通过来自所述电感器的反向电流提升所述输出节点上的电压，并且其中，所述高侧开关被操作用于对提升后的输出电压节点进行充电。
31.根据权利要求30所述的电压调节器，其中，所述第一供应电压是地，且所述第二供应电压是电源。
32.根据权利要求30所述的电压调节器，进一步包括第一驱动器，所述第一驱动器被操作用于当所述输出节点上升至第一晶体管阈值电压以上时使所述低侧开关关断。
33.根据权利要求32所述的电压调节器，进一步包括第二驱动器，所述第二驱动器用于当所述输出节点达到第二晶体管阈值电压时或当控制信号使所述高侧开关导通时使所述闻侧开关导通。
34.一种包括电压调节器的系统，包括: 存储器； 无线接口 ；以及 处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求18-22中的任一项所述的电压调节器。
35.一种包括电压调节器的系统，包括: 存储器； 无线接口 ；以及 处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求30-33中的任一项所述的电压调节器。
36.一种包括电压调节装置的系统，包括: 存储器； 无线接口 ；以及 处理器，所述处理器能够经由所述无线接口直接或间接与另一设备进行通信，所述处理器包括根据权利要求24-29中的任一项所述的电压调节装置。
【文档编号】H02M1/088GK203800810SQ201320374293
【公开日】2014年8月27日 申请日期:2013年6月27日 优先权日:2012年6月27日
【发明者】G·施罗姆, M·S·米尔施泰因, A·利亚霍夫 申请人:英特尔公司