电压调节器过电压检测系统、方法及设备的制作方法
【专利摘要】执行对核心逻辑内部电压调节器输出的监视，以当所述核心逻辑上的电压超过安全操作电压值时，检测、警示且将集成电路装置置于安全模式。此允许将所述集成电路装置置于可预测、可检测且安全的模式，且向系统监视器警示过电压情形以警告故障及随后的故障处置。
【专利说明】电压调节器过电压检测系统、方法及设备
【技术领域】
[0001]本发明涉及在可要求第三方安全认证的消费者、商业及工业用具中所使用的集成电路装置，且更特定来说，涉及具有过电压检测及故障保护的集成电路装置。
【背景技术】
[0002]消费者、商业及工业用具要求第三方安全认证，例如UL:美国安全检测实验室公司(Underwriters Laboratories Inc.) > CSA:加拿大标准协会(Canadian StandardsAssociat1n)、ETL:天祥检验服务有限公司(Intertek Testing Services)及 / 或 CE:欧洲合格认证(Conformance European) (Communaut Europ enne 或者 Conformit Europ enne)等等。产品认证程序由美国职业安全与健康署(OSHA)、美国国家标准学会(ANSI)以及加拿大标准委员会(SCC)认可。认证要求以安全且可预测的方式来检测且处置故障状况。在使用内部电压调节器及外部滤波电容器的数字装置(例如，微处理器、微控制器等等)中，存在连接到外部滤波电容器的集成电路封装插脚可与在其上具有较高电压的另一相邻封装插脚接触(例如，短路)的可能性，从而使所述集成电路装置的功能性处于危险。对于由集成电路装置控制的用具的操作而言，此可具有可怕的后果。
[0003]可使外部滤波电容器连接(Vcap/Vddcore)插脚位于较高电压(Vcc)插脚(通常3到3.6伏特)与接地(Vss)插脚之间。如果Vcap/Vddcore插脚万一对接地(Vss)插脚短路，那么欠压复位(BOR)及/或上电复位(POR)电路将检测到低电压状况且迫使集成电路装置到定义良好的复位状态中。然而，如果Vcap/Vddcore插脚对Vcc插脚短路，那么集成电路装置的内部逻辑电路可由于对其施加的过高电压(不安全的状况)而降级到未知状态。通常将所述内部逻辑电路设计成用于从约1.8伏特到约2.5伏特的操作电压。
【发明内容】
[0004]因此，存在对集成电路装置的Vcap/Vddcore插脚上的过电压状况的过电压检测(OVD)的需要。其中当检测到过电压情况时，可使用OVD电路的输出将集成电路装置置于可预测且安全的操作模式。
[0005]根据实施例，具有内部电压调节器过电压检测电路的集成电路装置可包括:耦合到滤波电容器及供应电压的外部连接的内部电压调节器；具有耦合到所述内部电压调节器的经调节电压输出的输入的过电压检测电路；从所述内部电压调节器的经调节电压输出接收操作电压的核心逻辑电路；以及具有用以将至少一个输出驱动器维持在安全操作状况的失效保护电路的至少一个输出驱动器；其中当过电压检测电路在内部电压调节器的经调节电压输出处检测到高电压时，将所述核心逻辑电路及至少一个输出驱动器置于安全操作模式。
[0006]根据又一实施例，过电压警报耦合到过电压检测电路且当在内部电压调节器的经调节电压输出处发生高电压状况的检测时提供高电压警报。根据又一实施例，保持器单元控制至少一个输出驱动器的操作，其中当过电压检测电路在内部电压调节器的经调节电压输出处检测到高电压时，通过所述保持器单元将至少一个输出驱动器逻辑状态维持在其最后的逻辑状态。
[0007]根据又一实施例，电力切断连接开关耦合在内部电压调节器的经调节电压输出与所述核心逻辑电路之间，其中当在内部电压调节器的经调节电压输出处检测到高电压时，将所述核心逻辑电路与内部电压调节器的经调节电压输出切断连接。根据又一实施例，电力切断连接开关为功率场效应晶体管。
[0008]根据又一实施例，所述核心逻辑电路包括数字处理器及存储器。根据又一实施例，所述数字处理器为微控制器。根据又一实施例，所述数字处理器选自由微处理器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)以及专用集成电路(ASIC)组成的群组。
[0009]根据又一实施例，欠压复位电路耦合到内部电压调节器的经调节电压输出，其中当来自所述输出的电压小于某一最小操作电压时，将所述核心逻辑电路及至少一个输出驱动器置于安全操作模式。
[0010]根据又一实施例，过电压检测电路包括:电压比较器；耦合到所述电压比较器的负输入的电压参考；以及耦合在内部电压调节器的经调节电压输出与所述电压比较器的正输入之间的分压器，其中当所述内部电压调节器的经调节电压输出大于所述电压参考的电压时，所述电压比较器的输出处于第一逻辑电平，否则所述电压比较器的输出处于第二逻辑电平。
[0011]根据又一实施例，电压参考为带隙电压参考。根据又一实施例，所述第一逻辑电平为逻辑高且所述第二逻辑电平为逻辑低。根据又一实施例，所述第一逻辑电平为逻辑低且所述第二逻辑电平为逻辑高。
[0012]根据又一实施例，外部电力供应器将供应电压提供到内部电压调节器；及外部系统监控器耦合到电力供应器的抑制输入且具有监视高电压警报的输入；其中如果所述高电压警报指示在内部电压调节器的经调节电压输出处存在高电压状况，那么系统监控器致使所述电力供应器减少送到内部电压调节器的供应电压。根据又一实施例，将所述供应电压实质上减少到零伏特。根据又一实施例，切断连接电力开关耦合在所述电力供应器与所述内部电压调节器之间，其中如果高电压警报指示在内部电压调节器的经调节电压输出处存在高电压状况，那么系统监控器致使切断连接电力开关断开，从而将供应电压与内部电压调节器切断连接。
[0013]根据另一实施例，一种用于检测集成电路装置中的内部电压调节器过电压状况的方法可包括以下步骤:测量耦合到内部电压调节器的集成电路装置的外部连接处的电压；确定在所述外部连接处的测量电压是否大于参考电压；以及当在所述外部连接处的测量电压大于所述参考电压时将集成电路装置的核心逻辑以及至少一个输出驱动器置于安全模式。
[0014]根据所述方法的又一实施例，当处于安全模式时，当激活相应保持器单元时，将至少一个输出驱动器保持在最近的逻辑电平。根据所述方法的又一实施例，当存在高电压状况时发生产生高电压警报的步骤，这是因为外部连接耦合到内部电压调节器之故。根据所述方法的又一实施例，当处于安全模式时发生将所述集成电路装置的核心逻辑与所述内部电压调节器的输出电压切断连接的步骤。
[0015]根据所述方法的又一实施例，从电力供应器将供应电压提供到所述内部电压调节器；使用系统监控器监视高电压警报；以及当高电压警报指示发生高电压状况时，抑制从电力供应器到内部电压调节器的供应电压。根据所述方法的又一实施例，实质上将所述供应电压抑制到零伏特。根据所述方法的又一实施例，当高电压警报指示发生高电压状况时将供应电压与内部电压调节器切断连接。
【专利附图】
【附图说明】
[0016]可通过参考以下结合附图进行的描述而获取本发明的更完整的理解，其中:
[0017]图1说明具有根据本发明的特定实例实施例的电压调节器过电压检测及保护的集成电路装置的示意性框图；
[0018]图2说明图1中所展示的过电压检测电路的较详细实施例的示意图；
[0019]图3说明根据本发明的教示的图1中所展示的集成电路装置的过电压检测及保护的操作的示意性流程图；以及
[0020]图4说明根据本发明的另一特定实例实施例的图1中所展示的集成电路装置的示意性框图，系统监控器及电力供应器耦合到图1的集成电路装置。
[0021]虽然本发明易于受到各种修改及替代形式的影响，但其特定实例实施例已展示于图式中且在本文中详细描述。然而，应了解，本文的特定实例实施例的描述并非倾向于将本发明限于本文所揭示的特别形式，而是相反，本发明将涵盖如由所附权利要求书所界定的全部修改及等效物。
【具体实施方式】
[0022]现在参考图式，示意性说明特定实例实施例的细节。图式中的同样的元件将由同样的数字表示，且类似的元件将由具有不同的小写字母后缀的相同的数字来表示。
[0023]参考图1，描绘具有根据本发明的特定实例实施例的电压调节器过电压检测及保护的集成电路装置的示意性框图。集成电路装置102可包括内部电压调节器104、过电压检测(OVD)电路106、欠压复位(BOR)电路108、上电复位(BOR)电路110、“或(OR) ”门112、数字处理器114、存储器116、保持器单元118以及输出驱动器120。在连接122处提供用于驱动器输出的集成电路装置102的外部连接以及提供用于Vcc(来自例如电池的电源的电压)、Vdd(到例如数字处理器114及存储器116的核心逻辑电路的比Vcc低的经调节电压)及Vss (电源及核心逻辑接地)的连接。可提供其它连接(例如输入)，但未展示。数字处理器114可为(例如，但不限于)微控制器、微处理器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)或专用集成电路(ASIC)。
[0024]如所展示，Vcc、Vdd及Vss连接可彼此相邻，其中Vdd连接可不经意地变得对Vss或Vcc连接短路，从而致使集成电路装置102失灵及/或失效。如果Vdd及Vss连接短路在一起，那么BOR及/或POR电路108及110中的一者或两者将分别致使OR门112的输出变为逻辑高(“I”)且致使集成电路装置102进入备用“安全模式”状况中，其中相应保持器单元118将输出驱动器120保持在最近的逻辑电平，数字处理器114及存储器116被置于备用、非操作模式，且任选地，通过断开开关126 (例如固态场效应晶体管开关)而将Vdd调节器输出104与核心逻辑电路切断连接(例如，数字处理器114及存储器116)。
[0025]如果Vdd及Vcc连接短路在一起，那么OVD电路106将致使OR门112的输出变为逻辑高(“I”)且如上文所描述致使集成电路装置102进入备用“安全模式”状况中。高Vdd警报电路128可指示高Vdd警报输出连接129上的高Vdd状况，以便可采取系统锁定、关闭或恢复动作。集成电路装置102可为(例如，但不限于)微控制器、微处理器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)等等。
[0026]参考图2，描绘图1中所展示的过电压检测电路的更详细实施例的示意图。OVD电路106可包括电压比较器236、包括电阻器230及232的分压器网络以及电压参考234。电阻器230与232之间的接点连接到电压比较器236的正(+)输入，且电压参考234连接到电压比较器236的负(-)输入。当电阻器230与232之间的接点处的电压小于或等于来自电压参考234的电压时，电压比较器236的输出处于逻辑低(“0”)，且OR门112输出也处于逻辑低(如果不存在来自BOR及POR电路108及110中的任一者的逻辑高信号)。如果电阻器230与232之间的接点处的电压大于来自电压参考234的电压，那么电压比较器236的输出变为逻辑高(“I”)且OR门112输出也将处于逻辑高(“I”)。电压参考234可为带隙电压参考等等。
[0027]参考图3，描绘根据本发明的教示的图1中所展示的集成电路装置的过电压检测及保护的操作的示意性流程图。在步骤340中取样或测量Vdd。在步骤342中，比较经取样或经测量的Vdd与参考电压，且如果所述经取样或经测量的Vdd大于参考电压，那么在步骤344中将集成电路装置102置于安全模式，例如关闭及/或与Vdd切断连接。在步骤346中，可激活保持器单元118以在输出驱动器120处维持现存逻辑电平而在高Vdd电压事件期间维持系统完整性。在步骤348中，可将从Vdd供电的核心逻辑(例如，数字处理器114及存储器116)与其过电压电源切断连接。在步骤350中，可产生高Vdd警报以便警告系统已发生高Vdd电压故障。
[0028]参考图4，描绘根据本发明的另一特定实例实施例的图1中所展示的集成电路装置的示意性框图，系统监控器及电力供应器耦合到图1的所述集成电路装置。电力供应器(例如，Vcc调节器)442及系统监控器444连接到电源。系统监控器444从集成电路装置102接收状态信号(例如，高Vdd警报128)。电力供应器442将Vcc电压供应到集成电路装置102。电力开关440 (例如，功率晶体管)可适于将Vcc电压与集成电路装置102切断连接。系统监控器444可从集成电路装置102的节点129接收高Vdd警报信号，且接着可致使电力开关440断开或通过电力供应器442的抑制控制输入而将电力供应器442关闭(或减少到安全电压电平)。
[0029]虽然已描绘、描述本发明的实施例，且参考本发明的实例实施例予以定义，但此类参考并不意味着对本发明的限制，且不推断此类限制。如相关领域的技术人员以及从本发明获益者将想到，所揭示的目标物能够在形式及功能上进行相当多的修改、变更及等效物。所描绘及描述的本发明的实施例仅为实例，且并非本发明的详尽范围。
【权利要求】
1.一种具有内部电压调节器过电压检测电路的集成电路装置，所述集成电路装置包括: 内部电压调节器，其耦合到滤波电容器及供应电压的外部连接； 过电压检测电路，其具有耦合到所述内部电压调节器的经调节电压输出的输入； 核心逻辑电路，其从所述内部电压调节器的所述经调节电压输出接收操作电压；以及 至少一个输出驱动器，其具有用于将所述至少一个输出驱动器维持在安全操作状况的失效保护电路； 其中当所述过电压检测电路在所述内部电压调节器的所述经调节电压输出处检测到高电压时，将所述核心逻辑电路及所述至少一个输出驱动器置于安全操作模式。
2.根据权利要求1所述的集成电路装置，其进一步包括耦合到所述过电压检测电路且当在所述内部电压调节器的所述经调节电压输出处发生高电压状况的检测时提供高电压警报的过电压警报。
3.根据权 利要求1所述的集成电路装置，其进一步包括控制所述至少一个输出驱动器的操作的保持器单元，其中当所述过电压检测电路在所述内部电压调节器的所述经调节电压输出处检测到高电压时，由所述保持器单元将所述至少一个输出驱动器逻辑状态维持在其最后的逻辑状态。
4.根据权利要求1所述的集成电路装置，其进一步包括耦合在所述内部电压调节器的所述经调节电压输出与所述核心逻辑电路之间的电力切断连接开关，其中当在所述内部电压调节器的所述经调节电压输出处检测到所述高电压时，将所述核心逻辑电路与所述内部电压调节器的所述经调节电压输出切断连接。
5.根据权利要求4所述的集成电路装置，其中所述电力切断连接开关为功率场效应晶体管。
6.根据权利要求1所述的集成电路装置，其中所述核心逻辑电路包括数字处理器及存储器。
7.根据权利要求6所述的集成电路装置，其中所述数字处理器为微控制器。
8.根据权利要求6所述的集成电路装置，其中所述数字处理器选自由微处理器、数字信号处理器DSP、可编程逻辑阵列PLA以及专用集成电路ASIC组成的群组。
9.根据权利要求1所述的集成电路装置，其进一步包括耦合到所述内部电压调节器的所述经调节电压输出的欠压复位电路，其中当来自所述输出的电压小于某一最小操作电压时，将所述核心逻辑电路及所述至少一个输出驱动器置于所述安全操作模式。
10.根据权利要求1所述的集成电路装置，其中所述过电压检测电路包括: 电压比较器； 电压参考，其耦合到所述电压比较器的负输入；以及 分压器，其耦合在所述内部电压调节器的所述经调节电压输出与所述电压比较器的正输入之间，其中当所述内部电压调节器的所述经调节电压输出大于所述电压参考的电压时，所述电压比较器的输出处于第一逻辑电平，否则所述电压比较器的所述输出处于第二逻辑电平。
11.根据权利要求10所述的集成电路装置，其中所述电压参考为带隙电压参考。
12.根据权利要求10所述的集成电路装置，其中所述第一逻辑电平为逻辑高且所述第二逻辑电平为逻辑低。
13.根据权利要求10所述的集成电路装置，其中所述第一逻辑电平为逻辑低且所述第二逻辑电平为逻辑高。
14.根据权利要求2所述的集成电路装置，其进一步包括: 外部电力供应器，其用于将所述供应电压提供到所述内部电压调节器；以及 外部系统监控器，其耦合到所述电力供应器的抑制输入且具有监视所述高电压警报的输入； 其中如果所述高电压警报指示在所述内部电压调节器的所述经调节电压输出处存在所述高电压状况，那么所述系统监控器致使所述电力供应器减少送到所述内部电压调节器的所述供应电压。
15.根据权利要求14所述的集成电路装置，其中供应电压实质上被减少到零伏特。
16.根据权利要求14所述的集成电路装置，其进一步包括在所述电力供应器与所述内部电压调节器之间的切断连接电力开关，其中如果所述高电压警报指示在所述内部电压调节器的所述经调节电压输出处存在所述高电压状况，那么所述系统监控器致使所述切断连接电力开关断开，从而将所述供应电压与所述内部电压调节器切断连接。
17.一种用于检测集成电路装置中的内部电压调节器过电压状况的方法，所述方法包括以下步骤: 测量耦合到内部电压调节器的集成电路装置的外部连接处的电压； 确定所述外部连接处的所述测量电压是否大于参考电压；以及 当所述外部连接处的所述测量电压大于所述参考电压时，将所述集成电路装置的核心逻辑及至少一个输出驱动器置于安全模式。
18.根据权利要求17所述的方法，其进一步包括当处于所述安全模式时激活相应保持器单元以将所述至少一个输出驱动器保持在最近的逻辑电平的步骤。
19.根据权利要求17所述的方法，其进一步包括当在耦合到所述内部电压调节器的所述外部连接处发生高电压状况时产生高电压警报的步骤。
20.根据权利要求17所述的方法，其进一步包括当处于所述安全模式时将所述集成电路装置的核心逻辑与所述内部电压调节器的输出电压切断连接的步骤。
21.根据权利要求20所述的方法，其进一步包括以下步骤: 将供应电压从电力供应器提供到所述内部电压调节器； 使用系统监控器监视所述高电压警报；以及 当所述高电压警报指示发生所述高电压状况时抑制从所述电力供应器到所述内部电压调节器的所述供应电压。
22.根据权利要求21所述的方法，其中实质上将所述供应电压抑制到零伏特。
23.根据权利要求21所述的方法，其进一步包括当所述高电压警报指示发生所述高电压状况时将所述供应电压与所述内部电压调节器切断连接的步骤。
【文档编号】H02H9/04GK104054225SQ201380005755
【公开日】2014年9月17日 申请日期:2013年1月17日 优先权日:2012年1月18日
【发明者】彼得·席克 申请人:密克罗奇普技术公司