本申请要求由Vincent Trimeloni、Ivo Pannizzo、Antonio Magazzu以及Armando Presti于2013年3月15日提交的名称为“Systems and Methods to Control DC/DC”的美国临时申请第61/788,976号的优先权，引用该申请的全文并入在此。
技术领域
本发明涉及电力供应，并且更具体地涉及控制DC/DC多相恒定导通时间（constant on time）开关调节器的系统、设备以及方法。
背景技术：
多相DC/DC转换器用于消费电子应用中对笔记本、服务器用CPU供电，以及要求高DC/DC转换器带宽、低电感纹波电流、减小的电感尺寸、降低的输出电容器去耦需求、以及当受到负载电流变化时的高输出电压准确性的许多其它应用中。常规的恒定导通时间架构或自适应（adaptive）导通时间架构未广泛地用于具有多于三相的多相开关调节器，因为相比于其它解决方案，这些种类的调节器极大地遭受占空比限制（duty cycle limitation），当增加相的数量时，占空比限制不成比例地恶化。在任何给定的工作频率下，占空比受限于1/Nph，其中Nph表示相的数量。现有的应用中最大占空比典型地为百分之25，使得相的最大数量为三，其对应百分之33的理论上的最大占空比。
以单个误差放大器和生成非重叠连续相的单个导通时间生成器来实现常规的恒定导通时间和自适应导通时间多相DC/DC转换器。事实上，使用可单个导通时间生成器的多相架构不能生成用于恒定负载的重叠相。在当前循环内，非重叠连续相由通过必须在导通时间脉冲能被触发之前就终止（expire）的最小关断时间（off time）消除（blanking）下一个循环的导通时间脉冲而生成由。不幸的是，关断时间延迟约束可以显著地使瞬态响应时间减速，尤其对于重负载瞬态。另外，最小关断时间降低了1/Nph的理论最大占空比限制。
一个避免非重叠多相的严格要求的可能途径是采用一个误差放大器和关于每一个相的一个对应导通时间生成器。然而，例如由于难以确保相之间的适合相移，使用多个误差放大器极大地增加了转换器的复杂性，其使得该方法相当不切实际。
对于开关调节器设计者所需要的是用以克服上述的限制并满足市场的新需求的工具。
技术实现要素：
本发明的各个实施例容许通过使能）多相之间的部分重叠来增加对于给定的开关频率的DC/DC多相开关调节器的相的数量。避免非重叠的多相的严格要求容许消除等待时间段（waiting period），并提高瞬态响应。
本发明的某些实施例通过多相导通时间脉冲触发的新方法来实现这个优点，所述多相导通时间脉冲触发的新方法消除了使用瞬态检测系统来检测负载电流变化的存在的需求。
在某个实施例中，维持（preserve）相同相内的最小关断时间以确保误差比较器的适当操作。在一些实施例中，最小非重叠时间计时器通过消除不同相中导通时间脉冲的上升沿之间的时间来阻止总的重叠条件。在一个实施例中，单独的导通时间计时器和最小关断时间计时器独立地确定关于每一个相的导通时间和关断时间。
于此已经总体描述了本发明的某些特征和优点；然而，鉴于附图、说明书以及权利要求，对于本领域技术人员来说，于此呈现的附加的特征、优点以及实施例将是明显的。相应地，应当理解的是，本发明的范围不受此发明内容部分中公开的特定实施例的限制。
附图说明
将参考本发明的实施例，实施例的示例可以示例于附图中。这些图旨在是示例性的，非限制性的。尽管在这些实施例的背景下总体描述了本发明，但是应当理解的是，不旨在将本发明的范围限制于这些特定实施例。
图1示出了现有技术中恒定导通时间多相调节器系统的框图。
图2示出了图1中的现有技术的调节器系统的典型的瞬态响应。
图3例示了根据本发明的多个实施例的利用多相开关调节器控制的2相系统的特征相的图示。
图4A和图4B例示了根据本发明的多个实施例的多相开关调节器控制系统的最大开关频率的特征边界条件。
图5例示了根据本发明的多个实施例的示例性的多相开关调节器控制器。
图6例示了根据本发明的多个实施例的2相恒定导通时间开关调节器控制器的示例性的瞬态响应。
图7例示了根据本发明的多个实施例的、图5的多相开关调节器控制器的示例性的实施方式。
图8是用于控制根据本发明的多个实施例的多相开关调节器的例示性过程的流程图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了具体细节以便提供对本发明的理解。然而，明显地，对于本领域技术人员而言，本发明能够在没有这些细节的情况下得以实施。本领域技术人员将认识到，以下描绘的本发明的实施例可以以各种方式和使用各种手段来执行。本领域技术人员也将认识到，附加的修改、应用以及实施例均在其范围内，作为本发明可以提供实用的附加领域。因此，以下描述的实施例是本发明的具体实施例的示例，并非意在避免混淆本发明。
说明书中提到的“一个实施例”或“实施例”意指有关于该实施例描述的特定特征、结构、特性或功能包括于本发明的至少一个实施例中。在说明书中多处出现的词组“在一个实施例中”，“在实施例中”等不必指向同一实施例。
此外，图中的部件之间或方法步骤之间的连接不局限于直接实现的连接。相反，通过对其添加中间部件或中间方法步骤可以修改或另外改变图中示例的部件或方法步骤之间的连接，而不脱离本发明的教导。
图1示出了现有技术的恒定导通时间多相调节器系统的框图。调节器系统100包括：开关调节器控制器102；开关网络104、114；升压电容器106、116；输出电容器110；电感108、118；以及反馈网络122。开关网络104、114包括驱动电路，以响应PWM信号192、194而激活内部或外部的高侧和较低侧的开关，以将施加至每一个开关网络104、114的输入电压VIN105转换为待调节的电压的相对较低的输出电压VOUT120。开关调节器控制器102包括瞬态检测器系统180、误差比较器130、导通时间计时器160、最小关断时间计时器168以及相位选择器170。
相位选择器170包括配置为将逻辑高的信号连续地赋予N相位复用器输出端的N数量的输出端。相位选择器可以实现为诸如环寄存器的相移寄存器，与数字时钟类似，在时钟脉冲的上升沿时，环寄存器将高电平逻辑信号（例如，1）自动地多路复用或以循环的方式移至下一个相。作为响应，相位复用器选择进入其的合适的相以施加至误差比较器的输出端，以使得误差放大器信号一次以一个相被多路复用。
瞬态检测器180是将反馈信号和目标信号与阈值电压进行比较或者使用例如数字算法对其中误差比较器130保持在逻辑高以便检测重负载瞬态的循环进行计数的电路。响应于在输出端120处检测重的阶跃电流的负载，瞬态检测器180打开典型地在下面的循环中的所有的相，以便抵消电流负载阶跃的效果，该效果增强了多相调节器系统100在瞬态之间输送能量的能力。替代的情况将是持续地替代每一个相的导通时间并还等待至结束的每一个最小关断时间。然而，这将导致可能缺乏立即提供足够的能量以满足当负载电流快速地并且显著地变化时负载的电流需求的能力的设计。另外，输出电压120波形中的显著的下冲（undershoot）将导致下面的负载电流阶跃。从而，瞬态检测器180迫使设计折衷，其使设计复杂化并且降低效率，瞬态检测器180的一个主要的缺点是一旦检测到瞬态，必须打开所有的相以维持电流平衡，使得不论瞬态的强度，多相调节器系统100将一个或多个离散量的能力传输至负载。结果，如果将超额能量传输至负载，取决于瞬态强度和时序（timing），待被调节的下冲情况能够在再次达到稳态之前变成不期望的过冲情况。
多相位调节器系统100在工作中通过增大每一个电感108、118上的平均电流来对负载198上的正电流阶跃作出反应，从而当继续生成具有限制的下冲或过冲的相对恒定的DC输出电压VOUT120时满足负载的电流需求。系统100通过将电压和/或电流信息传送至在电压负载120和误差比较器130之间耦合的反馈网络122以提供需要的导通时间脉冲以便持续地将调节的电压调整至内部目标（internal target）140来实现此。数字误差比较器信号的上升沿通过相位复用器166产生导通时间信号。在PWM信号192、194的导通时间期间，开关网络104、114分别将电流提供至电感108和118。PWM信号192、194用于以如下的方式调节开关网络104、114：在过渡阶段（transition phase）期间通过电感108、118生成的渐增的电流，其中，增大开关频率以达到新的电流需求。
在该示例中，在该过程期间，在每一个导通时间脉冲之后，多相系统100的每一个相要求最小关断时间以确保对升压电容器106、116进行完全地再充电，使得能够将误差比较器130重新设定为适当的状态，并且导通时间计时器160具有足够的被重新设定的时间并且准备好提供能够驱动开关网络104、114中的高侧功率MOSFET的新的导通时间脉冲。图1中的多相调节器系统100的最小关断时间管理将计时器的数量最小化为一个导通时间计时器160和一个关断时间计时器168，而不管采用的相的数量。多相调节器系统100要求两个连续的相之间的最小关断时间TOFFMIN。通过以下公式，TOFFMIN有助于限制开关周期
N*(TON+TOFFMIN)<TSW，
其中，N是相的数量并且TSW是开关周期。在图1中，由最小关断时间计时器168生成TOFFMIN和，并且TOFFMIN典型地为以100ns的量级。
将多相调节器系统100的开关周期限定为TSYS=TSW/N，显而易见的是，当系统开关周期接近组合的导通时间和最小关断时间，即，TSYS_MIN=(TON+TMINOFF)时，达到此架构的频率限制（或瞬态期间等价的动态开关频率）。图2示出了图1中的现有技术调节器系统的典型的瞬态响应。
图2描绘了根据图1的2相恒定导通时间多相调节器系统的负载电流瞬态阶跃244和电感电流IL1250、IL1240以及负载电流260的对应的响应。以其关系的形式示出了PWM信号210、220和消除信号波形230。图2还描绘了目标输出电压信号270和反馈电压信号280。
PWM1信号210和PWM2信号220是两相的一串脉冲。每一个脉冲串由电感控制一个开关网络以产生电感电流。电感电流IL1250和IL2240叠加，以形成负载电流260。一旦负载阶跃244发生，由于开关调节器控制器中固有的非线性和限制的带宽，调节器系统呈现出对偏差和重建稳态条件产生反应的惰性。结果，如图2所示，电感电流240、250以及因此负载电流260不立即增大，而是相反地线性增大。
消除信号230确保了，响应于负载阶跃242，将同一PWM信号210、220内的每一个脉冲与下一个脉冲间隔等于最小关断时间的一段时间。一旦瞬态检测器在时刻242检测到负载阶跃244的存在，负载电流260超过由系统提供至负载的电流240、250之和。系统中的不平衡引起输出电容器暂时将电荷提供至负载，以便满足增大的电流需求。这引起输出电压以及由此反馈电压下降且偏离目标信号270标记为VSAG的值。
当电感电流240、250的和在时刻252达到负载电流244时，反馈电压信号280达到局部最小值254。当输出电压处于最小值时，将在时刻242和时刻252的电流负载阶跃244的上升沿之间的时间标记为TSAG。如示出的那样，对于此特定的示例，在等于三个导通时间脉冲加上两个最小关断时间等待时间段，即，TSAG=3TON+2TOFFMIN的时间中，TSAG达到5个导通时间脉冲。当电流240、250的和等于由负载强加的新的目标负载电流260时，反馈电压信号280偏离目标电压信号270直到反馈电压信号280在时刻252达到最小值254。因为输出电压低于目标电压，在时刻252，电感电流240、250继续增大一段时间并且使负载电流246过冲直到其回到停留在新的负载电流目标值244。
除非预先知道了负载电流260的时序、方向以及幅度，负载中的每一个电流瞬态阶跃将引起输出电压下降直到闭合环路调节系统在调节至新的目标电流时能够恢复输出电压。响应于不平衡的情况，系统能够提供越多的能量，能够越快地将电感电流240、250调节至负载电流260，并且，反馈信号280与目标270的偏差越低，由此，均降低了TSAG和VSAG。因此，为了降低TSAG和VSAG，典型地同时打开所有的相。
图3示例了根据本发明的多个实施例的利用多相开关调节器控制的2相系统的特征相的图。图3提供了将遍及本发明的书面描述所使用的术语的限定。信号EA302是误差信号，在此示例中为触发信号PH1304和PH2306。信号EA302的上升沿交替地与信号PH1304和PH2306的上升沿相一致。
信号PH1304和PH2306以开关周期TSW310为特征，能够将开关周期TSW310限定为在相同脉冲信号304、306的两个上升沿之间扩展的时间。每一个信号PH1304和PH2306还以开关周期TSW310内的导通时间脉冲312、314和关断时间320为特征。能够将系统周期TSYS330限定为信号EA302的上升沿之间的时间并且系统周期TSYS330等于由开关相的数量N分割的开关周期TSW310。在此示例中，开关相的数量是2，并且系统周期TSYS330与交替的相信号PH1304和PH2306的沿信号相一致。
在图3中，将相之间的非重叠时间标记为TDOLAP1350和TDOLAP2360，并且相之间的非重叠时间分别从信号PH1304和PH2306的每一个上升沿开始。一旦信号PH1304产生脉冲，就不容许相PH2306在非重叠时间TDOLAP1350之间开始脉冲，即，信号TDOLAP1350使下一个脉冲的导通时间消除，在这里，脉冲314和信号TDOLAP2360使脉冲316的导通时间等消除。应当指出，可以由相同非重叠的计时器时钟来生成非重叠时间TDOLAP1350和TDOLAP2360，并且取决于各种因素，非重叠时间TDOLAP1350和TDOLAP2360对于各个相可以具有不同的时间期间（duration），而没有本质上改变系统的工作或本发明的范围。
信号TMINOFF1352保证了相同相（相PH1304）的循环内的最小关断时间。信号TMINOFF1352可以用于例如容许对于开关网络内的升压电容器的足够的再充电时间。类似地，TMINOFF2356是使相PH1304的下一个导通时间消除的相PH2306的最小关断时间。
图4A和图4B示例了根据本发明的多个实施例的多相开关调节器控制系统的最大开关频率（即，最小开关周期）的特征边界条件。为了该示例的目的，假设所有的最小关断时间间隔402或498是相等的，使得一个相的最小关断时间间隔等于任何其它相的最小关断时间间隔（即，TMINOFFx=TMINOFFx+1=TMINOFF），并且所有非重叠时间间隔430或452是相等的，使得一个相的最小非重叠时间等于任何其它相的最小非重叠时间（即，TDOLAPx=TDOLAPx+1=TDOLAP）。
新颖的多相系统的最大开关频率（即，最小开关周期）将主要由两个设计标准来确定：1）图4A中的最小重叠时间452TDOLAP；和2）在图4B中，相同相的最小关断时间TMINOFF402。这意指能够将开关频率增大直到最小关断时间TMINOFF402跨越（span）从TON脉冲422、424的下降沿412、414分别到相同相PH1410或PH2420的下一个脉冲的上升沿的整个时间。
如图4A中示出的，当两个连续的相的两个连续的上升沿之间的时间大于关于每一个相的最小非重叠时间TDOLAP430时，TDOLAP430不是对2相示例400的开关频率的限制。相反，在图4A中，当相同相的两个连续脉冲之间的时间达到最小关断时间TMINOFF402时，达到了对开关频率的限制。
与此相反，在图4B中，两个连续相例如460-470的上升沿等于最小重叠时间TDOLAP452。换句话说，能够增大开关频率直到连续的相的上升沿恰好（just）发生在当前相的最小重叠时间TDOLAP452的终止时。由此断定，当大于TMINOFF498的时间保持在当前相（这里为PH1460）的下降沿461和相同相的下一个上升沿462之间时，关于每一个相的最小关断时间TMINOFF498对图4B中的4相示例的开关频率没有限制。结果，开关频率受到最小重叠时间TDOLAP452的限制。能够将图4A中的方案（scenario）400下的系统TSYS的最小开关周期表示为：
TSYS_MIN=(TON+TMINOFF)/N
与此相反，能够将图4B中的方案450下的系统TSYS的最小开关周期表示为：
TSYS_MIN=TDOLAP
两种限制的组合传输导致如下的最小开关周期（即，最大开关频率限制）的最糟情况的方案
TSYS_MIN=max{(TON+TMINOFF)/N,TDOLAP}
即，新颖系统的最小开关周期由相同相的最小关断时间TMINOFF和最小重叠时间TDOLAP中的较大的一个时间来确定。
接下来，对于具有渐增数量的相的一组假想示例，在每个相的理论最大开关频率限制之间作出比较。考虑到关于导通时间TON=200ns、最小关断时间=100ns的典型的条件，以上关于最小开关周期的公式产生下面的结果：
对于将是最小截止频率限制的2相系统，本发明的最大频率每相是3.34MHz（对比于现有技术的1.67MHz）。
对于将是最小截止频率限制和非重叠时间限制的3相系统，本发明的最大频率每相是3.34MHz（对比于现有技术的1.11MHz）。
对于将不是重叠时间限制的4相系统，本发明的最大频率每相是2.5MHz（对比于现有技术的0.83MHz）。
当相比于现有技术，特别是对于以上的其中系统的最小开关周期是由TSYS_MIN=(TON+TMINOFF)来确定的示例，明显的是，本发明的每一个相能够支持的最大频率对于2相系统是双倍的并且对于3相和4相系统均是三倍的。
本领域技术人员将意识到，可以生成不同的最小关断时间和/或非重叠时间间隔，导致比关于图4讨论的公式更复杂的公式。
图5例示了根据本发明的多个实施例的示例性多相开关调节器控制器。开关调节器控制器500包括误差放大器550、相位复用器520、导通时间计时器504、最小关断时间计时器506、相位选择器546、脉冲生成器530、以及脉冲展宽器540。误差放大器550是能够检测输入信号中的偏差的本领域已知的任何误差放大器或误差比较器。经由相位复用器520将误差放大器550多路复用至导通时间计时器504。例如以循环配置将导通时间计时器504耦合至最小关断时间计时器506。两者均可以实现为模拟或数字计时器。例如经由组合器，将导通时间计时器504的输出输入至脉冲生成器530中，将脉冲生成器530的输出输入至脉冲展宽器模块540。经由相位选择器546将脉冲展宽器540的输出信号542输入至相位复用器520。
开关调节器控制器500在工作中生成被输入至驱动负载（未示出）的开关网络的PWM信号514。在一个实施例中，相位复用器520例如在上升沿处多路复用具有一个导通时间计时器504的误差放大器550的输出信号552，以每当误差放大器550触发（trip）时生成多个PWM信号514。在一个实施例中，将每一个PWM信号514依次输入至可以包括逻辑门延迟的两个或多个脉冲生成器530中。响应于接收PWM信号514的上升沿，对应的脉冲生成器530生成一串脉冲532，其中每一个脉冲具有相对短于导通时间TON的预定时间期间。
在一个实施例中，脉冲展宽器540包括将信号532中的脉冲扩展至等于小于导通时间TON和最小关断时间TMINOFF的组合的时间（即，TDLP<TON+TMINOFF）的预定非重叠时间TDLP的值的最小非重叠计时器。结果，两个连续的开启相（turn on phase）之间的最小时间至少是TDLP，使得在非重叠时间TDLP的终止之前阻止相位选择器546选择两个连续的相。在一个实施例中，相位选择器546包括反相器542，以对脉冲展宽器540的输出信号542进行反相，使得输出信号542的下降沿引起相位选择器546引导相位复用器520选择下一个待打开的相。
图6例示了根据本发明的多个实施例的2相恒定导通时间开关调节器控制器的示例性瞬态响应。图6描绘负载电流瞬态阶跃642和电感电流IL1650、IL2640以及负载电流660对应的响应。示出了PWM1信号610和PWM2信号630波形的其关系。图6还描绘了目标输出电压信号670和反馈电压信号680。PWM1信号610和PWM2信号630是两相的一串的脉冲。每一个脉冲串控制例如一个开关网络每电感以产生电感电流。电感电流IL1650和IL2640叠加以形成负载电流660。
如图2所示，介绍了最糟情况的方案，即，恰好在导通时间的上升沿之后的循环中，负载阶跃很早地发生。再一次，电感电流640、650和因此负载电流660不立即增大，而是相反地线性增大。然而，不像图2中，新颖架构具有较大的能力将能量传输至负载，因为将电感电流640、650更快速地调节至负载电流660，如由与图2中的架构相比，反馈信号680与目标电压信号670的减小的偏差所指示的。这导致TSAG和VSAG均降低。如先前描述的，图2中的架构要求几乎等于TON和TOFFMIN的和的时间以对负载阶跃作出反应，然而，通过容许误差比较器通过在当前相中的非重叠时间之后立即触发下一个相中的导通时间来重叠，新颖的系统更快速地对负载阶跃作出反应。
在此示例中，新颖的架构在与现有技术架构生成5个脉冲的相同时间内生成5.5个脉冲。PWM2信号630的第一导通时间脉冲658发生在非重叠时间之后但是在PWM1信号610的第一导通时间脉冲656内。这立即以IL2640对电感电流进行充电。比如由时刻690指示的图2中更早地达到了在电感电流640、650的和等于负载电流660处的时间。结果，降低了反馈信号680的下冲。如图6所示，时刻690发生在脉冲6664的上升沿处而不是如图2中的示例的情况那样的相5662的下降沿处。
因此，当电感电流640、650等于由负载强加的新的目标负载电流660时，反馈电压信号680在时刻690处相对较早地达到最小值654。另外，因为不需要同时打开所有的相，也增加了效率。
图7示例了根据本发明的多个实施例的图5的多相开关调节器控制器的示例性实施方式。类似地枚举了如图1中的类似部件并且于此将不重复类似部件的功能。多相调节器系统700包括开关调节器控制器702；开关网络104、114；升压电容器106、116；输出电容器110、电感108、118；以及反馈网络122。开关调节器控制器702包括误差比较器130、导通时间计时器760、最小关断时间计时器768、相位选择器170、脉冲生成器720、组合器730、以及脉冲展宽器模块740。应当理解的是，尽管存在N数量的电感和N数量的相，但是不旨在将此作为对本发明的限制。
开关调节器控制器702耦合至开关网络104、114，以提供PWMx脉冲192、194。耦合开关网络104、114，以通过电感108、118将电流传输至负载198。耦合反馈网络122，以接收负载198处的输出电压120并且直接或间接地反馈至误差比较器130中。经由相位复用器766将误差比较器130多路复用至导通时间计时器760。例如以循环配置将导通时间计时器760耦合至最小关断时间计时器768。将导通时间计时器760的输出输入至脉冲生成器720中，由组合器730将脉冲生成器720的输出组合并且输入至脉冲展宽器模块740。经由相位选择器170将脉冲展宽器模块740的输出信号776输入至相位复用器766。
相位复用器766在工作中多路复用具有导通时间计时器760和最小关断时间768的每一个组合的误差比较器130的数字输出信号152，以在例如数字输出信号152的上升沿处生成PWMx脉冲192、194中之一。在一个实施例中，将每一个PWMx脉冲192、194依次输入至脉冲生成器720。响应于在一时刻接收PWMx脉冲192、194中之一的上升沿，对应的脉冲生成器720生成TP744（例如，2-5纳秒）时间期间的脉冲。脉冲时间期间TP744相对短于TON和TDLP中的任一个，其中TDLP是待打开的两个连续的相之间的期望的非重叠时间。例如经由逻辑门延迟可以实现脉冲生成器720。
例如以或门将两个或多个脉冲生成器720的输出组合在组合器730中，以输出像一串非重叠脉冲EAPLS770那样的时钟信号。在此示例中，信号EAPLS770中每一个脉冲具有TP的时间期间并且由PWMx脉冲192、194的相同导通时间上升沿来触发，使得信号EAPLS770的周期具有与开关调节器控制器702的内部开关周期相同的周期。
脉冲展宽器模块740是将信号EAPLS770的脉冲TP774的时间期间扩展至至少如非重叠时间TDLP那么长的器件。脉冲展宽器模块740可以实现为最小非重叠计时器。脉冲展宽器模块740的输出信号（标记的EACK）776与信号EAPLS770类似。在一个实施例中，将脉冲TP774扩展至如TDLP那么长，并且TDLP的时间期间少于TON和TMINOFF的和，其调节两个连续的开启相之间的最小时间以具有至少TDLP的时间期间。换言之，虽然信号EAPLS770的上升沿之间的距离可以等于开关频率系统的每一个触发的相，但是由最小关断时间TMINOFF跟随的信号EAPLS770的脉冲的导通时间TON应当至少等于非重叠时间。结果，包括脉冲展宽器模块740的环路确保在非重叠时间TDLP的终止之前阻止相位选择器选择两个连续的脉冲。
开关调节器控制器702可以包括耦合于脉冲展宽器模块740和相位选择器170之间的反相器778。响应于接收信号EACK776的下降沿，反相器778生成引起相位选择器170引导相位复用器766选择下一个待打开的相的时钟信号EACKB780。
图8是用于控制根据本发明的各个实施例的多相开关调节器的示例性的过程的流程图。
当多相开关调节器控制器接收例如来自反馈网络的反馈信号时，控制过程开始于步骤802。
在步骤804，例如通过误差放大器生成误差信号。
在步骤806，接收例如来自信号反相器的相位选择器信号。
在步骤808，例如响应于由相位选择器作出的选择，多路复用误差信号。
在步骤810，推进（advance）相位选择器。
在步骤812，将多路复用的误差信号施加至选择的导通时间计时器。
在步骤814，生成包括导通时间的脉冲信号。
在步骤816，将脉冲信号施加至选择的最小关断时间计时器以生成最小关断时间信号。
在步骤818，例如在导通时间计时器的输出端生成PWM信号。
在步骤820，响应于PWM信号，生成了例如2ns脉冲的相对窄的脉冲信号。
在步骤822，将相对窄的脉冲扩展至例如等于最小非重叠宽度的值。
最后，在步骤824，将扩展的脉冲施加至相位选择器，在其时刻，过程可以回到步骤802。
本领域技术人员将意识到，较少的或附加的步骤可以与这里示例的步骤合并，而不脱离本发明的范围。于此的流程图或描述中的方框的布置不隐含特定的顺序。
还将意识到的是，先前的示例和实施例是示例性的并且是为了清晰和理解的目的，并且不限于本发明的范围。旨在，一旦阅读了说明书和研究了图样，对于本领域技术人员是明显的所有的置换、增强、等同、组合、以及改进都包含于本发明的范围内。因此旨在，权利要求书包含所有落入本发明的真实精神和范围内的这些修改、转换、等同。