一种适用于多模块串并联系统的模块电路的制作方法
【专利摘要】一种适用于多模块串并联系统的模块电路,所述的多模块串并联系统主要包括级联H桥变换器、模块化多电平变换器以及固态变压器；包括一块集成有主功率电路、控制电路和通信电路的PCB电路板；主功率电路是但不限于全H桥电路、半H桥电路或双有源桥式变换器中的一种电力电子电路拓扑；控制电路包括一块数字信号处理器、采样电路、驱动电路以及保护电路；通信电路包括一个光纤发送器、一个光纤接收器以及相关的边沿调理芯片，该通信电路通过两根通信光纤与上层控制器相连；其中光纤发送器用于模块电路向上层控制器发送“模块信息”；光纤接收器用于模块电路接收上层控制器向模块电路发送“控制命令”；它具有整体结构简单，抗干扰能力强等特点。
【专利说明】一种适用于多模块串并联系统的模块电路
【技术领域】
[0001]本发明涉及一种适用于多模块串并联系统的模块电路，属于电力系统【技术领域】。【背景技术】
[0002]近年来，以全控型开关器件(如门极可关断晶闸管GT0，绝缘栅双极型晶体管IGBT等)为基础的新一代电网技术取得了不断的发展。与此同时现代社会对电力的需求急剧增力口，电力系统的规模也在不断的增长。而全控型器件是由掺杂了特殊杂质的半导体材料制成的，其最大可耐受电压与最大可流过电流均有一定限制。此外，多个全控型开关器件在串联或者并联时的均压与均流问题是一个学术难题，至今仍未有很好的解决办法。为了解决全控型器件电压与电流等级不足的问题，采用多模块串联或者并联的解决方案非常普遍。常见的诸如应用于静止无功补偿器(STATC0M)的级联H桥变换器(CHB)，应用于柔性交流输电(FACTS)与柔性直流输电(VSC-HVDC)领域的模块化多电平变换器(MMC)，以及很有前景的应用于直流配电系统的固态变压器(SST)。
[0003]多模块串并联的设计方案避免了开关器件的直接串并联，成功解决了开关器件功率等级与电网功率等级之间差异巨大的矛盾。并且，这种模块化的系统结构也为冗余容错的设计带来了方便。但是大量的模块串并联也使得整个系统的控制构架变得非常复杂，同时整个系统各个部分之间的通信机构也变得非常庞大。
[0004]针对上述问题，学术界与工业界提出了很多解决方案。比较值得关注的一点是吸取集成电路的设计思想，将功率电路、控制电路与通信电路按一定的结构集成于同一块PCB电路板中。这种设计方案无需单独设计控制电路与通信电路，简化了系统结构。并且，将模块级的控制任务，诸如电压的采样，过压过流等故障的处理，甚至是开关信号的调制交由模块自身的控制电路完成，解放了系统主控制器，使其得以专注于系统级的控制任务，如人机交互、有功功率与无功功率的控制等。
[0005]遗憾的是，这些设计方案大多数仍只关注模块电路自身，而模块与上层控制器之间的通信机构仍然比较复杂。比较突出的问题是所用通信光纤较多，且单根光纤的潜能并未得到充分利用。针对这一问题，部分学者提出了光纤时分复用的办法，成功的用两根光纤实现了单个模块与上层控制器间的通信。但是，这些设计方案采用专门设计的复杂的复用电路来对不同信号进行整合，增加了模块的设计难度。此外，多模块串并联系统一般用在高压大功率的场合，工作环境电磁干扰严重，这种复用电路容易受到干扰从而出现差错甚至不能工作，因此也不利于系统可靠性的提升。
【发明内容】
[0006]本发明的目的在于针对现有技术中存在的结构复杂、可靠性较低等技术问题，而提出了一种适用于多模块串并联系统的模块电路，它以一块功能强大的数字信号处理器为核心控制电路，通过数字信号处理器进行各种信号的调理与整合，从而简化模块自身的设计，简化了模块与上层控制器之间通信机构的设计，抗干扰能力较强，可靠性较高。[0007]本发明的目的是通过如下技术方案来完成的，所述的多模块串并联系统主要包括级联H桥变换器、模块化多电平变换器以及固态变压器；所述的模块电路包括一块集成有主功率电路、控制电路和通信电路的PCB电路板；
[0008]所述的主功率电路是但不限于全H桥电路、半H桥电路或双有源桥式变换器中的一种电力电子电路拓扑；
[0009]所述的控制电路包括一块数字信号处理器、采样电路、驱动电路以及保护电路；所述控制电路通过光耦芯片和电压霍尔传感器与所述的主功率电路实现电气隔离；
[0010]所述的通信电路包括一个光纤发送器、一个光纤接收器以及相关的边沿调理芯片，该通信电路通过两根通信光纤与上层控制器相连；其中所述的光纤发送器用于模块电路向上层控制器发送“模块信息”;所述的光纤接收器用于模块电路接收上层控制器向模块电路发送“控制命令”。
[0011]本发明所述“模块信息”的值包括模块的电压与工作状态，所述数字信号处理器将所述模块的电压与工作状态整合为两帧8位数字信号，并采用串行通信接口发送给上层控制器；
[0012]所述的两帧8位数字信号的定义为:
[0013]第一帧数字信号的低四位为模块状态信息，第一帧数字信号的高四位为电压低四位信息，第二帧数字信号为电压高八位信息；
[0014]所述的模块状态信息的定义为:
[0015]B0001表示模块处于等待上层控制器发送命令状态；B0010表示模块处于正常工作状态；B1011表示模块处于停机状态；B1101表示模块处于过电流保护状态；B1100表示模块处于过电压保护状态；B1111与BlllO表示主功率电路有开关管发生了故障。
[0016]本发明所述的“控制命令”包括驱动脉冲、停机指令和唤醒指令；所述的数字信号处理器鉴别所述的“控制命令”;
[0017]所述的驱动脉冲是指上层控制器发送至模块控制器用于控制主功率电路开关管闭合与断开的命令；所述的驱动脉冲为一组连续脉冲，通过所述的数字信号处理器，生成多对相互之间存在一定相位差的连续脉冲，并且每一对连续脉冲包含两个相互之间带有死区时间的互补脉冲；
[0018]所述的停机指令为一组“高频脉冲”;所述的高频脉冲频率远高于驱动脉冲；所述的数字信号处理器通过判断一定数量的高频脉冲跳变沿来确定停机指令，封锁所述的驱动电路；
[0019]所述的唤醒指令的作用是使处于停机状态的模块重新回到正常工作状态；所述的唤醒指令为一组“低频脉冲”，所述的低频脉冲频率低于开关脉冲；所述的数字信号处理器通过判断一定数量的低频脉冲跳变沿来确定唤醒指令，解除对所述驱动电路的封锁。
[0020]本发明相对于现有技术具有如下优点:
[0021]I)所述的控制电路以一块功能强大的数字信号处理器为核心，通过数字信号处理器进行各种信号的调理与整合，简化了模块自身的设计。
[0022]2)所述的通信电路仅包含一对光纤收发器，简化了模块与上层控制器之间通信机构的设计。
[0023]3)所述的模块不使用复杂的信号复用调理电路，设计风格简约，并且控制电路与 主功率电路之间进行了电气隔离，抗干扰能力较强，可靠性较高。
【专利附图】
【附图说明】
[0024]图1是本发明所述模块电路的基本构架及电路各个单元之间的信息流。
[0025]图2是本发明所述模块电路向上层控制器传送的“模块信息”的格式定义。
[0026]图3是本发明所述模块电路响应上层控制器的“控制命令”的工作时序图。
[0027]图4是本发明所述模块电路的数字信号处理器的主程序流程图。
[0028]图5是本发明所述模块电路的数字信号处理器的增强捕获单元中断程序流程图。
【具体实施方式】
[0029]下面将结合附图和具体实例对本发明作进一步说明。附图所示，本发明所述的一种适用于多模块串并联系统的模块电路，所述多模块串并联系统主要包括级联H桥变换器CHB、模块化多电平变换器MMC以及固态变压器SST ;所述的模块电路包括一块集成有主功率电路、控制电路和通信电路的PCB电路板；
[0030]所述的主功率电路是但不限于全H桥电路、半H桥电路或双有源桥式变换器DAB中的一种电力电子电路拓扑；
[0031]所述的控制电路包括一块数字信号处理器DSP、采样电路、驱动电路以及保护电路；所述控制电路通过光耦芯片和电压霍尔传感器与所述的主功率电路实现电气隔离；
[0032]所述的通信电路包括一个光纤发送器、一个光纤接收器以及相关的边沿调理芯片，该通信电路通过两根通信光纤与上层控制器相连；其中所述的光纤发送器用于模块电路向上层控制器发送“模块信息”;所述的光纤接收器用于模块电路接收上层控制器向模块电路发送“控制命令”。
[0033]本发明所述“模块信息”的值包括模块的电压与工作状态，所述数字信号处理器DSP将所述模块的电压与工作状态整合为两帧8位数字信号，并采用串行通信接口 SCI发送给上层控制器；
[0034]所述的两帧8位数字信号的定义为:
[0035]第一帧数字信号的低四位为模块状态信息，第一帧数字信号的高四位为电压低四位信息，第二帧数字信号为电压高八位信息；
[0036]所述的模块状态信息的定义为:
[0037]B0001表示模块处于等待上层控制器发送命令状态(Waiting) ；B0010表示模块处于正常工作状态(Working) ;B1011表示模块处于停机状态(Stop) ;B1101表示模块处于过电流保护状态(OC) ;B1100表示模块处于过电压保护状态(OV) ;B1111与BlllO表示主功率
电路有开关管发生了故障。
[0038]本发明所述的“控制命令”包括驱动脉冲、停机指令和唤醒指令；所述的数字信号处理器(DSP)鉴别所述的“控制命令”；
[0039]所述的驱动脉冲是指上层控制器发送至模块控制器用于控制主功率电路开关管闭合与断开的命令；所述的驱动脉冲为一组连续脉冲，通过所述的数字信号处理器DSP，生成多对相互之间存在一定相位差的连续脉冲，并且每一对连续脉冲包含两个相互之间带有死区时间的互补脉冲；[0040]所述的停机指令为一组“高频脉冲”;所述的高频脉冲频率远高于驱动脉冲；所述的数字信号处理器DSP通过判断一定数量的高频脉冲跳变沿来确定停机指令，封锁所述的驱动电路；
[0041]所述的唤醒指令的作用是使处于停机状态的模块重新回到正常工作状态；所述的唤醒指令为一组“低频脉冲”，所述的低频脉冲频率低于开关脉冲；所述的数字信号处理器DSP通过判断一定数量的低频脉冲跳变沿来确定唤醒指令，解除对所述驱动电路的封锁。
[0042]实施例:以下通过实施例再次说明本发明，但本发明适用范围不限于此实例。
[0043]图1所示，本发明所述模块电路的结构包括主功率电路、控制电路、通信电路。
[0044]所述的主功率电路可以是各种电力电子电路拓扑，诸如全H桥电路，半H桥电路，甚至是相对复杂的双主动桥式变换器，以最简单的半桥电路为例；全控型开关器件采用绝缘栅双极型晶体管IGBT。
[0045]所述的控制电路包括一块数字信号处理器，采样电路，驱动电路，保护电路。所述的控制电路通过光耦芯片与电压霍尔传感器与主功率电路实现电气隔离。数字信号处理器采用TI公司生产的TMS320F28035芯片，该芯片自带有串行通信接口 SCI与增强捕获单元eCAP。本发明所要求的所有功能均可在该芯片上通过编程实现，图4即所述的数字信号处理器的主程序流程图。
[0046]所述的通信电路包括一个光纤发送器、一个光纤接收器以及相关的边沿调理芯片，通过两根通信光纤与上层控制器相连。所述的光纤发送器用于模块电路向上层控制器发送“模块信息”。所述的光纤接收器用于模块电路接收上层控制器向模块电路发送“控制命令”。
[0047]图2所示，所述的“模块信息”内容包括所述的模块的电压与工作状态。采用数字信号处理器将所述的模块电压与工作状态进行整合，并采用串行通信接口发送给上层控制器。
[0048]图3所示，所述的“控制命令”包括驱动脉冲，停机指令，唤醒指令。采用数字信号处理器的增强捕获单元eCAP鉴别所述的“控制命令”，所述的增强捕获单元eCAP中断程序的程序流程如图5所示。
[0049]所述的驱动脉冲是指上层控制器发送至模块控制器用于控制主功率电路开关管闭合与断开的命令。所述的驱动脉冲为一组连续脉冲，通过所述的数字信号处理器，产生一对包含两个相互之间带有死区时间的互补脉冲，如图3所示。
[0050]所述的停机指令为一组“高频脉冲”。将所述的高频脉冲的频率定为750kHz。如图3所示，所述的数字信号处理器通过判断连续四个高频脉冲跳变沿来确定停机指令，给如错误！未找到引用源。所示的保护电路发送停机命令，保护电路给如图1所示的驱动电路发送驱动封锁信号对驱动电路进行封锁。
[0051]所述的唤醒指令使处于停机状态的模块重新回到正常工作状态，为一组“低频脉冲”，定义所述的低频脉冲频率为300Hz。所述的数字信号处理器DSP通过判断连续两个低频脉冲的上升沿来确定唤醒指令，撤销发给如图1所示的保护电路的停机命令，保护电路撤销发给如错误！未找到引用源。所示的驱动电路的驱动封锁信号，解除对驱动电路的封锁。此时上层控制器并不会立即向下发送驱动脉冲，只有当上层控制器收到来自模块反馈的正常工作状态信息才重新向下发送驱动脉冲，如图3所示。[0052]由以上实施例子可以看出，与现有的技术相比，本发明所设计的模块电路结构简单，信号的整合通过数字信号处理器编程实现，无需专门设计的结构复杂且可靠性低的信号复用调理电路。模块与上层控制器的通信仅使用两根通信光纤，简化了多模块串并联系统的通信机构。
【权利要求】
1.一种适用于多模块串并联系统的模块电路，所述的多模块串并联系统主要包括级联H桥变换器(CHB)、模块化多电平变换器(MMC)以及固态变压器(SST);其特征在于所述的模块电路包括一块集成有主功率电路、控制电路和通信电路的PCB电路板； 所述的主功率电路是但不限于全H桥电路、半H桥电路或双有源桥式变换器(DAB)中的一种电力电子电路拓扑； 所述的控制电路包括一块数字信号处理器(DSP)、采样电路、驱动电路以及保护电路；所述控制电路通过光耦芯片和电压霍尔传感器与所述的主功率电路实现电气隔离； 所述的通信电路包括一个光纤发送器、一个光纤接收器以及相关的边沿调理芯片，该通信电路通过两根通信光纤与上层控制器相连；其中所述的光纤发送器用于模块电路向上层控制器发送“模块信息”;所述的光纤接收器用于模块电路接收上层控制器向模块电路发送“控制命令”。
2.根据权利要求1所述的适用于多模块串并联系统的模块电路，其特征在于所述“模块信息”的值包括模块的电压与工作状态，所述数字信号处理器(DSP)将所述模块的电压与工作状态整合为两帧8位数字信号，并采用串行通信接口(SCI)发送给上层控制器； 所述的两帧8位数 字信号的定义为: 第一帧数字信号的低四位为模块状态信息，第一帧数字信号的高四位为电压低四位信息，第二帧数字信号为电压高八位信息； 所述的模块状态信息的定义为: BOOOl表示模块处于等待上层控制器发送命令状态(Waiting) ；B0010表示模块处于正常工作状态(Working) ；B1011表示模块处于停机状态(Stop) ；B1101表示模块处于过电流保护状态(OC) ;B1100表示模块处于过电压保护状态(0V);B1111与BlllO表示主功率电路有开关管发生了故障。
3.根据权利要求1所述的适用于多模块串并联系统的模块电路，其特征在于所述的“控制命令”包括驱动脉冲、停机指令和唤醒指令；所述的数字信号处理器(DSP)鉴别所述的“控制命令”； 所述的驱动脉冲是指上层控制器发送至模块控制器用于控制主功率电路开关管闭合与断开的命令；所述的驱动脉冲为一组连续脉冲，通过所述的数字信号处理器(DSP)，生成多对相互之间存在一定相位差的连续脉冲，并且每一对连续脉冲包含两个相互之间带有死区时间的互补脉冲； 所述的停机指令为一组“高频脉冲”;所述的高频脉冲频率远高于驱动脉冲；所述的数字信号处理器(DSP)通过判断一定数量的高频脉冲跳变沿来确定停机指令，封锁所述的驱动电路； 所述的唤醒指令的作用是使处于停机状态的模块重新回到正常工作状态；所述的唤醒指令为一组“低频脉冲”，所述的低频脉冲频率低于开关脉冲；所述的数字信号处理器(DSP)通过判断一定数量的低频脉冲跳变沿来确定唤醒指令，解除对所述驱动电路的封锁。
【文档编号】H02M1/092GK104022629SQ201410196657
【公开日】2014年9月3日 申请日期:2014年5月9日 优先权日:2014年5月9日
【发明者】谢瑞, 周志超, 杨卫星, 徐建国, 高志林, 陈晴, 钱锋, 徐峰, 丁健, 刘盛 申请人:浙江省电力设计院