基于电荷泵的高压LDO电路的制作方法

本发明属于集成电路领域，特别涉及基于电荷泵的高压LDO电路。

背景技术：

目前的低压差线性稳压器(Low Dropout Regulator，LDO)设计方案基本上是基于控制PMOS管控制栅极电压来调整输出电压。要达到相应要求的输出电流，使用高压PMOS管则需要很大的芯片面积。所以若可以使用高压NMOS往往比PMOS会更加理想。但因高压NMOS管本身的特性限制，无法达到全电压输出的应用范围。为了使高压NMOS管在高压LDO中能正常使用，需要引入电荷泵来提高NMOS管的栅极控制电压。但现有的电荷泵通常是提供固定电压，在这些设计中，电荷泵的输出电压通常是升压到两倍或者是三倍的输入电压，仍然无法适应NMOS管的不同栅极电压，无法达到全电压输出的应用范围。

技术实现要素：

为了解决现有技术中存在的缺点和不足，本发明提供了用于对输出电压进行全范围调节的高压LDO电路。

为了达到上述技术目的，本发明提供了基于电荷泵的高压LDO电路，所述高压LDO电路，包括：压控开关电路，以及与压控开关电路的输出端连接的时序发生器、运算放大器和电荷泵；还包括与电荷泵连接的反馈电压采样电路；

其中，在运算放大器的正输入端连接有参考电压电路，在电荷泵的输入端与输出端之间并联有电容C1；

反馈电压采样电路中包括MOS管NM1，以及与MOS管串联的电阻R2、电阻R3，在串联的电阻R2、R3的两端并联有电容C4，电阻R3的一端接地，电阻R3的另一端与运算放大器的负输入端连接，在电阻R2远离电阻R3的一端设有电压输出端。

可选的，所述压控开关电路，包括：

第一电压输出端和第一接地端，在电压输入端和接地端之间设有串联的电阻R1和稳压二极管D1，在电阻R1与稳压二极管之间设有开关K2,、以及与开关K2并联的开关K1。

可选的，所述电荷泵，包括：第一电压输入端，在第一电压输入端与所述电荷泵的输出端之间设有并联的第一电路和第二电路，在第一电路上设有开关K5和开关K3，在第二电路上设有开关K6和开关K4

可选的，所述电荷泵，还包括：在所述电荷泵的输入端与所述第一电路之间设有第三电路，在电荷泵的输入端与所述第二电路之间设有第四电路，在第三电路上设有开关K8以及电容C2，在第四电路上设有开关K9和电容C3；

第三电路的一端与所述电荷泵的输入端连接，第三电路的另一端连接在所述开关K5与所述开关K3之间，第四电路的一端与所述电荷泵的输入端连接，第四电路的另一端连接在所述开关K6与所述开关K4之间。

可选的，在所述电荷泵中还设有开关K7和开关K10，开关K7的一端接地，另一端连接在所述开关K8与所述电容C2之间；开关K10的一端接地，另一端连接在所述开关K9与所述电容C3之间。

可选的，所述时序发生器产生用于控制设在所述电荷泵中开关通断的时间序列；

所述时间序列包括：CK1与CK2与CK3与以及CK4与

可选的，所述时间序列用于控制所述开关K5、K7的通断，所述时间序列CK2用于控制所述开关K8的通断，所述时间序列用于控制所述开关K4的通断，所述时间序列CK3用于控制所述开关K3的通断，所述时间序列用于控制所述开关K9的通断，所述时间序列CK4用于控制所述开关K6、K10的通断。

可选的，当所述时间序列CK1、CK2、CK3、以及CK4为1时，所述时间序列以及为0；

当所述时间序列CK1、CK2、CK3、以及CK4为0时，所述时间序列以及为1。

可选的，当所述时间序列为0时，受所述时间序列控制的开关接通，当所述时间序列为1时，受所述时间序列控制的开关断开。

可选的，当所述时间序列CK1为1或0时，所述电压输出端输出的电压值均为

VR＝Vref×(R2+R3)/R3，

其中，Vref为所述参考电压回路产生的电压值。

本发明提供的技术方案带来的有益效果是：

通过将反馈电压采样电路输出的反馈电压通过电荷泵与供电电源进行叠加来驱动高压NMOS的栅极，从而得到对输出电压进行全范围调节的目的。对于高压NMOS管应用后还可以大大减小芯片的面积，降低成本。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的基于电荷泵的高压LDO电路的结构示意图；

图2是本发明提供的电荷泵的结构示意图；

图3是本发明提供的时序发生器产生的时间序列的示意图。

具体实施方式

为使本发明的结构和优点更加清楚，下面将结合附图对本发明的结构作进一步地描述。

实施例一

本发明提供了基于电荷泵的高压LDO电路，所述高压LDO电路，包括：压控开关电路，以及与压控开关电路的输出端连接的时序发生器、运算放大器和电荷泵；还包括与电荷泵连接的反馈电压采样电路；

其中，在运算放大器的正输入端连接有参考电压电路，在电荷泵的输入端与输出端之间并联有电容C1；

反馈电压采样电路中包括MOS管NM1，以及与MOS管串联的电阻R2、电阻R3，在串联的电阻R2、R3的两端并联有电容C4，电阻R3的一端接地，电阻R3的另一端与运算放大器的负输入端连接，在电阻R2远离电阻R3的一端设有电压输出端。

在实施中，如图1所示，本实施例提出的基于电荷泵的高压LDO电路，包括电荷泵103、时序发生器101、反馈电压采样电路、MOS管NM1、参考电压电路104和压控开关电路。

MOS管NM1的漏极连接输入电压，源极连接反馈电压采样电路的输入端。而反馈电压采样电路的输出端依次连接电荷泵和高压NMOS管的栅极。时序发生器为电荷泵提供相应的时序波形。压控开关电路的输入端连接高压NMOS的源端和开启电压，输出端为LDO电路的输出以及作为内部子电路的供电电源。压控开关电路的输入端分别连接高压MOS管NM1的源端，并且为其提供开启电压。

当刚上电时，压控开关电路选择开启电压作为供电电源VDDA。参考电压电路104产生相应的参考电压Vref输入到运算放大器102的正输入端。电阻R2、R3将MOS管NM1的源端输出电压分压连接到运算放大器102的负输入端。同时，运算放大器102的输出电压输入到电荷泵103内。

所述压控开关电路，如图1所示，包括：

第一电压输出端和第一接地端，在电压输入端和接地端之间设有串联的电阻R1和稳压二极管D1，在电阻R1与稳压二极管之间设有开关K2,、以及与开关K2并联的开关K1。另外在图1中，电容C1和C4为补偿电容。在电阻R2远离电阻R3的一端设有输出电压VR的电压输出端。

电荷泵103的内部结构示意图如图2所示，根据图2中的内容可知，运算放大器的输出电压为VIN，电荷泵103的另一端输入电压为VDDA，即压控开关电路的输出电压。

在电荷泵中，具体包括第一电压输入端，在第一电压输入端与电荷泵的输出端之间设有并联的第一电路和第二电路，在第一电路上设有开关K5和开关K3，在第二电路上设有开关K6和开关K4。

在电荷泵的输入端与第一电路之间设有第三电路，在电荷泵的输入端与第二电路之间设有第四电路，在第三电路上设有开关K8以及电容C2，在第四电路上设有开关K9和电容C3；

第三电路的一端与电荷泵的输入端连接，第三电路的另一端连接在开关K5与开关K3之间，第四电路的一端与电荷泵的输入端连接，第四电路的另一端连接在开关K6与开关K4之间。

可选的，在电荷泵中还设有开关K7和开关K10，开关K7的一端接地，另一端连接在开关K8与电容C2之间；开关K10的一端接地，另一端连接在开关K9与电容C3之间。

可选的，时序发生器产生用于控制设在电荷泵中开关通断的时间序列；

时间序列包括：CK1与CK2与CK3与以及CK4与

时间序列用于控制开关K5、K7的通断，时间序列CK2用于控制开关K8的通断，时间序列用于控制开关K4的通断，时间序列CK3用于控制开关K3的通断，时间序列用于控制开关K9的通断，时间序列CK4用于控制开关K6、K10的通断。

当时间序列CK1、CK2、CK3、以及CK4为1时，时间序列以及为0；

当时间序列CK1、CK2、CK3、以及CK4为0时，时间序列以及为1。

当时间序列为0时，受时间序列控制的开关接通，当时间序列为1时，受时间序列控制的开关断开。

在实施中，时序发生器产生的时序如附图3所示。

当CK1为1时，K7闭合；此时K8打开，K5闭合，K3打开。则C2的下极板电压为0，C2上极板电压为VDDA。

当CK1为0时，K7打开，K8闭合，C2的下极板电压为VIN，则此时，C2的上极板电压耦合到VIN+VDDA。同理，

当CK1为1时，C3的上极板电压耦合到VIN+VDDA。所以，VOUT会输出VIN+VDDA的电压。电荷泵的输出连接到高压NMOS的栅极，驱动高压NMOS源端输出VR。VR通过电阻分压输入到反馈回路运放的负输入端，使得高压NMOS的源端输出电压值VR均为

VR＝Vref×(R2+R3)/R3

其中，Vref为所述参考电压回路产生的电压值。

电荷泵的输出由于是运放的输出电压和VDDA的叠加，所以可以适应高压NMOS不同的栅极电压来达到全电压输出范围。压控开关电路会随着VR电压的建立自动将输出电压从开启电压切换到更加稳定的VR。自此，整个子模块电路都将由VR提供。同时切换到VR后，电路会将开启电压模块关闭以节省静态电流损耗。

本发明提供了基于电荷泵的高压LDO电路，所述高压LDO电路，包括：压控开关电路，以及与压控开关电路的输出端连接的时序发生器、运算放大器和电荷泵；还包括与电荷泵连接的反馈电压采样电路。通过使用电荷泵提供功率MOS管的栅极电压，可以满足不同栅极电压达到全电压范围输出。同时功率管采用高压NMOS可以比原来使用高压PMOS管节省很大芯片面积，大大降低芯片成本，另外采用压控开关电路切换子电路模块的供电电源，并通过判断VR的电压值关闭开启电压比内部再集成一个LDO电路减小了电流消耗。

上述实施例中的各个序号仅仅为了描述，不代表各部件的组装或使用过程中的先后顺序。

以上所述仅为本发明的实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。