一种基于信息融合的智能变电站数据可靠性识别方法与流程

本发明涉及一种基于信息融合的智能变电站数据可靠性识别方法，属于电力系统自动化技术领域。

背景技术：

目前在智能站变电站，合并单元的大量应用便于信息的共享，目前由于合并单元所处的电磁环境恶劣，导致经常出现合并单元异常、双ad不一致或飞点等异常发生，目前二次设备厂家对数据异常已做了很多研究工作，避免出现异常时保护的误动作，但由于数据源有限，且有些异常数据跟故障特征接近，导致保护误动作的事故时有发生。由于合并单元采集的信息供多个保护装置(比如线路合并单元，给线路保护，给母线保护)，会导致合并单元的异常，影响到该间隔的间隔保护和跨间隔保护，由于保护的误动作，严重情况下使系统出现振荡，甚至造成系统解列等情况，给电力系统运行带来了很大危害。

在现有的识别智能变电站继模拟量信息数据异常的方法中，主要有以下两种方式：

1、合并单元自身对采集信息进行校验，当发现数据存在异常(如本身装置采集系统出现问题、数据超过范围等情况)时，在sv报文中附加错误标，供相应保护进行识别；

2、保护装置对从合并单元接收到的采样信息进行判别，如双ad不一致判别、数据飞点判别、ct断线判别等方式，来识别采集信息的异常，从而闭锁相应的保护，避免误动作。但由于门槛取值及数据源本身的局限性等原因，导致算法本身不能完美解决数据异常的问题。

因此，现有的识别方法中，仅由合并单元及保护装置对自身所涉及采集数据进行判别，数据源有限，并且当异常数据与故障特征接近时，容易引起保护误动作。

技术实现要素：

本发明所要解决的技术问题是克服现有技术的缺陷，提供一种基于信息融合的智能变电站数据可靠性识别方法，以智能变电站信息融合为基础，将主变保护、线路保护自身所采集信息与相邻母线其余支路信息融合，进行综合判别，识别出异常信息，并闭锁相应的保护，提高保护的可靠性。

为解决上述技术问题，本发明提供一种基于信息融合的智能变电站数据可靠性识别方法，包括以下步骤：

1)母线保护装置合成间隔x的虚拟合成电流iex_x，并将此sv信息以特定格式发送给对应的线路保护或主变保护；

其中，x、j代表间隔号，n为间隔x所在母线所接间隔总数，ij为间隔j的sv信息，kj为间隔x所在母线上间隔j的运行方式，kj＝1表示间隔j与间隔x在同一条母线上，kj＝0表示间隔j与间隔x不在同一条母线上；

虚拟合成电流iex_x的数据品质将参与计算的各间隔sv数据品质进行合并得到新的sv数据品质；

2)母线保护装置将影响到iex_x计算有效性的信息通过goose报文发送给间隔x对应的线路保护或主变保护；所述信息包括间隔x所在母线上其他间隔的无电流突变总信号f_no_sudchg_x，间隔x所在母线上其他间隔的电流无谐波总信号f_no_harm_x，间隔x所在母线上除ct断线支路的无零序负序电流超过门槛总信号f_no_i02_x，将这三种信号统称为辅助goose信息；

3)对间隔x的差动逻辑进行调整，得到调整后的差动判据；

4)线路/主变保护进入保护逻辑判别函数后，首先判别与母线sv通信是否正常以及合成数据品质是否正常，如果二者均正常，则转入步骤5)；如果与母线sv通信不正常或者合成数据品质不正常，则转入步骤6)；

5)当差动元件动作时，进行线路/主变大差判别，如果大差动作，则判为区内故障，差动保护出口；如果差动元件动作时大差不动作，则判别为数据不可靠，报数据异常告警事件并且闭锁差动保护；本次保护判断结束；

6)判别与母线goose通信是否正常，如果与母线goose通信正常，则转入步骤7)；如果与母线goose通信不正常，则转入步骤8)；

7)接收母线保护发送的正常间隔无电流突变标志、正常间隔无谐波标志且无零负序电流标志，如果这两个条件均满足时差动元件动作，则判别为数据不可靠，报数据异常告警事件并且闭锁差动保护；如果这两个条件不全满足，此时差动元件动作，则经延时后出口；本次保护判断结束；

8)辅助判别条件均不可用，若此时差动元件动作，则抬高差动元件门槛并且经延时或不经延时出口。

前述的步骤1)中，数据品质合并方法为：母线保护fpga接收各个间隔合并单元发送的sv报文，此外，cpu以中断的方式告知fpga计算对应间隔x的运行方式矩阵mx，mx＝[k1,x，k2,x…kn,x]，间隔n与间隔x在同一条母线上时，kn,x＝1，否则kn,x＝0，fpga对数据进行合并连同合并后的数据品质信息以及延时信息组织成新报文对应发送给各间隔；在运行方式变化时，cpu及时更新对应间隔的运行方式矩阵，并告知fpga。

前述的在数据合并时，还需对数据品质进行合并和确认，采用的方法为将源数据的品质经过“或”门逻辑赋值给新的数据。

前述的在对数据品质进行合并和确认时，在母线保护已判断出某间隔某相出现ct断线时，则将该相数据品质置无效；在间隔运行方式变化时，则瞬时置数据品质无效，经1s确认后实时更新数据品质；在已判断出间隔刀闸异常时，将合并数据品质置无效；若进入互联状态，则更新mx矩阵，将多条母线组成一个大母线，并将此信息赋值给合并sv数据。

前述的步骤3)中，对间隔x的差动逻辑进行调整包括线路大差调整和主变大差调整；

所述线路大差调整过程为：

线路保护将本侧采集的线路sv信息im和虚拟合成电流iex_m以及辅助goose信息f_no_sudchg_m、f_no_harm_m、f_no_i02_m通过光纵通道传给对侧，同时获得对侧传送过来的线路sv信息in和虚拟合成电流iex_n信息以及辅助goose信息f_no_sudchg_n、f_no_harm_n、f_no_i02_n，仍使用im和in作为纵差的主判据，使用iex_m和iex_n组成的包括线路及两侧母线在内的线路大差及线路两侧的辅助goose信息作为辅助判据，得到线路大差突变量差动判据和线路大差稳态量差动判据；

其中，线路大差突变量差动判据为：

id_ex＝|δiex_m+δiex_n|(2)

δir_ex＝|δiex_m-δiex_n|(3)

δid_ex>iset_l(4)

δid_ex>kex1δir_ex(5)

其中，δid_ex和δir_ex分别是线路大差的差动电流和制动电流的突变量，δiex_m为本侧虚拟合成电流的突变量，δiex_n为对侧虚拟合成电流的突变量，iset_l为线路大差门槛，kex1为突变量比率制动系数；

线路大差稳态量差动判据为：

id_ex＝|iex_m+iex_n|(6)

ir_ex＝|iex_m-iex_n|(7)

id_ex>iset_l(8)

id_ex>kex2ir_ex(9)

其中，id_ex和ir_ex是线路大差的差动电流和制动电流稳态量，iex_m为本侧虚拟合成电流，iex_n为对侧虚拟合成电流，iset_l为线路大差门槛，kex2为稳态量比率制动系数；

所述主变大差调整过程为：主变保护采集主变高压侧sv信息ih，主变中压侧sv信息im及主变低压侧sv信息il，将各信息通过星角变换、变比折算进行幅值和相位补偿之后，得到各侧的虚拟合成电流ih_ex，im_ex，il_ex，仍使用ih，im，il作为主变纵差的主判据，使用ih_ex，im_ex，il_ex组成的主变大差及主变高、中、低各侧的辅助goose信息作为辅助判据，得到主变大差突变量差动判据和主变大差稳态量差动判据，

其中，主变大差突变量差动判据为：

id_ex＝|δih_ex+δim_ex+δil_ex|(10)

δid_ex>iset_t(12)

δid_ex>kex1δir_ex(13)

其中，δid_ex和δir_ex是主变大差的差动电流和制动电流的突变量，δih_ex为主变高压侧虚拟合成电流的突变量，δim_ex为主变中压侧虚拟合成电流的突变量，δil_ex为主变低压侧虚拟合成电流的突变量，iset_t为主变大差门槛，kex1为突变量比率制动系数；

主变大差稳态量差动判据为：

id_ex＝|ih_ex+im_ex+il_ex|(14)

id_ex>iset_t，当ir_ex<is时(16)

id_ex>iset_t+(ir_ex-is)kex2，当ir_ex≥is时(17)

其中，id_ex和ir_ex是主变大差的差动电流和制动电流稳态量，ih_ex为主变高压侧虚拟合成电流，im_ex为主变中压侧虚拟合成电流，il_ex为主变低压侧虚拟合成电流，is为制动量拐点电流，iset_t为主变大差门槛，kex2为稳态量比率制动系数。

前述的在线路大差或主变大差的数据品质正常时，则采用线路大差和线路纵差“与门”逻辑，若线路大差的数据品质不正常，则采用线路或主变的辅助goose信息结果作为闭锁条件，若均为1则闭锁纵差，若不全为1则将线路纵差出口增加不同延时，其中，其它间隔无电流突变时f_no_sudchg为1、其它间隔谐波含量均低于门槛时f_no_harm为1、其它间隔零负序电流含量均低于门槛时f_no_i02为1。

前述的线路大差门槛设置为跟线路纵差差动动作电流门槛的0.8倍。

前述的突变量比率制动系数取0.6。

前述的稳态量比率制动系数取0.4。

前述的主变大差门槛设置为主变纵差差动动作电流门槛的0.8倍。

本发明所达到的有益效果：

本发明以智能变电站信息融合为基础，将主变保护、线路保护自身所采集信息与相邻母线其余支路信息融合，进行综合判别，当主变保护、线路保护自身所采集信息存在异常，未真实反映一次系统模拟量信息时，通过融合信息的综合判别，识别出异常信息，并闭锁相应的保护；当系统存在故障时，通过融合信息的综合判别，开放相应的保护。在不影响保护原有保护四性的前提下，提高了保护的可靠性。

附图说明

图1为基于信息融合的数据可靠性识别流程图；

图2为数据品质合成示意图；

图3为母线保护数据合并示意图；

图4为智能变电站大差数据融合示意图；

图5为线路/主变保护数据可靠性识别程图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

对于数据，我们在使用时需确认其可靠程度，比如ct断线、ct饱和等会导致二次电流与一次电流并不一一对应，误差很大，如果直接利用不可靠的信息会降低保护的可靠性。在220kv及以下智能变电站，利用mu装置给保护装置提供采样数据，现场出现多起mu本身的问题，导致保护接收的采样信息与一次电流/电压很不一致，比如：数据出现异常突变、数据发送了历史值等情况，在数据源单一的情况下，只能去尽量识别异常的特征，但这总存在灰色区域，保护装置识别不出的情况。如果利用站域及多变电站的信息进行信息的融合，提供多源数据，这就给保护装置提供更多的信息量，更加利于保护装置识别数据的可靠程度，极大提高了保护装置的可靠性。

如图1所示，本发明提供一种基于信息融合的智能变电站数据可靠性识别方法，包括以下步骤：

1)母线保护装置合成间隔x所在母线的其他支路的电流和iex_x，并将此sv信息以特定格式(如sv9-2)发送给对应的线路保护或主变保护；

其中，iex_x为间隔x的虚拟合成电流，其含义是间隔x所在母线除间隔x外的其余间隔的瞬时值之和(包括abc三相及双ad信息)，x、j均代表间隔号，n为间隔x所在母线所接间隔总数，ij为间隔j的sv信息，kj为间隔x所在母线上间隔j的运行方式，kj＝1表示间隔j与间隔x在同一条母线上，kj＝0表示间隔j与间隔x不在同一条母线上。虚拟合成电流iex_x的数据品质将参与计算的各间隔sv数据品质进行合并得到新的sv数据品质，为了保证数据的同步性，虚拟合成电流里填入采样信息的延时信息。

图2数据品质合成示意图，asdu为合并单元通过sv报文发送给fpga的母线各间隔电流数据，此外，cpu以中断的方式告知fpga计算对应间隔x的运行方式矩阵mx，mx＝[k1,x，k2,x…kn,x]，d＝[sv1,sv2…svn]^t，svi(i＝1,2…n)表示间隔i的sv采样数据。间隔n与间隔x在同一条母线上时，kn,x＝1，否则kn,x＝0。在运行方式变化时cpu及时更新对应间隔的运行方式矩阵mx并告知fpga。fpga对数据进行合并连同合并后的数据品质信息以及延时信息组织成新报文对应发送给各间隔。为了后续差动保护的应用，对于数据的额定延时采用所参与计算的最长asdu的额定延时+合并时间，计算结果作为新的数据延时发出。后续算法采用了比率制动的方式，允许合并数据的延时有一定的误差存在。

在数据合并时，还需对数据品质q进行合并和确认，由于所选数据是采用多个asdu数据进行统一时刻的采样一次瞬时值求和，故其源数据的品质则经过“或”门逻辑赋值给新的数据。这是简单的数据合并处理，为了得到更可靠的信息，将保护的对数据源、运行方式的变化，则融合在品质中，提高数据的可靠性，如图3所示。在母线保护已判断出某间隔某相出现ct断线时，则将该相数据品质置无效。在间隔运行方式变化(如刀闸变位、互联操作)等，为避免数据切换过程中的异常，则瞬时置数据品质无效，经1s确认后则实时更新数据品质。在已判断出间隔刀闸异常时，为避免合并数据源的数据缺失，将合并数据品质置无效。若进入互联状态，则更新mx矩阵，将多条母线组成一个大母线，并将此信息赋值给合并sv数据。

为了数据可靠性，母线保护装置将影响到合并数据的计算真实性，间隔x所在母线上其他间隔的无电流突变总信号f_no_sudchg_x，间隔x所在母线上其他间隔的电流无谐波总信号f_no_harm_x，间隔x所在母线上除ct断线间隔的无零序负序电流超过门槛总信号f_no_i02_x，母线保护按间隔将f_no_sudchg_x、f_no_harm_x、f_no_i02_x通过goose报文发送给对应的线路或主变保护。

图4为智能变电站的大差数据融合示意图，母线保护装置，根据间隔x所在母线的其他间隔信息，将同一条母线上的其他间隔三相采样值瞬时值采用相加得到虚拟合成电流iex_x，并将此sv信息以特定格式(如sv9-2)发送给对应的间隔的线路保护或主变保护。变电站m中，示意主变各侧合成对应各侧的虚拟合成电流，其中低压侧母线保护将低线路1mu、低线路2mu电流合成为低合并数据发送给主变保护用于大差逻辑；对于变压器中压侧间隔，考虑到运行方式后，中压侧母线保护将母联mu、分段1mu电流合成为中合并数据发送给变压器保护；同样的，考虑到对于线路1间隔的其余间隔运行方式后，中压侧母线保护将母联mu、分段2mu电流合成的合并数据发送给线路1的m站线路保护；同理，高压侧母线保护将母联mu、线路2间隔电流合成的高合并数据发送给变压器保护。变电站n中，示意线路两侧合成对应两侧的虚拟合成电流。母线保护将母联mu、线路间隔、变压器间隔电流合成为合并数据发送给线路1的n站线路保护。m站主变高、中、低三侧合并数据用于m站主变大差判别，线路1的m站侧、n站侧两侧合并数据用于线路1大差判别。

2)母线保护装置将影响到iex_x计算有效性的信息通过goose报文发送给间隔x对应的线路或主变保护；这些信息包括间隔x所在母线上其他间隔的无电流突变总信号f_no_sudchg_x，间隔x所在母线上其他间隔的电流无谐波总信号f_no_harm_x，间隔x所在母线上除ct断线支路的无零序负序电流超过门槛总信号f_no_i02_x，统称为辅助goose信息。

3)线路保护将m侧(本侧)采集的线路ct信息im(m侧线路保护电流sv信息)和iex_m信息(m侧线路保护接收母线保护和电流信息)以及f_no_sudchg_m、f_no_harm_m、f_no_i02_m等信息(m侧线路保护接收母线保护辅助goose信息)通过光纵通道传给n侧(对侧)，同时获得n侧传送过来的in和iex_n信息以及f_no_sudchg_n、f_no_harm_n、f_no_i02_n等信息，仍使用im和in作为纵差的主判据，增加使用iex_m和iex_n组成的线路大差(包括线路及两侧母线在内的大差动)及配合线路两侧的辅助goose信息的辅助判据，其中，线路大差突变量差动判据为：

id_ex＝|δiex_m+δiex_n|(2)

δir_ex＝|δiex_m-δiex_n|(3)

δid_ex>iset_l(4)

δid_ex>kex1δir_ex(5)

其中，δid_ex和δir_ex分别是线路大差(包含了两侧母线及线路)的差动电流和制动电流的突变量，δiex_m为m站线路(对应母线上间隔m)保护虚拟合成电流的突变量，δiex_n为n站线路(对应母线上间隔n)保护虚拟合成电流的突变量，iset_l为线路大差门槛，一般可设置为跟线路纵差差动动作电流门槛的0.8倍，kex1为突变量比率制动系数，一般kex1取0.6。

线路大差稳态量差动判据为：

id_ex＝|iex_m+iex_n|(6)

ir_ex＝|iex_m-iex_n|(7)

id_ex>iset_l(8)

id_ex>kex2ir_ex(9)

其中，id_ex和ir_ex是线路大差(包含了两侧母线及线路)的差动电流和制动电流稳态量，iex_m为m站线路(对应母线上间隔m)保护虚拟合成电流，iex_n为n站线路(对应母线上间隔n)保护虚拟合成电流，iset_l为线路大差门槛，一般可设置为跟线路纵差的门槛的0.8倍，kex2为稳态量比率制动系数，一般kex2取0.4。

4)主变保护采集主变高压侧sv信息ih，主变中压侧sv信息im及主变低压侧sv信息il，将各信息通过星角变换、变比折算进行幅值和相位补偿之后，得到ih_ex，im_ex，il_ex，仍使用ih，im，il作为主变纵差的主判据，增加使用ih_ex，im_ex，il_ex组成的主变大差(包括主变本体及各侧母线在内的大差动)及配合主变高、中、低各侧的辅助goose信息的辅助判据，其中，

主变大差突变量差动判据为：

id_ex＝|δih_ex+δim_ex+δil_ex|(10)

δid_ex>iset_t(12)

δid_ex>kex1δir_ex(13)

其中，δid_ex和δir_ex是主变大差(包含了两侧母线及主变本体)的差动电流和制动电流的突变量，其中各侧的电流均已经经过星角转换和相位电压等幅值补偿，δih_ex为主变高压侧(对应母线间隔h)对应的虚拟合成电流的突变量，δim_ex为主变中压侧(对应母线间隔m)对应的虚拟合成电流的突变量，δil_ex为主变低压侧(对应母线间隔l)对应的虚拟合成电流的突变量，iset_t为主变大差门槛，一般可设置为主变纵差差动动作电流门槛的0.8倍，kex1为突变量比率制动系数，一般kex1取0.6。

主变大差稳态量差动判据为：

id_ex＝|ih_ex+im_ex+il_ex|(14)

id_ex>iset_t，当ir_ex<is时(16)

id_ex>iset_t+(ir_ex-is)kex2，当ir_ex≥is时(17)

其中，id_ex和ir_ex是主变大差(包含了主变两侧/三侧母线及主变本体)的差动电流和制动电流稳态量，其中各侧的电流均已经经过星角转换和相位电压等幅值补偿，ih_ex为主变高压侧(对应母线间隔h)对应的虚拟合成电流，im_ex为主变中压侧(对应母线间隔m)对应的虚拟合成电流，il_ex为主变低压侧(对应母线间隔l)对应的虚拟合成电流，is为制动量拐点电流，可取值0.8高压侧额定电流，iset_t为主变大差门槛，一般可设置为主变纵差门槛的0.8倍，kex2为稳态量比率制动系数，一般kex2取0.3。

在线路大差的数据品质正常时，则采用线路大差和线路纵差“与门”逻辑，若线路大差的数据品质不正常，则采用f_no_sudchg(其它间隔无电流突变时为1)、f_no_harm(其它间隔谐波含量均低于门槛时为1)、f_no_i02(其它间隔零负序电流含量均低于门槛时为1)结果作为闭锁条件，若均为1则闭锁纵差，若不全为1则将线路纵差出口增加不同延时。其中，f_no_sudchg从true变为false时，展宽150ms。主变保护的设计与线路保护相同。

线路保护和主变保护仍然利用各自的纵联差动保护作为主判据，但同时利用虚拟合成数据组成的线路大差和主变大差作为辅助判据，以提高数据的可靠性，保护的逻辑如图5所示。此逻辑示意图适用于线路保护和主变保护。线路/主变保护进入保护逻辑判别函数后，首先判别与母线sv通信是否正常以及合成数据品质是否正常，如果二者均正常，当差动元件动作时，进行线路/主变大差判别，如果大差动作，则判为区内故障，差动保护出口，如果差动元件动作时大差不动作，则判别为数据不可靠，报数据异常告警事件并且闭锁差动保护；进入判别函数后，如果与母线sv通信不正常或者合成数据品质不正常，则判别母线goose通信是否正常。如果与母线goose通信正常，接收母线保护发送的正常间隔无电流突变标志(f_no_sudchg)、正常间隔无谐波且无零负序电流标志(f_no_harm且f_no_i02)，如果这两个条件均满足时差动元件动作，则判别为数据不可靠，报数据异常告警事件并且闭锁差动保护；如果这两个条件不全满足，此时差动元件动作，则经延时后出口；如果与母线goose通信不正常，则表示辅助判别条件均不可用，若此时差动元件动作，则抬高差动元件门槛并且经延时(t1≠0)或不经延时(t1＝0)出口以提高保护动作的可靠性。

为了增强判据的可靠性、速动性、灵敏性和选择性，线路/主变大差均分为突变量差动和稳态量差动，其中突变量差动和稳态量差动的曲线斜率和门槛均是主保护(纵联差动保护)的子集，在纵差满足时，线路(主变)大差的差动判据肯定也是满足的。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。