一种用于天线开关控制器的增强型ESD电源钳位电路的制作方法

本实用新型涉及ESD保护电路领域，尤其涉及一种用于天线开关控制器的增强型ESD电源钳位电路。

背景技术：

多端口天线开关是射频（RF）前端的关键构件之一，用于在一个移动手机中集成多个标准。基于电荷泵的天线开关控制器已经越来越多地被使用，其可以通过硅芯片天线开关绝缘体（SOI）互补金属氧化物半导体（CMOS）技术，使得偏置栅极和开关体产生负电压以改善天线开关的性能。然而，在先进的SOI CMOS技术中，静电放电（ESD）保护已成为对集成的可靠性的主要关注点电路。较薄的栅极氧化层和较浅的扩散结深度极大的降低了集成电路的ESD稳定性，提高了ESD保护设计的难度。为了实现全芯片ESD保护，需要高效的电源钳位电路，以便在各种ESD压力事件下在VDD至VSS电源轨上提供放电路径。此外，为了避免使用附加的掩模和特殊器件，具有低电压器件的RC触发电源钳位电路的堆叠设计已被广泛使用。

具有低电压装置的RC触发功率钳的传统堆叠结构不仅具有小的放电能力，而且具有长的导通时间。因此，为了达到基本的性能，布局面积总是很大。

技术实现要素：

针对现有技术中缺陷与不足的问题，本实用新型提出了一种用于天线开关控制器的增强型ESD电源钳位电路，在不增大电路拓扑结构尺寸的同时，具有更大的放电能力和更短的导通时间。

本实用新型解决其技术问题所采用的技术方案是：

一种用于天线开关控制器的增强型ESD电源钳位电路，采用2.5V器件的RC触发电源钳位电路位的三级堆叠配置，包括VDD和VSS电源轨，VDD和VSS电源轨之间依次并联有偏置电路、RC网络、驱动器、NMOS晶体管和二极管，所述偏置电路、RC网络和驱动器组成静电放电检测电路，所述RC网络中的底级RC网络串联电容C2，中级RC网络串联电容C1，高级RC网络由电阻R0和电容C0串联。

进一步的，所述驱动器中的底级驱动器Y2由中级和高级驱动器的输出Y1和Y0共同提供。

进一步的，所述NMOS晶体管的所有栅极驱动电压由VDD电源轨控制。

进一步的，所述增强型电源钳位电路采用芯片集成0.18μm SOI CMOS DP5T天线开关控制器与ESD电源钳位电路。

进一步的，所述芯片的总面积为0.66×0.66mm。

本实用新型具有如下有益效果：本实用新型为基于0.18μm SOI CMOS技术的DP5T天线开关控制器设计了增强型ESD电源钳位电路，具有较大的放电能力，并且比相同级别的传统结构拥有更快的响应速度；仅使用了2.5V器件，降低了晶片成本，同时能够与WCDMA标准高度兼容。

附图说明

图1为本实用新型电路拓扑结构示意图；

图2为传统ESD电源钳位电路拓扑结构示意图；

图3为本实用新型与传统ESD电源钳位电路模拟放电电流图；

图4为本实用新型与传统ESD电源钳位电路模拟上电电流图。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细说明。

如图所示：一种用于天线开关控制器的增强型ESD电源钳位电路，采用2.5V器件的RC触发电源钳位电路位的三级堆叠配置，包括VDD电源线和VSS接地线，VDD电源线和VSS接地线之间依次并联有偏置电路、RC网络、驱动器、NMOS晶体管和二极管，所述偏置电路、RC网络和驱动器组成静电放电检测电路，所述RC网络中的底级RC网络串联电容C2，中级RC网络串联电容C1，高级RC网络由电阻R0和电容C0串联。

具体的，本实用新型采用具有2.5V器件的RC出发电源钳位电路位的三级堆叠配置，其中大尺寸NMOS晶体管M用来旁路导通ESD放电电流，偏置电路、电阻R、电容C、驱动器组成静电放电检测电路。在正常工作条件下，VDD电源轨上的电压上升得更慢，因此RC网络能够响应。偏置电路确定节点X0，X1和X2的电压，而节点Y0，Y1和Y2的电压分别保持在2VDD / 3，VDD / 3和0。因此，所有大尺寸NMOS晶体管都被关闭。当VSS接地的VDD电源线施加正的ESD压力时，RC网络无法检测到快速上电情况。电容器C0，C1和C2两端的电压不能随之立即增加，因此节点X0，X1和X2的电压仍然保持较低。无论驱动器中的Mp02，Mp12和Mp22的源极到漏极电压是否下降，节点Y0，Y1和Y2的电压都接近VDD，并且大尺寸NMOS晶体管被打开以从VDD至VSS放电，直到节点X0，X1和X2的电压达到偏置电压的电平。

增强型的拓扑结构中，底级驱动器由中级和高级驱动器的输出Y1和Y0共同提供，因此静电放电时，大尺寸NMOS晶体管的所有栅极驱动电压全由VDD控制，使其导通速度更快。

增强型的拓扑结构中，假设驱动器中的PMOS晶体管Mp02，Mp12和Mp22的源极到漏极电压等于VSDp。在增强的拓扑结构中，大尺寸NMOS晶体管M2和M1的栅极 - 源极电压分别提高到3（VDD / 3-VSDp）和2（VDD / 3-VSDp），而传统拓扑结构中的只有（VDD / 3-VSDp），也就是说同样NMOS尺寸时，增强型的导通电阻更小，放电能力更好或是同样的放电能力时，增强型拥有更小的尺寸。

增强型拓扑结构中，放电电流的平均值约为2.2A，而常规拓扑中的放电电流的平均值仅为0.83A，响应更快。

模拟上电图中（上升时间为1ms）,漏电电流为34nA。

本实用新型集成0.18μm SOI CMOS DP5T天线开关控制器与ESD电源钳位电路后，总芯片面积为0.66×0.66mm，ES功率钳位区域仅为90×250μm。

本实用新型天线开关的RF性能不受ESD电源钳位电路的影响。在1.0 GH时，表现了0.52 dB的插入损耗和35 dB的隔离。在2.0GHz，测量插入损耗0.61dB，隔离为31dB。这些性能与WCDMA标准高度兼容。

以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型的范围内。本实用新型要求保护范围由所附的权利要求书及其等同物界定。