主板上芯片供电系统的制作方法

本发明涉及板载电源技术领域，特别涉及一种主板上芯片供电系统。

背景技术：

随着人类对智能生活要求的提升，社会对数据处理的需求日益旺盛。数据处理的核心在于各类智能处理器芯片，例如中央处理单元(cpu)、图形处理单元(gpu)、现场可编程门阵列(fpga)以及大规模定制化处理器(asic)。处理器芯片对数据的处理速度，即性能，是实现智能化程度的关键因素之一。由于处理器芯片非常昂贵，处理器芯片的提供者和使用者都对于如何充分发挥处理器芯片的性能进行了大量的优化工作。处理器芯片的性能发挥必须以稳定的供电电压作为前提条件，因此为处理器芯片供电的电源的稳态和动态性能是关键因素。目前全球在数据处理上的能耗，平均每年达到数千亿甚至数万亿度，且仍随着数据处理需求的上升而持续上升，因此每瓦性能成为衡量处理器芯片、服务器系统乃至整个数据中心的重要指标。

为了降低传输损耗，数据中心供电结构不断演进。采用48v甚至更高的母线电压，例如400v高压直流的母线电压，成为数据中心持续改善功耗的趋势。母线电压的提升将使得负载点(pol)电源的输入有可能从12v提高到48v甚至400v。输入电压的提升，使得板载供电系统输入和输出之间的电压差大大增加，对服务器中的处理器芯片供电提出了新的挑战。

两级结构是解决板载供电系统输入和输出电压巨大差距的有效方案。图1为现有技术中的一种主板上芯片供电系统的电路示意图。如图1中所示，前级电源2的输入电压为12v或48v或400v，前级电源2将输入电源转换为一定的电压后输出给后级电源3，后级电源3最终输出≤2v的直流电压给芯片1使用，其中芯片1例如是处理器芯片。

随着半导体工艺的不断提升，处理器芯片的供电电压持续下降。例如使用14nm工艺的芯片供电电压在0.8v左右，而10nm工艺的集成电路(ic)电压将降至0.6v。然而，由于单个处理器芯片内晶体管数量的提高和晶体管工作频率的提高，芯片所需的功率并未降低，因此芯片的供电电流反而会有所上升。电压的持续降低和电流的持续增大对板载供电电源的性能提出了更高的要求。

图2为现有技术中的另一种主板上芯片供电系统的电路示意图。如图2中所示，前级电源2的输入电压为12v或48v或400v。前级电源2将输入电源转换为≤6v的电压后输出给后级电源3’，后级电源3’最终输出≤2v的直流电压给芯片1使用。在两个功率级，即前级电源2和后级电源3’之间使用例如低于6v的低母线电压，更有利于在后级电源3’中使用高频开关元件，从而在不牺牲功率变换器效率的情况下提升后级电源3’的动态响应性能。

在考虑处理器芯片供电电压随处理器芯片电流的动态变化时，除了需要考虑电源模块本身的动态响应性能之外，还必须考虑供电路径上的流经阻抗即传输阻抗zpdn。图3为现有技术中的一种主板上芯片供电系统的等效电路图，即图1或图2中的主板上芯片供电系统的一种等效电路。图3用于说明图1或图2中动态电流、电源阻抗、路径阻抗和电压变化的关系。其中电源，即前级电源2和后级电源3(或3’)的组合，等效成为一个理想电压源e串联一个等效输出阻抗zps，芯片1等效成一个存在高频跳变的电流源负载r。在流过芯片1的电流变化δi时，芯片1供电输入端口的电压变化δv＝δi*(zps+zpdn)。可见电源阻抗zps和路径阻抗zpdn对于处理器供电电压的变化幅度有直接的影响。

如前面所述，处理器芯片的工作电压的发展趋势将是持续下降。这意味着相同幅度的电压变化δv在所需工作电压中的占比会越来越大，因此必须减小电压变化幅度δv以满足相同的电压精度要求。同时，处理器芯片的工作电流仍有可能增加，因此潜在的电流变化δi有可能增加，这意味着整个供电回路，即前级电源2和后级电源3(或3’)的组合，必须在更高的δi下保证更小的δv。因此对电源阻抗和路径阻抗提出了更高的要求。

图4为现有技术中的另一种主板上芯片供电系统的等效电路图，即图2或图3中的主板上芯片供电系统的另一种等效电路。如图4中所示，在图2或图3所示的两级供电结构中，电源阻抗由如下几部分组成：前级电源2的等效输出阻抗zps1、中间低压母线的阻抗zbus、后级电源3(或3’)的等效输出阻抗zps2、后级电源3(或3’)与芯片1之间的传输阻抗zpdn。在图4中，后级电源3(或3’)被等效成一个具有一定电压转换比例的理想变压器与等效输出阻抗zps2串联的模型，其中n代表后级电源3(或3’)的输入电压对输出电压的倍数。

图5为现有技术中的一种主板上芯片供电系统的后级电源的电路图及其负载跳变时的相应电压和电流的波形图，用于说明图2或图3中的主板上芯片供电系统中存在的问题。如图5中的电路图(a)所示，现有技术中的主板上芯片供电系统的后级电源3(或3’)例如是由开关k、二极管d、电感l和电容c构成的典型的降压斩波器(buck)电路。图5中的波形图(b)示出了施加在芯片1上的电流iload和电压vo(即buck电路的输出电压vo)、电感l上的电流il以及开关k的占空比d(即buck电路的占空比)随时间的变化情况。

当后级电源3(或3’)是buck电路时，前述图4的倍数n等于buck电路的输入电压vin与buck电路的输出电压vo的比值，即1/d。

由图4可以得到，从前级电源2到芯片1的供电输入端口的总阻抗

z＝(zps1+zbus)/n²+zps2+zpdn(公式1)。

当后级电源3(或3’)为buck电路时，

z＝(zps1+zbus)*d²+zps2+zpdn(公式2)。

在芯片1的负载由轻载跳变到重载时，为了使输出电感l的电流il尽快追赶上负载电流iload，buck电路必须将占空比d增加到最大，从而减小负载侧输出电压vo的跌落，这个过程可以由图5中的波形图(b)来说明。在实际使用中，buck电路在负载动态跳变过程中的最大占空比非常接近1，即d≈1，因此在由于负载动态增加而导致的暂态过程中，供电路径的阻抗

z≈(zps1+zbus)*1²+zps2+zpdn＝zps1+zbus+zps2+zpdn(公式3)，

即前级电源2的阻抗zps1和前、后级电源之间的母线阻抗zbus都会直接表现在整个供电回路的阻抗之中，因此为了满足日益提高的处理器芯片负载的动态要求，公式2中的所有阻抗都应该减小。

虽然图2所示的两级供电结构中的后级电源3’可以采用高频电源模块，以减小前级电源2的等效输出阻抗zps1和后级电源3’的等效输出阻抗zps2，但前、后级电源之间的母线电压低，导致母线电流大，对母线阻抗提出了更高的要求，因此在布线上需要更多的铜箔进行电能的传输。

另外，现有技术中的主板上芯片供电系统的空间布置也受电路板布线的限制。图6为现有技术中的一种主板上芯片供电系统的空间布置的示意图。如图6中的俯视图(a)和侧视图(b)所示，由于芯片1周边分布数以千计的高速信号线4，当前级电源2和后级电源3的数量均为一个且摆放在芯片1的同一侧时，由于后级电源3负载所有的芯片功率，其体积尺寸较大，为了避开高速信号线4的区域，前级电源2和后级电源3无法紧靠芯片1。这样，前级电源2和后级电源3到芯片1之间的传输路径的阻抗zpdn就无法降低。

综上所述，现有技术涉及的板载电源的供电结构不能很好地满足未来处理器芯片对板载供电电源动态响应的发展需求。

技术实现要素：

本发明的目的在于提供一种主板上芯片供电系统，从而至少在一定程度上克服由于相关技术的限制和缺陷而导致的上述技术问题。

本发明的其它特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的第一个方面，提供一种主板上芯片供电系统，用于向设置于主板上的芯片供电，包括：前级电源，位于所述主板上，所述前级电源是直流-直流变换器，被配置来接收第一直流电压，提供第二直流电压，所述第一直流电压大于所述第二直流电压；以及第一后级电源和第二后级电源，均位于所述主板上，第一后级电源和第二后级电源是直流-直流变换器，其中所述第一后级电源和所述第二后级电源均电性连接所述前级电源，以接收所述第二直流电压，所述第一后级电源被设置于所述芯片的第一侧，所述第二后级电源被设置于所述芯片的第二侧，所述第一后级电源和所述第二后级电源在所述主板上与所述芯片的距离均小于或等于所述前级电源在所述主板上与所述芯片的距离，所述第一后级电源提供第三直流电压给所述芯片，所述第二直流电压大于所述第三直流电压，所述第二后级电源提供第四直流电压给所述芯片，所述第二直流电压大于所述第四直流电压。

可选地，其中所述芯片为多核芯片，包括第一核和第二核，所述第一后级电源提供所述第三直流电压给所述第一核，所述第二后级电源提供所述第四直流电压给所述第二核。

可选地，其中所述第三直流电压和所述第四直流电压不相等。

可选地，其中所述第一侧和所述第二侧为所述芯片的相邻或相对的侧边。

可选地，其中所述第一后级电源和所述第二后级电源的动态响应速度均大于所述前级电源的动态响应速度。

可选地，其中所述第一后级电源的动态响应速度大于所述第二后级电源的动态响应速度，所述第一后级电源响应所述芯片的负载动态变化的输出功率大于所述第二后级电源响应所述芯片的负载动态变化的输出功率。

可选地，其中所述第一后级电源和所述第二后级电源的输出阻抗均小于所述前级电源的输出阻抗。

可选地，其中所述第一后级电源的输出阻抗小于所述第二后级电源的输出阻抗，所述第一后级电源提供的动态电流大于所述第二后级电源提供的动态电流。

可选地，其中所述前级电源、所述第一后级电源和所述第二后级电源均为开关电源，所述第一后级电源和所述第二后级电源的工作频率均高于所述前级电源的工作频率。

可选地，其中所述第一后级电源的工作频率高于所述第二后级电源的工作频率，所述第一后级电源提供所述芯片的动态电流的高频分量，所述第二后级电源提供所述芯片的动态电流的低频分量。

可选地，所述的供电系统还包括：后级电源控制器，位于所述主板上，被配置来控制所述第一后级电源和所述第二后级电源的工作。

可选地，其中所述第一后级电源和所述第二后级电源的每一个包括：后级电源控制器，其中所述第一后级电源和所述第二后级电源的所述后级电源控制器之间具有信号联系，以便相互协作，从而分别控制对应的所述第一后级电源或所述第二后级电源的工作。

可选地，其中所述第一后级电源和所述第二后级电源的每一个包括：后级电源控制器，被配置来独立控制对应的所述第一后级电源或所述第二后级电源的工作。

可选地，其中所述独立控制对应的所述第一后级电源或所述第二后级电源的工作包括：通过所述后级电源控制器控制对应的所述第一后级电源或所述第二后级电源的输出阻抗，以实现所述第一后级电源和所述第二后级电源的输出电流之间的分配。

可选地，其中所述第一后级电源和所述第二后级电源为开关电源，所述第一后级电源的工作频率是所述第二后级电源的工作频率的n倍，其中n为大于1的整数，所述第一后级电源和所述第二后级电源的输出电流具有不同相位的纹波，所述第一后级电源和所述第二后级电源的输出为并联，使得叠加后的纹波减小。

可选地，其中所述前级电源和所述第一后级电源位于所述主板的第一面，所述第二后级电源位于所述主板的第二面。

可选地，其中所述前级电源和所述第二后级电源在所述主板上的投影至少部分地重合。

可选地，其中所述第一后级电源和所述第二后级电源在所述主板上的投影至少部分地重合。

根据本发明的第二个方面，提供一种主板上芯片供电系统，用于向设置于主板上的芯片供电，包括：第一前级电源和第二前级电源，均位于所述主板上，所述第一前级电源和第二前级电源是直流-直流变换器，均被配置来接收第一直流电压，所述第一前级电源提供第二直流电压，所述第二前级电源提供第三直流电压，所述第一直流电压大于所述第二直流电压和所述第三直流电压；以及第一后级电源和第二后级电源，均位于所述主板上，所述第一后级电源和第二后级电源是直流-直流变换器，其中所述第一后级电源电性连接所述第一前级电源以接收所述第二直流电压，所述第二后级电源电性连接所述第二前级电源以接收所述第三直流电压，所述第一后级电源被设置于所述芯片的第一侧，所述第二后级电源被设置于所述芯片的第二侧，所述第一后级电源在所述主板上与所述芯片的距离小于或等于所述第一前级电源在所述主板上与所述芯片的距离，所述第二后级电源在所述主板上与所述芯片的距离小于或等于所述第二前级电源在所述主板上与所述芯片的距离，所述第一后级电源提供第四直流电压给所述芯片，所述第二直流电压大于所述第四直流电压，所述第二后级电源提供第五直流电压给所述芯片，所述第三直流电压大于所述第五直流电压。

可选地，其中所述芯片为多核芯片，包括第一核和第二核，所述第一后级电源提供所述第四直流电压给所述第一核，所述第二后级电源提供所述第五直流电压给所述第二核。

可选地，其中所述第四直流电压和所述第五直流电压不相等。

可选地，其中所述第一侧和所述第二侧为所述芯片的相邻或相对的侧边。

可选地，其中所述第一后级电源的动态响应速度大于所述第一前级电源的动态响应速度，所述第二后级电源的动态响应速度大于所述第二前级电源的动态响应速度。

可选地，其中所述第一后级电源的动态响应速度大于所述第二后级电源的动态响应速度，所述第一后级电源响应所述芯片的负载动态变化的输出功率大于所述第二后级电源响应所述芯片的负载动态变化的输出功率。

可选地，其中所述第一后级电源的输出阻抗小于所述第一前级电源的输出阻抗，所述第二后级电源的输出阻抗小于所述第二前级电源的输出阻抗。

可选地，其中所述第一后级电源的输出阻抗小于所述第二后级电源的输出阻抗，所述第一后级电源提供的动态电流大于所述第二后级电源提供的动态电流。

可选地，其中所述第一前级电源、所述第二前级电源、所述第一后级电源和所述第二后级电源均为开关电源，所述第一后级电源的工作频率高于所述第一前级电源的工作频率，所述第二后级电源的工作频率高于所述第二前级电源的工作频率。

可选地，其中所述第一后级电源的工作频率高于所述第二后级电源的工作频率，所述第一后级电源提供所述芯片的动态电流的高频分量，所述第二后级电源提供所述芯片的动态电流的低频分量。

可选地，其中所述第一后级电源和所述第二后级电源的每一个包括：后级电源控制器，其中所述第一后级电源和所述第二后级电源的所述后级电源控制器之间具有信号联系，以便相互协作，从而分别控制对应的所述第一后级电源或所述第二后级电源的工作。

可选地，所述的供电系统还包括：后级电源控制器，位于所述主板上，被配置来控制所述第一后级电源和所述第二后级电源的工作。

可选地，其中所述第一后级电源和所述第二后级电源的每一个包括：后级电源控制器，被配置来独立控制对应的所述第一后级电源或所述第二后级电源的工作。

可选地，其中所述第一后级电源和所述第二后级电源为开关电源，所述第一后级电源的工作频率是所述第二后级电源的工作频率的n倍，其中n为大于1的整数，所述第一后级电源和所述第二后级电源的输出电流具有不同相位的纹波，所述第一后级电源和所述第二后级电源的输出为并联，使得叠加后的纹波减小。

可选地，其中所述第一前级电源位于所述主板的第一面，所述第一后级电源位于所述主板的第二面，所述第一前级电源和所述第一后级电源在所述主板上的投影至少部分地重合。

根据本发明的第三个方面，提供一种主板上芯片供电系统，用于向设置于主板上的芯片供电，包括：n个前级电源，均位于所述主板上，被配置来接收第一直流电压，提供第二直流电压，所述第一直流电压大于所述第二直流电压；以及m个后级电源，m为不小于n且不小于3的整数，均位于所述主板上，其中所述m个后级电源分别电性连接对应的所述n个前级电源，以接收所述第二直流电压，所述m个后级电源中的第一组被设置于所述芯片的第一侧，所述m个后级电源中的第二组被设置于所述芯片的第二侧，所述m个后级电源在所述主板上与所述芯片的距离均小于或等于所述n个前级电源在所述主板上与所述芯片的距离，所述m个后级电源分别提供第三直流电压至第m+2直流电压给所述芯片，所述第二直流电压大于所述第三直流电压至所述第m+2直流电压。

可选地，其中所述第一侧和所述第二侧为所述芯片的相邻或相对的侧边。

本发明的主板上芯片供电系统可以降低两级电源架构的线路阻抗，减小后级电源的体积，可以更好地发挥多个后级电源的性能，改善电源的响应和频率特性，并提高电源的效率。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是这里的详细说明以及附图仅是用来说明本发明，而非对本发明的权利要求范围作任何的限制。

附图说明

通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。

图1为现有技术中的一种主板上芯片供电系统的电路示意图；

图2为现有技术中的另一种主板上芯片供电系统的电路示意图；

图3为现有技术中的一种主板上芯片供电系统的等效电路图；

图4为现有技术中的另一种主板上芯片供电系统的等效电路图；

图5为现有技术中的一种主板上芯片供电系统的后级电源的电路图及其负载跳变时的相应电压和电流的波形图；

图6为现有技术中的一种主板上芯片供电系统的空间布置的示意图；

图7为本发明的一个实施例的主板上芯片供电系统的空间布置的示意图；

图8为本发明的一个实施例的主板上芯片供电系统的后级电源的电路图及其负载变化时的相应电流的波形图；

图9为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图10为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图11为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图12为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图13为本发明的另一个实施例的主板上芯片供电系统的后级电源的电路图及其相应电流的波形图；

图14为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图15为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图16为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图17为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图18为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图19为本发明的一个实施例的主板上芯片供电系统的等效电路图；

图20为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图21为本发明的另一个实施例的主板上芯片供电系统的等效电路图；

图22为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图23为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图24为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图25为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图26为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；

图27为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图；以及

图28为本发明的另一个实施例的主板上芯片供电系统的拓扑图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本发明的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的结构、部件、步骤、方法等。在其它情况下，不详细示出或描述公知结构、部件或者操作以避免模糊本发明的各方面。

首先参考图7，图7为本发明的一个实施例的主板上芯片供电系统的空间布置的示意图。如图7中的俯视图(a)和侧视图(b)所示，本发明的主板上芯片供电系统包括前级电源2、第一后级电源30和第二后级电源31，用于向设置于主板5上的芯片1供电，其中芯片1例如是处理器芯片。

前级电源2，位于主板5上，前级电源2是直流-直流变换器，被配置来接收第一直流电压(例如400v，48v，12v等)，提供第二直流电压(例如48v，12v，6v等)，第一直流电压大于第二直流电压。

第一后级电源30和第二后级电源31均位于主板5上，均是直流-直流变换器，其中第一后级电源30和第二后级电源31均可以通过主板5上的布线电性连接前级电源2，以共同接收第二直流电压。第一后级电源30被设置于芯片1的第一侧，第二后级电源31被设置于芯片1的第二侧，如图7所示，第一侧和第二侧是相对的两侧。第一后级电源30和第二后级电源31在主板5上与芯片1的距离均小于或等于前级电源2在主板5上与芯片1的距离。第一后级电源30提供第三直流电压(例如2v)给芯片1，第二直流电压大于第三直流电压。第二后级电源31提供第四直流电压(例如1v)给芯片1，第二直流电压大于第四直流电压，即第一后级电源30和第二后级电源31的输入电压大于输出电压。前级电源和后级电源的连接可以通过主板5上的布线连接。

图7所示的本发明的实施例的主板上芯片供电系统和图6所示的现有技术中的主板上芯片供电系统相比，由后级电源3和芯片1之间的阻抗引起的电压波动可以减小一半以上。

在图7所示的本发明的实施例的主板上芯片供电系统中，两级电源中的后级电源3与芯片1之间的传输路径由原来的一条变成了两条，每一条路径的电流变为大约原来的一半。对芯片1而言，这两条路径的阻抗zpdn1和zpdn2等效为并联。

另外，后级电源3分成两个，即第一后级电源30和第二后级电源31以后，每一个的体积可以成为原来后级电源3的一半。在图6所示的现有技术中的主板上芯片供电系统的空间布置方式下，单个后级电源3由于尺寸大，无法利用高速信号线4分布密度大的主板区域。而在图7所示的本发明的实施例的主板上芯片供电系统的空间布置方式下，由于和前级电源连接的后级电源的数量增多，可以共同分担芯片1的功率，所以每个后级电源的体积尺寸可以减小。因为第一后级电源30和第二后级电源31的尺寸减小，使得第一后级电源30和第二后级电源31可以更多地利用高速信号线4分布密度大的主板区域，从而可以更加靠近芯片1，甚至可以因为尺寸小而被设置在高速信号线4呈一定角度分开的两条布线之间。由于第一后级电源30和第二后级电源31的每一个与芯片1之间的路径变短，所以图7中的路径阻抗zpdn1和zpdn2均小于图6中所示的后级电源3与芯片1之间的路径阻抗zpdn。

这样一来，图7所示的本发明的实施例的主板上芯片供电系统中第一后级电源30和第二后级电源31与芯片1之间的传输阻抗小于图6所示的现有技术中的主板上芯片供电系统中后级电源3与芯片1之间的路径阻抗即传输阻抗的1/2，即zpdn1//zpdn2<zpdn/2。因此在相同的负载变化条件下，采用图7所示的本发明的实施例的主板上芯片供电系统可以使由第一后级电源30和第二后级电源31与芯片1之间的阻抗引起的电压波动减小到图6所示的现有技术中的主板上芯片供电系统中的1/2以下。考虑到两级电源架构中前级电源和后级电源的功能需要，可以分别设计前级电源和后级电源具有不同的输出阻抗和工作频率等。

作为一个实施例，为了满足芯片1的负载动态需要，第一后级电源30和第二后级电源31的输出阻抗最好低于前级电源2的输出阻抗。

作为一个实施例，前级电源2、第一后级电源30和第二后级电源31均为开关电源，第一后级电源30和第二后级电源31的工作频率均高于前级电源2的工作频率。

除此之外，多个后级电源也可以设计为不同输出阻抗、不同工作频率、不同动态响应速度等，以更加合理的在多个后级电源之间分配芯片所需。

作为一个实施例，第一后级电源30的输出阻抗小于第二后级电源31的输出阻抗，第一后级电源30提供的动态电流大于第二后级电源31提供的动态电流。

作为一个实施例，第一后级电源30的工作频率高于第二后级电源31的工作频率，第一后级电源30提供芯片1的动态电流的高频分量，第二后级电源31提供所述芯片的动态电流的低频分量。

作为一个实施例，第一后级电源30和第二后级电源31的动态响应速度均大于前级电源2的动态响应速度。

作为一个实施例，第一后级电源30的动态响应速度大于第二后级电源31的动态响应速度，第一后级电源30响应芯片1的负载动态变化的输出功率大于第二后级电源31响应所述芯片的负载动态变化的输出功率，响应速度大即响应速度快，响应时间短。

图8为本发明的一个实施例的主板上芯片供电系统的后级电源的电路图及其负载变化时的相应电流的波形图，可以更加直观的说明多个后级电源间的任务分配。如图8中的电路图(a)所示，在本实施例的供电系统中，第一后级电源30是一个工作频率较低的后级电源s1，第二后级电源31是一个工作频率较高的后级电源s2，工作频率低的后级电源s1与频率高的后级电源s2以输入并联输出并联的方式给芯片1供电，其中后级电源s1和s2例如均为典型的buck电路。也就是说，后级电源s1是由开关k1、二极管d、电感l和电容c构成的一个典型的buck电路，后级电源s2是由开关k2、二极管d、电感l和电容c构成的一个典型的buck电路。电容co是输出滤波电容。

图8中的波形图(b)示出了施加在芯片1上的电流iload、流过后级电源s1中的电感l上的电流即输出电流is1以及流过后级电源s2中的电感l上的电流即输出电流is2随时间的变化情况。

具体地，芯片1可以等效成为一个存在高频变化的电流源负载，其流过的电流为iload。图8中的波形图(b)示出了在不同iload的情况下后级电源s1的输出电流is1和后级电源s2的输出电流is2的响应情况。

在t1时刻之前，即时间t<t1时，iload处于一个稳态，这时后级电源s1和s2各自承担一部分电流，此时is1>is2。

在t1时刻，iload开始动态变化。由于后级电源s2的工作频率即开关频率高，比后级电源s1具有更快的动态响应，因此is2跟随iload的变化而快速变化，而is1的变化则相对缓慢。

在t2时刻，iload准备进入另一稳态。

在t3时刻，即时间t>t2时，is1和is2已经进入稳态，恢复is1>is2的状态。

在上述过程中，在芯片1负载稳态下，后级电源s1承担更多负载电流，而在芯片1负载动态下，后级电源s2承担更多负载电流的变化部分。

通常电源的动态响应速度与其工作频率即开关频率正相关，与电能转换效率是一对矛盾，即采用高开关频率的电源如后级电源s2的效率通常会比采用低开关频率的电源如后级电源s1的效率低，因此单个后级电源难以同时兼顾动态响应速度和转换效率。然而本实施例的主板上芯片供电系统可以发挥这两种电源各自的优点。本实施例的主板上芯片供电系统用效率高的后级电源s1转换大部分的电能，后级电源s2的效率对整体转换效率的影响小。同时，本实施例的主板上芯片供电系统用动态响应快的后级电源s2响应大部分的负载动态变化，以提升供电系统整体动态响应性能。由于后级电源s2仅在负载动态变化过程中承担较多电能转换，因此后级电源s2的发热量相对后级电源s1较少，因此后级电源s2对散热的要求相对后级电源s1较低，可以在更小的体积下实现，或适用于安装在散热条件更差的位置。另外，后级电源s2体积的进一步减小可以进一步缩小后级电源s2与芯片1之间的距离，以减小传输路径的路径阻抗即传输阻抗。

另外，本发明对第一后级电源30和第二后级电源31的控制可以采用多种方式。

图9为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图9中所示，本实施例的供电系统还可以包括：后级电源控制器301，位于主板5上，被配置来控制第一后级电源30和第二后级电源31的工作，例如接收来自第一后级电源30和第二后级电源31的采样信号ss以及向第一后级电源30和第二后级电源31发送控制信号sc。也就是说，分布在主板上不同区域的第一后级电源30和第二后级电源31可以使用同一后级电源控制器301进行控制，对于不同类型的第一后级电源30和第二后级电源31可以使用相同或不同的控制方法，以达到不同的特性需求。

由于分布于芯片1两侧的第一后级电源30和第二后级电源31的输出电压可以是并联关系，二者在稳态电压和动态响应上的差异容易引起电压或电流振荡，因此分布于芯片1两侧的第一后级电源30和第二后级电源31可以由同一后级电源控制器301进行控制。然而，如图9中所示，如果后级电源控制器301靠近芯片1一侧的第一后级电源30，则后级电源控制器301与靠近芯片1另一侧的第二后级电源31之间的取样信号ss和控制信号sc所需要传递的路径比后级电源控制器301与第一后级电源30之间路径更长，并且需要跨越或绕过整个芯片1并与高速信号线4接近或交叉。这样的空间布置可能存在如下问题：距离较远的第二后级电源31向后级电源控制器301传送的采样信号ss因为更长的距离而产生更多失真或受到更多干扰，因此影响控制效果。距离较远的第二后级电源31向后级电源控制器301传送的采样信号ss因为与高速信号线4接近或交叉而对高速信号线4造成干扰，因此影响主机系统的功能或性能。后级电源控制器301向距离较远的后级电源31传送的控制信号sc因为更长的距离而产生更多延迟，因此影响控制效果。后级电源控制器301向距离更远的第二后级电源31传送的控制信号sc因为与高速信号线4接近或交叉而对高速信号线4造成干扰，因此影响主机系统的功能或性能。

图10为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图，图10中所示的主板上芯片供电系统的空间布置仅仅是图9中所示的主板上芯片供电系统的空间布置的一个变型。如图10中所示，后级电源控制器301放置于与两侧第一后级电源30和第二后级电源31距离相等的位置。这样的空间布置仍然可能存在如下问题：第一后级电源30和第二后级电源31向后级电源控制器301传送的采样信号ss因为长的距离而产生失真或受到干扰，因此影响控制效果。第一后级电源30和第二后级电源31向后级电源控制器301传送的采样信号ss因为与高速信号线4接近或交叉而对高速信号线4造成干扰，因此影响主机系统的功能或性能。后级电源控制器301向第一后级电源30和第二后级电源31传送的控制信号sc因为与高速信号线4接近或交叉而对高速信号线4造成干扰，因此影响主机系统的功能或性能。后级电源控制器301本身与高速信号线4接近或交叠，容易受到干扰或产生干扰，影响主机系统的性能。

图11为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图11中所示，在本实施例的供电系统中，第一后级电源30和第二后级电源31的每一个可以包括：后级电源控制器301，其中第一后级电源30和第二后级电源31的后级电源控制器301之间具有信号联系，以便相互协作，从而分别控制该后级电源控制器301对应的第一后级电源30或第二后级电源31的工作。各后级电源控制器301可以使用相同或不同的控制方法，以达到不同的特性需求。也就是说，不同主板区域的第一后级电源30和第二后级电源31分别具有各自的后级电源控制器301，各后级电源控制器301之间具有信号的连接，可以实现例如负载电流分配、均流、电压调整和同步等功能。

在一实施例中，均流包括：稳态均流，即各后级电源在稳态下直流电流大致相等；以及动态均流，即在负载动态跳变过程中各后级电源的电流也大致相等，因此均流使所有后级电源的电流大致相等。

在一实施例中，负载电流分配包括：稳态负载电流分配，即，在稳态下直流电流在不同后级电源之间可以不平均分配，例如，可以按照效率最优化方式来进行分配；以及动态负载电流分配，即，在负载电流动态跳变过程中，电流在各后级电源之间的分配也可以不平均分配，例如，可按照各后级电源的输出阻抗特性不同来进行分配。

在一实施例中，按照各后级电源的输出阻抗特性不同来进行分配，动态负载电流的实现方式可以有如下方式：输出阻抗低的后级电源承担大部分的跳变电流而输出阻抗相对较高的后级电源承担小部分跳变电流；或输出阻抗低的后级电源承担跳变电流中频谱较高的部分而输出阻抗相对较高的后级电源承担跳变电流中频谱较低的部分。

在一实施例中，稳态负载电流分配的比例与动态负载电流分配可以相同也可以不同，例如，输出阻抗低的后级电源承担大部分的跳变电流和小部分稳态电流，而输出阻抗相对较高的后级电源承担小部分跳变电流和大部分稳态电流。

如图11中所示，由于芯片1两侧的第一后级电源30和第二后级电源31不需要由同一后级电源控制器进行控制，每一侧的后级电源控制器301都可以就近设置于相应的第一后级电源30或第二后级电源31附近，避免了如图9和图10所示的实施例的主板上芯片供电系统中所存在的上述问题。

另外，由于芯片1两侧的后级电源控制器301各自所需要控制的功率是使用一个后级电源控制器时的一半，因此后级电源控制器301的复杂程度可以相应地降低。

图12为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图12中所示，在本实施例的供电系统，其中，第一后级电源30和第二后级电源31的每一个包括：后级电源控制器301，被配置来独立控制该后级电源控制器301对应的第一后级电源30或第二后级电源31的工作。不同于图11中的实施例，在图12所示的实施例中，第一后级电源30和第二后级电源31的后级电源控制器301之间可以不具有信号联系。

图13为本发明的另一个实施例的主板上芯片供电系统的后级电源的电路图及其相应电流的波形图。如图13中的电路图(a)所示，在本实施例的供电系统中，一个频率低的后级电源s1与两个频率高的后级电源s2和s3以输入并联输出并联的方式给芯片1提供电压vo。例如，后级电源s1、s2和s3均为典型的buck电路。也就是说，后级电源s1是由开关k1、二极管d和电感l1构成的一个典型的buck电路，后级电源s2是由开关k2、二极管d和电感l2构成的一个典型的buck电路，后级电源s3是由开关k3、二极管d和电感l3构成的一个典型的buck电路。电容co是输出滤波电容。

例如，图13中的电路图(a)所示的后级电源s1、s2和s3的占空比均为50％，后级电源s1、s2和s3的工作频率即开关频率f1、f2和f3的比例为f1:f2:f3＝1:3:3，后级电源s1、s2和s3的初始相位分别是0度、0度和180度，后级电源s1、s2和s3的输出电感l1、l2和l3的电感值比例为l1:l2:l3＝3:2:1，i1、i2和i3分别是流过输出电感l1、l2和l3的电流。

图13中的波形图(b)示出了电流i1、i2、i3和施加在芯片1上的电流itotal的波形。如图13中的波形图(b)所示，后级电源s1、s2和s3的总输出电流的波形，即电流itotal的波形由电流i1、i2、i3相加而成。可以看到，电流itotal的峰峰值小于或等于电流i1、i2、i3中任何一个的峰峰值，并且波形为梯形波，比三角波更加光滑，有效减小了高频分量和高频分量可能带来的电磁噪声。

图13中的后级电源s1、s2和s3可以减少为两个，即仅采用前述的第一后级电源30和第二后级电源31。作为一个实施例，第一后级电源30和第二后级电源31为开关电源，第一后级电源30的工作频率f1是第二后级电源31的工作频率f2的n倍，其中n为大于1的整数，第一后级电源30和第二后级电源31的输出电流i1和i2具有不同相位的纹波，第一后级电源30和第二后级电源31的输出为并联，使得叠加后的纹波减小。

在实际应用中，前述的后级电源s1、s2和s3可以分别由不同种类和数量的子模块并联来实现，这些子模块之间的相位关系可以根据实际需要进行优化。

图14为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图14中所示，在本实施例的供电系统中，芯片1为多核芯片，例如多核处理器芯片，包括至少第一核10和第二核11。第一后级电源30提供第三直流电压给第一核10，第二后级电源31提供第四直流电压给所述第二核11。第三直流电压和第四直流电压可以相同，也可以不同。

在数据中心所使用的处理器芯片通常是具有强大计算能力的多核处理器，在每个处理器芯片内部都包含多个计算核心，每个核心的物理组成相对独立，其供电也可以是相互独立的。在图14所示的本发明的实施例的主板上芯片供电系统的供电方式中，将芯片1的核心分为两组10和11，每一组由芯片1一侧的后级电源供电。这样一来，可以根据不同核心组所处理的工作任务，为每个核心组提供最优的电压，即第三直流电压与第四直流电压可以不相等，从而可以使芯片1的性能功耗比得到优化。

图15为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图15中所示，在本实施例的供电系统中，前级电源2和所述第一后级电源30位于主板5的第一面，例如上表面，第二后级电源31位于主板5的第二面，例如下表面。

图16为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图16中所示，在本实施例的供电系统中，前级电源2和第二后级电源31在主板5上的投影至少部分地重合。

作为一个实施例，如图16中所示，第一后级电源30和第二后级电源31在主板5上的投影至少部分地重合。

图17为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图17中所示，在本实施例的供电系统中，第一后级电源30由后级电源30_1和后级电源30_2组成，第二后级电源31由后级电源31_1和后级电源31_2组成，其中后级电源30_1和后级电源30_2位于主板5的不同表面，后级电源31_1和后级电源31_2位于主板5的不同表面。当后级电源30_1和后级电源30_2位于主板5的不同表面，或后级电源31_1和后级电源31_2位于主板5的不同表面时，它们在主板5上的投影可以是相互分离的、部分重叠的或者完全重合的。

在图15-图17所示的实施例中，前级电源2、第一后级电源30、第二后级电源31、后级电源30_1、后级电源30_2、后级电源31_1和后级电源31_2可以尽量布置于系统主板5的不同表面，以便减少在主板5上表面占用的面积，使得第一后级电源30、第二后级电源31、后级电源30_1、后级电源30_2、后级电源31_1和后级电源31_2可以更加靠近芯片1。

图18为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图18中的俯视图(a)和侧视图(b)所示，在本实施例的供电系统中，第一后级电源30和第二后级电源31位于芯片1的相邻的侧边。第一后级电源30和第二后级电源31不限于位于芯片1的相邻的侧边，也可以如图7、图9-12、图14所示位于芯片1的相对的侧边。

图19为本发明的一个实施例的主板上芯片供电系统的等效电路图，即前述图7、图9-12、图14、图17、图18中的主板上芯片供电系统的一种等效电路。如图19中所示，在图7、图9-12、图14、图17、图18所示的供电结构中，电源阻抗由如下几部分组成：前级电源2的等效输出阻抗zps1、前级电源2与第一后级电源30之间的中间低压母线的阻抗zbus_1、第一后级电源30的等效输出阻抗zps2_1、第一后级电源30与芯片1之间的传输阻抗zpdn_1、前级电源2与第二后级电源31之间的中间低压母线的阻抗zbus_2、第二后级电源31的等效输出阻抗zps2_2、第二后级电源31与芯片1之间的传输阻抗zpdn_2。在图19中，第一后级电源30被等效成一个具有一定电压转换比例的理想变压器与等效输出阻抗zps2_1串联的模型，第二后级电源31被等效成一个具有一定电压转换比例的理想变压器与等效输出阻抗zps2_2串联的模型，其中n分别代表第一后级电源30和第二后级电源31各自的输入电压对输出电压的倍数。

首先，由于前级电源2与芯片1两侧的第一后级电源30和第二后级电源31之间的距离不对称，导致前级电源2和距其远的第二后级电源31之间比距其近的第一后级电源30之间存在更大的阻抗，即图19中的中间低压母线的阻抗zbus_2。基于图19中所示的等效电路，可以推导出图7、图9-12、图14、图17、图18所示的供电结构的总体阻抗

z＝zps1/n²+(zbus_1/n²+zps2_1+zpdn_1)//(zbus_2/n²+zps2_2+zpdn_2)(公式4)，

其中运算符号“//”代表阻抗的并联，以下同。

当第一后级电源30和第二后级电源31为前述的buck电路时，

z＝zps1*d2+(zbus_1*d2+zps2_1+zpdn_1)//(zbus_2*d2+zps2_2+zpdn_2)(公式5)。

在负载动态跳变过程中，d≈1，因此，

z≈zps1+(zbus_1+zps2_1+zpdn_1)//(zbus_2+zps2_2+zpdn_2)(公式6)

由公式6可知，如果zbus_2远大于zps2_2+zpdn_2，则zbus_2将主导该支路的阻抗，使得第二后级电源31的高工作频率和小体积的优点无法发挥，而且，较大的zbus_2导致较大的稳态传输的损耗，从而降低供电系统的供电效率，因此，在采用本发明图7、图9-12、图14、图17、图18所示的供电结构的实现方式时，最好满足zbus_2≤5*(zps2_2+zpdn_2)，但本发明并不以此为限。

图20为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。与前述实施例一个前级电源对应多个后级电源不同，该实施例给出了多个前级电源分别对应一个或多个后级电源的方案。如图20中的俯视图(a)和侧视图(b)所示，本发明实施例的主板上芯片供电系统包括第一前级电源20、第二前级电源21、第一后级电源30和第二后级电源31，均是直流-直流变换器，用于向设置于主板5上的芯片1供电，其中芯片1例如是处理器芯片。

第一前级电源20和第二前级电源21均位于主板5上，均被配置来接收第一直流电压(例如400v，48v，12v等)，第一前级电源20提供第二直流电压(例如12v，6v，3.3v等)，第二前级电源21提供第三直流电压(例如12v，6v，3.3v等)，第一直流电压大于第二直流电压和第三直流电压。第二直流电压和第三直流电压可以相同，也可以不相同。

第一后级电源30和第二后级电源31均位于主板5上，其中第一后级电源30电性连接第一前级电源20以接收第二直流电压，第二后级电源31电性连接第二前级电源21以接收第三直流电压，第一后级电源30被设置于芯片1的第一侧，第二后级电源31被设置于芯片1的第二侧，第一后级电源30在主板5上与芯片1的距离小于或等于第一前级电源20在主板5上与芯片1的距离，第二后级电源31在主板5上与芯片1的距离小于或等于第二前级电源21在主板5上与芯片1的距离，第一后级电源30提供第四直流电压给芯片1，第二直流电压大于第四直流电压(例如2v)，第二后级电源31提供第五直流电压给芯片1，第三直流电压大于第五直流电压(例如1v)。第四直流电压和第五直流电压可以相同，也可以不相同。高速信号线4同前，不再赘述。

图21为本发明的另一个实施例的主板上芯片供电系统的等效电路图，即前述图20中的主板上芯片供电系统的一种等效电路。如图21中所示，在图20所示的供电结构中，电源阻抗由如下几部分组成：第一前级电源20的等效输出阻抗zps1、第一前级电源20与第一后级电源30之间的中间低压母线的阻抗zbus_1、第一后级电源30的等效输出阻抗zps2_1、第一后级电源30与芯片1之间的传输阻抗zpdn_1、第二前级电源21的等效输出阻抗zps2、第二前级电源21与第二后级电源31之间的中间低压母线的阻抗zbus_2、第二后级电源31的等效输出阻抗zps2_2、第二后级电源31与芯片1之间的传输阻抗zpdn_2。在图21中，第一后级电源30被等效成一个具有一定电压转换比例的理想变压器与等效输出阻抗zps2_1串联的模型，第二后级电源31被等效成一个具有一定电压转换比例的理想变压器与等效输出阻抗zps2_2串联的模型，其中n分别代表第一后级电源30和第二后级电源31各自的输入电压对输出电压的倍数。

在图20这种实施方式中，前级电源2也被分成了两个部分，即第一前级电源20和第二前级电源21，并被分别布置在芯片1的两侧。

与图7、图9-12、图14、图17、图18所示的本发明的实施例的主板上芯片供电系统相比，在图20所示的本发明的实施例的主板上芯片供电系统中，芯片1两侧的供电结构和阻抗对称，使得芯片1两侧的供电路径可以在稳态下和动态下均容易实现负载均衡，从而最大化地利用电源的容量和性能。

另外，图20所示的本发明的实施例的主板上芯片供电系统中的第一前级电源20和第二前级电源21与对应的第一后级电源30和第二后级电源31之间的连接路径变短，从而使得相应的中间母线的阻抗zbus_1和zbus_2变小。

作为一个实施例，可以取消第一前级电源20与第一后级电源30之间的中间低压母线和第二前级电源21与第二后级电源31之间的中间低压母线，以节省系统资源。

作为一个实施例，如果前级电源与后级电源之间的距离足够近，则前级电源与后级电源可以共用散热器，以降低供电系统的成本。

取消第一前级电源20与第一后级电源30之间的中间低压母线和第二前级电源21与第二后级电源31之间的中间低压母线可以简化主板上芯片供电系统的设计。一方面，通过后级电源间负载电流分配控制，实现第一后级电源30和第二后级电源31之间的负载电流分配，此时自然可以使得第一前级电源20和第二前级电源21实现负载分配，因此第一前级电源20和第二前级电源21之间不需要均流控制，可以降低前级电源的设计复杂性。另一方面，通过前级电源间负载电流分配控制，实现第一前级电源20和第二前级电源21之间的负载电流分配，此时自然可以使得第一后级电源30和第二后级电源31实现负载电流分配，因此第一后级电源30和第二后级电源31之间可以不需要负载电流分配控制，以降低后级电源的设计复杂性。如前所述，负载电流分配可以是均衡的，也可以是不均衡的。

为了实现芯片1两侧的前级电源和后级电源的负载电流分配或监测芯片1两侧的负载的大小，可以对芯片1两侧的供电结构分别进行电流取样。在本实施例中，可以分别在第一前级电源20与第一后级电源30之间的中间低压母线和第二前级电源21与第二后级电源31之间的中间低压母线上进行电流取样，而无需对第一后级电源30和第二后级电源31的输出电流进行取样。由于第一后级电源30和第二后级电源31的输出电流高于对应中间低压母线上的电流，所以在中间低压母线上进行电流取样可以降低取样的损耗和难度。

芯片1两侧的供电结构可以是不对称的，芯片1两侧的第一后级电源30和第二后级电源31可以具有不同的输出阻抗、工作频率、功率等级等。芯片1两侧的第一前级电源20和第二前级电源21可以具有不同的输出阻抗、工作频率、功率等级。芯片1两侧的中间低压母线上的电压可以是不同的。图20所示的本发明的实施例的主板上芯片供电系统可以采用图7-18所示的本发明的实施例的主板上芯片供电系统所采用的各种控制方法。

图22为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图22中的俯视图(a)和侧视图(b)所示，在本实施例的供电系统中，芯片1为多核芯片，例如多核处理器，包括至少第一核10和第二核11。第一后级电源30提供第四直流电压给第一核10，第二后级电源31提供第五直流电压给第二核11。其它部分与图20相同，不再赘述。

将前级电源和后级电源分离成为独立的供电结构分别为多核处理器的每个核心组提供电源，更便于根据不同核心组所处理的工作任务，为每个核心组提供最优的电压，从而可以使芯片1的性能功耗比得到优化。

图23为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图23中所示，本实施例的供电系统还包括后级电源控制器301，位于主板5上，被配置来控制第一后级电源30和第二后级电源31的工作。图23与图9的区别在于将前级电源也分割成为独立的供电结构，不再赘述。

图24为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。图24与图10的区别在于将前级电源也分割成为独立的供电结构，不再赘述。

图25为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图25中所示，在本实施例的供电系统中，第一后级电源30和第二后级电源31的每一个包括后级电源控制器301，其中第一后级电源30和第二后级电源31的各自后级电源控制器301之间具有信号联系，以便相互协作，从而分别控制该后级电源控制器301对应的第一后级电源30或第二后级电源31的工作。图25与图11的区别在于将前级电源也分割成为独立的供电结构，不再赘述。

图26为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图26中所示，在本实施例的供电系统中，第一后级电源30和第二后级电源31的每一个包括后级电源控制器301，被配置来独立控制该后级电源控制器301对应的第一后级电源30或第二后级电源31的工作。图26与图12的区别在于将前级电源也分割成为独立的供电结构。图26所示的供电结构和后级电源控制器301的布置方式在对多核处理器芯片供电的情况下更便于根据不同核心组所处理的工作任务，为每个核心组提供最优的电压，从而可以使芯片1的性能功耗比得到优化。

图27为本发明的另一个实施例的主板上芯片供电系统的空间布置的示意图。如图27中的俯视图(a)和侧视图(b)所示，第一前级电源20位于主板5的第一面，例如上表面，第一后级电源30位于主板5的第二面，例如下表面，第一前级电源20和第一后级电源30在主板5上的投影至少部分地重合；以及第二前级电源21位于主板5的第一面，例如上表面，第二后级电源31位于主板5的第二面，例如下表面，第二前级电源21和第二后级电源31在主板5上的投影至少部分地重合。

类似于图15-17的情况，为了进一步降低前级电源和后级电源之间的阻抗，前级电源和后级电源可以位于系统主板的不同表面，以使得二者在主板上的投影更加接近、部分重叠甚至完全重合。当芯片1一侧的前级电源和/或后级电源由多个电源模块组成时，这些电源模块可以位于系统主板的不同表面。

芯片1两侧的第一前级电源20和第二前级电源21以及第一后级电源30和第二后级电源31可以具有不同的输出阻抗、工作频率、功率等级。图20、图22-27所示的本发明的实施例的主板上芯片供电系统可以采用图7-18所示的本发明的实施例的主板上芯片供电系统所采用的各种控制方法。

例如，作为一个实施例，在图20、图22-27所示的本发明的实施例的主板上芯片供电系统中，第四直流电压和所述第五直流电压不相等。

例如，作为一个实施例，在图20、图22-27所示的本发明的实施例的主板上芯片供电系统中，第一侧和第二侧为芯片1的相邻或相对的侧边。

例如，作为一个实施例，在图20、图22-27所示的本发明的实施例的主板上芯片供电系统中，第一后级电源30的动态响应速度大于第一前级电源20的动态响应速度，第二后级电源31的动态响应速度大于第二前级电源21的动态响应速度。

例如，作为一个实施例，在图20、图23-27所示的本发明的实施例的主板上芯片供电系统中，第一后级电源30的动态响应速度大于第二后级电源31的动态响应速度，第一后级电源30响应芯片1的负载动态变化的输出功率大于第二后级电源31响应芯片1的负载动态变化的输出功率。

例如，作为一个实施例，在图20、图23-27所示的本发明的实施例的主板上芯片供电系统中，第一后级电源30的输出阻抗小于第一前级电源20的输出阻抗，第二后级电源31的输出阻抗小于第二前级电源21的输出阻抗。

例如，作为一个实施例，在图20、图23-27所示的本发明的实施例的主板上芯片供电系统中，第一后级电源30的输出阻抗小于第二后级电源31的输出阻抗，第一后级电源30提供的动态电流大于第二后级电源31提供的动态电流。

例如，作为一个实施例，在图20、图22-27所示的本发明的实施例的主板上芯片供电系统中，第一前级电源20、第二前级电源21、第一后级电源30和第二后级电源31均为开关电源，第一后级电源30的工作频率高于第一前级电源20的工作频率，第二后级电源31的工作频率高于第二前级电源21的工作频率。

例如，作为一个实施例，在图20、图23-27所示的本发明的实施例的主板上芯片供电系统中，第一后级电源30的工作频率高于第二后级电源31的工作频率，第一后级电源30提供芯片1的动态电流的高频分量，第二后级电源31提供芯片1的动态电流的低频分量。

例如，作为一个实施例，在图20、图23-27所示的本发明的实施例的主板上芯片供电系统中，第一后级电源30和第二后级电源31为开关电源，第一后级电源30的工作频率是第二后级电源31的工作频率的n倍，其中n为大于1的整数，第一后级电源30和第二后级电源31的输出电流具有不同相位的纹波，第一后级电源30和第二后级电源31的输出为并联，使得叠加后的纹波减小。

与图7、图9-12、图14、图17、图18所示的本发明的实施例的主板上芯片供电系统相比，图20、22-27所示的本发明的实施例的主板上芯片供电系统可以将前级电源和后级电源之间的阻抗降至最低，实现处理器芯片两侧电源阻抗的均衡，可以更好地发挥后级高频电源的性能。

图28为本发明的另一个实施例的主板上芯片供电系统的拓扑图。如图28中所示，本发明实施例的主板上芯片供电系统包括n个前级电源2_1、2_2…2_n-1和2_n以及m个后级电源3_1、3_2、3_3…3_m-2、3_m-1和3_m，用于向设置于主板上的芯片1供电，其中，n为正整数，m为不小于n且不小于3的整数，芯片1例如是处理器芯片，处理器芯片可以是多核处理器。

所述n个前级电源均位于主板上，均是直流-直流变换器，被配置来接收第一直流电压，提供第二直流电压，第一直流电压大于第二直流电压。

所述m个后级电源均位于主板上，均是直流-直流变换器，其中所述m个后级电源分别电性连接对应的所述n个前级电源，以接收第二直流电压，所述m个后级电源中的第一组(例如3_1，3_2，3_3)被设置于芯片1的第一侧，所述m个后级电源中的第二组(例如3_m-2，3_m-1，3_m)被设置于芯片1的第二侧，所述m个后级电源在主板上与芯片1的距离均小于或等于所述n个前级电源在主板上与芯片1的距离，所述m个后级电源分别提供第三直流电压至第m+2直流电压给芯片1，所述第二直流电压大于第三直流电压至所述第m+2直流电压。其中，前级电源可以和一个或多个后级电源连接。

作为一个实施例，在图28所示的本发明的实施例的主板上芯片供电系统中，所述第一侧和所述第二侧为芯片1的相邻或相对的侧边。

芯片1两侧的供电结构可以是不对称的，芯片1两侧的后级电源可以具有不同的输出阻抗、工作频率、功率等级等。芯片1两侧的前级电源可以具有不同的输出阻抗、工作频率、功率等级。芯片1两侧的前级电源和相应的后级电源之间的中间低压母线上的电压可以是不同的。图28所示的本发明的实施例的主板上芯片供电系统可以采用图7-18、图20和图22-27所示的本发明的实施例的主板上芯片供电系统所采用的各种控制方法。

图7-28所示的本发明的实施例的主板上芯片供电系统可以降低前级电源和后级电源之间的阻抗，实现处理器芯片两侧电源阻抗的均衡，可以更好地发挥后级高频电源的性能，改善电源的响应和频率特性，并提高电源的效率。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已揭露的实施例并未限制本发明的范围。相反地，在不脱离本发明的精神和范围内所作的更动与润饰，均属本发明的专利保护范围。