本发明属于电子电路技术，具体的说是涉及一种用于逆变器或dc-dc变换器的减小死区时间的栅驱动电路。
背景技术：
在逆变器或dc-dc变换器中，常使用功率mosfet作为开关器件。上下两个功率mosfet受脉宽调制技术(pulsewidthmodulation,pwm)控制，为了避免上下两个功率mosfet穿通，通常在上下两个功率管控制信号中加入死区时间，在死区时间内两个功率管均不导通，电流通过功率mosfet体二极管进行续流。然而，死区时间的存在造成许多问题，例如死区时间过长会造成输出电流波形的失真，并且造成体二极管导通损耗变大，因此导致了效率下降。
如图1所示，左边为升压斩波电路，右边为三相逆变电路。这两个电路均采用光耦隔离驱动功率mosfet，如图2所示，功率mosfet的栅极受现场可编程逻辑门阵列fpga产生的pwm信号in1和in2控制，fpga产生的pwm信号in1和in2之间会存在一个死区时间tdt，当高侧mosfet和低侧mosfet处于关断状态时，电流会从功率mosfet管的体二极管流动，体二极管导通，即在图2中的tdct1和tdct2时间之内二极管导通产生损耗。
技术实现要素：
针对目前驱动过程中存在的死区时间过长造成的上述问题，本发明提出一种减小死区时间的栅驱动电路，可用于逆变器或dc-dc变换器。
本发明技术方案：
一种减小死区时间的栅驱动电路，用于驱动目标晶体管msh，包括第一电压检测模块、第二电压检测模块、逻辑模块、驱动模块和驱动电阻rg，
所述第一电压检测模块包括第一电压比较器comp1、第一电阻r1、第一电流源i1和第一ndmos管mn1，第一ndmos管mn1的栅极连接电源电压vdd，其漏极作为所述第一电压检测模块的第一输入端并连接所述目标晶体管msh的漏极，其源极连接第一电压比较器comp1的同相输入端；第一电流源i1的正向端连接电源电压vdd，其负向端连接第一电压比较器comp1的反相输入端和第一电阻r1的一端，第一电阻r1的另一端作为所述第一电压检测模块的第二输入端并连接所述目标晶体管msh的源极；第一电压比较器comp1的输出端作为所述第一电压检测模块的输出端；
所述第二电压检测模块包括第二电压比较器comp2、第二电阻r2、第二电流源i2和第二ndmos管mn2，第二ndmos管mn2的栅极连接电源电压vdd，其漏极作为所述第二电压检测模块的第一输入端并连接所述目标晶体管msh的漏极，其源极连接第二电阻r2的一端；第二电压比较器comp2的同相输入端连接第二电阻r2的另一端和第二电流源i2的负向端，其反相输入端作为所述第二电压检测模块的第二输入端并连接所述目标晶体管msh的源极，其输出端作为所述第二电压检测模块的输出端；第二电流源i2的正向端连接电源电压vdd；
所述逻辑模块包括第一触发器、第二触发器、第一反相器g1、第二反相器g2、第一或门g3、第一与门g4、第二与门g5、延时模块和单稳态触发模块，
第一触发器的数据输入端连接电源电压vdd，其时钟输入端连接所述第二电压检测模块的输出端，其复位端连接第一输入信号inl，其输出端q连接单稳态触发模块的输入端；
第二触发器的数据输入端连接电源电压vdd，其时钟输入端连接所述第一电压检测模块的输出端，其复位端连接第一输入信号inl，其输出端q非连接延时模块的输入端和第二与门g5的第一输入端；
第二与门g5的第二输入端连接延时模块的输出端，其输出端连接第一与门g4的第一输入端；
第一反相器g1的输入端连接单稳态触发模块的输出端，其输出端连接第二反相器g2的输入端；
第一或门g3的第一输入端连接第二反相器g2的输出端，其第二输入端连接第二输入信号inh，其输出端连接第一与门g4的第二输入端；
所述驱动模块的输入端连接第一与门g4的输出端，其输出端连接所述驱动电阻rg的一端，所述驱动电阻rg的另一端作为所述栅驱动电路的输出端连接所述目标晶体管msh的栅极。
具体的，所述第一触发器和第二触发器为d触发器。
具体的，所述单稳态触发模块包括第三反相器g6、第四反相器g7、第五反相器g8和第一或非门g9，
第三反相器g6的输入端连接第一或非门g9的第一输入端并作为所述单稳态触发模块的输入端，其输出端连接第四反相器g7的输入端；
第五反相器g8的输入端连接第四反相器g7的输出端，其输出端连接第一或非门g9的第二输入端，第一或非门g9的输出端作为所述单稳态触发模块的输出端。
具体的，所述延时模块包括第一pmos管m1、第一nmos管m2、第二pmos管m3、第二nmos管m4、第三pmos管m5、第三nmos管m6、第四pmos管m7、第四nmos管m8、第一电阻r1和第一电容c1，
第一pmos管m1的栅极连接第一nmos管m2的栅极并作为所述延时模块的输入端，其漏极连接第一nmos管m2的漏极以及第二pmos管m3和第二nmos管m4的栅极，其源极连接第二pmos管m3、第三pmos管m5和第四pmos管m7的源极并连接电源电压vdd；
第三nmos管m6的栅极连接第三pmos管m5的栅极和第二nmos管m4的漏极，其漏极连接第三pmos管m5的漏极以及第四pmos管m7和第四nmos管m8的栅极，其源极连接第一nmos管m2、第二nmos管m4和第四nmos管m8的源极；
第一电阻r1接在第二pmos管m3和第二nmos管m4的漏极之间，第一电容c1接在第二nmos管m4的漏极和源极之间；
第四pmos管m7的漏极连接第四nmos管m8的漏极并作为所述延时模块的输出端。
具体的，所述驱动模块包括偶数个级联的反相器。
具体的，所述目标晶体管msh为功率mosfet或igbt。
本发明的有益效果为：本发明提出的栅驱动电路，可用于逆变器或dc-dc变换器，不外加续流二极管，利用目标功率管的寄生二极管作为续流二极管；通过减小死区时间可降低目标功率管的体二极管导通损耗，有效提高效率；并且在目标功率管开启时具有过流保护功能，防止短路发生，使该电路更加安全可靠。
附图说明
图1是逆变器和dc-dc转换器结构示意图。
图2是采用光耦隔离驱动功率mosfet的电路示意图和时序图。
图3是本发明提供的一种减小死区时间的栅驱动电路的结构示意图。
图4是本发明提供的一种减小死区时间的栅驱动电路的驱动时序图。
图5为实施例中单稳态触发模块的结构示意图。
图6为实施例中延时模块的结构示意图。
图7为实施例中驱动模块的结构示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出的一种减小死区时间的栅驱动电路，可适用于逆变器或dc-dc变换器，用于驱动功率mosfet或igbt，如图3所示，本发明提供的一种减小死区时间的栅驱动电路，用于驱动目标晶体管msh，包括第一电压检测模块、第二电压检测模块、逻辑模块、驱动模块和驱动电阻rg，第一电压检测模块包括第一电压比较器comp1、第一电阻r1、第一电流源i1和第一ndmos管mn1，第一ndmos管mn1的栅极连接电源电压vdd，其漏极作为第一电压检测模块的第一输入端并连接目标晶体管msh的漏极，其源极连接第一电压比较器comp1的同相输入端；第一电流源i1的正向端连接电源电压vdd，其负向端连接第一电压比较器comp1的反相输入端和第一电阻r1的一端，第一电阻r1的另一端作为第一电压检测模块的第二输入端并连接目标晶体管msh的源极；第一电压比较器comp1的输出端作为第一电压检测模块的输出端；第二电压检测模块包括第二电压比较器comp2、第二电阻r2、第二电流源i2和第二ndmos管mn2，第二ndmos管mn2的栅极连接电源电压vdd，其漏极作为第二电压检测模块的第一输入端并连接目标晶体管msh的漏极，其源极连接第二电阻r2的一端；第二电压比较器comp2的同相输入端连接第二电阻r2的另一端和第二电流源i2的负向端，其反相输入端作为第二电压检测模块的第二输入端并连接目标晶体管msh的源极，其输出端作为第二电压检测模块的输出端；第二电流源i2的正向端连接电源电压vdd。第一ndmos管mn1和第二ndmos管mn2的作用为电压钳位管。
第一电压检测模块的两个输入端连接外置的目标晶体管msh的漏极和源极，用于检测外置的目标晶体管msh的寄生二极管的反偏状态，检测是否反偏导通，其阈值电压的值可通过第一电阻r1和第一电流源i1调节，即vth2＝i1×r1。第二电压检测模块的两个输入端连接外置的目标晶体管msh的漏极和源极，用于检测外置的目标晶体管msh的寄生二极管的正偏状态，检测是否正偏导通，其阈值电压的值可通过第二电阻r2和第二电流源i2调节，即vth1＝i2×r2。当目标功率管msh的体二极管正偏导通时，逻辑模块输出高电平，驱动模块开启目标功率管msh；当目标功率管msh的体二极管突然从正偏到反偏时，逻辑模块输出低电平，驱动模块关闭目标功率管msh。
逻辑模块包括第一触发器、第二触发器、第一反相器g1、第二反相器g2、第一或门g3、第一与门g4、第二与门g5、延时模块和单稳态触发模块，第一触发器的数据输入端连接电源电压vdd，其时钟输入端连接第二电压检测模块的输出端，其复位端连接第一输入信号inl，其输出端q连接单稳态触发模块的输入端；第二触发器的数据输入端连接电源电压vdd，其时钟输入端连接第一电压检测模块的输出端，其复位端连接第一输入信号inl，其输出端q非连接延时模块的输入端和第二与门g5的第一输入端；第二与门g5的第二输入端连接延时模块的输出端，其输出端连接第一与门g4的第一输入端；第一反相器g1的输入端连接单稳态触发模块的输出端，其输出端连接第二反相器g2的输入端；第一或门g3的第一输入端连接第二反相器g2的输出端，其第二输入端连接第二输入信号inh，其输出端连接第一与门g4的第二输入端；驱动模块的输入端连接第一与门g4的输出端，其输出端连接驱动电阻rg的一端，驱动电阻rg的另一端作为栅驱动电路的输出端连接目标晶体管msh的栅极。驱动电阻rg可以防止目标晶体管msh驱动时栅极发生谐振。第一输入信号inl和第二输入信号inh都是由外部输入的脉冲宽度调制pwm信号，且第一输入信号inl和第二输入信号inh不可同时都为高电平。
第一触发器和第二触发器可以为d触发器、jk触发器或其他任意触发器，本实施例中使用d触发器。逻辑模块用于控制外置的目标晶体管msh是否导通，驱动模块用于驱动外置的目标晶体管msh的栅极。
如图5所示为单稳态触发模块的一种实现电路结构，包括第三反相器g6、第四反相器g7、第五反相器g8和第一或非门g9，第三反相器g6的输入端连接第一或非门g9的第一输入端并作为单稳态触发模块的输入端，其输出端连接第四反相器g7的输入端；第五反相器g8的输入端连接第四反相器g7的输出端，其输出端连接第一或非门g9的第二输入端，第一或非门g9的输出端作为单稳态触发模块的输出端。
如图6所示为延时模块的一种实现电路结构，包括第一pmos管m1、第一nmos管m2、第二pmos管m3、第二nmos管m4、第三pmos管m5、第三nmos管m6、第四pmos管m7、第四nmos管m8、第一电阻r1和第一电容c1，第一pmos管m1的栅极连接第一nmos管m2的栅极并作为延时模块的输入端，其漏极连接第一nmos管m2的漏极以及第二pmos管m3和第二nmos管m4的栅极，其源极连接第二pmos管m3、第三pmos管m5和第四pmos管m7的源极并连接电源电压vdd；第三nmos管m6的栅极连接第三pmos管m5的栅极和第二nmos管m4的漏极，其漏极连接第三pmos管m5的漏极以及第四pmos管m7和第四nmos管m8的栅极，其源极连接第一nmos管m2、第二nmos管m4和第四nmos管m8的源极；第一电阻r1接在第二pmos管m3和第二nmos管m4的漏极之间，第一电容c1接在第二nmos管m4的漏极和源极之间；第四pmos管m7的漏极连接第四nmos管m8的漏极并作为延时模块的输出端。
驱动模块可由偶数个反相器级联形成，如图7所示为驱动模块的一种实现形式，由四个反相器级联形成，一个反相器包括一个nmos管和一个pmos管。
以驱动功率mosfet为例详细描述本实施例的具体的工作原理：第一电压检测模块检测功率mosfet体二极管漏极与源极之间压差，当功率mosfet漏极与源极之间压差大于vth2时，马上关断功率mosfet，防止功率mosfet管导通时出现短路电流，保护功率mosfet。如图4右边所示的时序图，当外置功率管漏极与源极之间压差大于vth2，第一电压比较器comp1输出高电平，第二触发器的输出端q非从高变低，经过延时dely模块和第二与门g5连接到第一与门g4的输入端，第一与门g4的输出低电平，驱动模块关闭功率mosfet。其中调整vth2大小可通过调节第一电阻r1与第一电流源i1实现，其表达式为：vth2＝i1×r1。
第二电压检测模块检测外置功率mosfet的体二极管是否正偏导通，如图4左边所示的时序图，当外置功率mosfet管漏极与源极之间压差小于vth1时即可认为功率mosfet体二极管已导通，第二电压比较器comp2输出高电平，第一触发器输出端q从低变高，单稳态触发1-shot模块会产生一个宽度为tdt的高脉冲，通过逻辑模块处理后连接到驱动模块输入。驱动模块连接到外置功率mosfet的栅极，功率mosfet开启。当经过tdt的导通时间后，功率mosfet是否继续导通由第二输入信号inh决定。其中调整vth1大小可通过调节第二电阻r2与第二电流源i2实现，其表达式为：vth1＝-i2×r2。
综上，本发明提出了一种适用于逆变器或dc-dc变换器的栅驱动电路，通过减小死区时间可降低功率mosfet体二极管导通损耗，有效提高效率；并且在mosfet开启时具有过流保护功能，防止短路发生，使该电路更加安全可靠。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文方法和结构的步骤顺序、细节及操作做出各种修改、改变和优化。