本发明涉及同步整流器及使用其的电路，特别是涉及自适应调整驱动电压的同步整流控制器及使用其的电路。
背景技术：
许多反激转换器采用二极管整流器来产生dc输出电压。二极管整流器的导通损耗对总功率损耗有显著的影响，在低电压、大电流转换器应用中尤为明显。为了提高效率，越来越多的采用低导通内阻的mos管，来替代二极管，作为整流器，这种方式称之为同步整流器，如图1所示。包括：输入端vin、pwm控制器106、功率mos管101、变压器102、功率mos管103、输出电容c1、同步整流控制器105。其中变压器102包含初级绕组np，次级绕组ns,初级功率mos管101除了包括功率管m1，还包括了寄生二极管d1；功率mos管103除了包括功率管m2，还包括了寄生二极管d2。
图1中，同步整流控制器105通过控制功率mos管103的导通和关断，完成次级绕组ns的电流整流的工作。其工作原理简单描述为，当功率mos管103的漏端电压vds低于von时，同步整流器105通过gate输出较高的电压，这时功率mos管103导通，随着次级绕组ns的电流isec逐渐降低，次级功率mos管103的漏端电压vds＝ids*rds，也逐渐降低，当vds电压接近于阈值电压vaj时，同步整流控制器105的输出电压gate开始降低，直到vds＝vaj。由于初级的功率mos管101的突然导通，当次级绕组ns的电流isec在时间t2处，突然变为0。那么vds＝ids*rds也开始突然上升，当vds＝voff时，同步整流控制器105输出信号gate变为0，把功率mos管103关断。图2为图1中电路工作时的简化时序图。
现有技术中，是当vds＝v2开始时，驱动电压开始降低，维持vds＝vaj，由于vds＝ids*rds。也就是说同步整流器调整驱动电压的时间，依赖于ids*rds的乘积匹配情况，在输出负载变化过大引起isec较大，或者外围mos内阻过大时，同步整流器在关断之前，并没有进行调整驱动电压gate的动作，会出现由于同步整流控制器关断mos管的延时，带来变压器初级次级直通的现象。因此，需要研究如何避免关断mos管的延时。
技术实现要素：
发明目的：本发明的目的是提供一种能够避免关断mos管的延时的自适应调整驱动电压的同步整流控制器及使用其的电路。
技术方案：本发明所述的自适应调整驱动电压的同步整流控制器，包括比较器，比较器的同相输入端输入固定阈值电压von，比较器的反相输入端分别连接比较器的同相输入端、开关的一端和运算放大器的反相输入端，比较器的反相输入端输入固定阈值电压voff，比较器的输出端连接消隐模块的第一输入端，消隐模块的第二输入端分别连接比较器的输出端和rs触发器的复位端，消隐模块的输出端连接rs触发器的置位端，rs触发器的输出端分别连接驱动模块的第一输入端和采样模块的第一输入端，比较器的输出端还连接采样模块的第二输入端，比较器的输出端还连接采样模块的第三输入端，采样模块的输出端连接开关的控制端，开关的另一端分别连接采样电容的一端和运算放大器的同相输入端，采样电容的另一端接地，运算放大器的输出端连接驱动模块的第二输入端。
进一步，所述采样模块包括电流源，电流源的输入端输入固定电压vreg，电流源的输出端连接开关的一端，开关的控制端作为驱动模块的第一输入端，开关的另一端分别连接开关的一端和电容的一端，开关的控制端连接单稳态模块的输出端，单稳态模块的输入端作为采样模块的第二输入端，开关的另一端和电容的另一端均接地，电容的一端还分别连接缓冲器的输入端和开关的一端，开关的控制端连接延时模块的输出端，延时模块的输入端分别连接单稳态模块的输出端和开关的控制端，单稳态模块的输入端作为采样模块的第三输入端，开关的另一端分别连接电容的一端、开关的一端和缓冲器的输入端，电容的另一端和开关的另一端均接地，缓冲器的输出端连接比较器的反相输入端，缓冲器的输出端连接比较器的同相输入端，比较器的输出端连接单稳态模块的输入端，单稳态模块的输出端作为采样模块的输出端。
使用本发明所述的自适应调整驱动电压的同步整流控制器的同步整流电路，包括输入电源vin，输入电源vin的正极连接变压器中初级绕组np的非同名端，变压器中初级绕组np的同名端连接功率mos管的漏极，功率mos管的源极接地，功率mos管的栅极连接pwm控制器，变压器中次级绕组ns的同名端连接输出电容的一端，输出电容的另一端接地，输出电容的另一端还连接功率mos管的源极，功率mos管的漏极连接变压器中次级绕组ns的非同名端，变压器中次级绕组ns的非同名端还分别连接比较器的反相输入端、比较器的同相输入端、开关的一端和运算放大器的反相输入端，功率mos管的栅极连接驱动模块的输出端。
有益效果：本发明公开了一种自适应调整驱动电压的同步整流控制器及使用其的电路，当变压器次级绕组ns的电流isec和功率mos管的内阻变化时，本电路会采样vdet电压形成vadj信号，自适应调整gate信号，从而调整功率mos管的驱动电压，避免功率mos管的关断延时。
附图说明
图1为现有技术中同步整流电路的电路图；
图2为图1中电路工作时的简化时序图；
图3为本发明具体实施方式中同步整流电路的电路图；
图4为图3中电路工作时的简化时序图；
图5为图3中采样模块的电路图；
图6为图3中采样模块工作时的简化时序图。
具体实施方式
图1为现有技术中的同步整流电路的电路图。同步整流控制器105中和本发明具体实施方式一样，也包含了两个比较器、消隐模块、rs触发器和驱动模块，它们的连接关系和本发明具体实施方式一样，因此就没有给出其具体电路图。可见，本发明具体实施方式相对于现有技术的创新主要在于采样模块315、开关318、采样电容317和运算放大器316。
本发明具体实施方式公开了一种自适应调整驱动电压的同步整流控制器305，如图3所示，包括比较器310，比较器310的同相输入端输入固定阈值电压von，比较器310的反相输入端分别连接比较器314的同相输入端、开关318的一端和运算放大器316的反相输入端，比较器314的反相输入端输入固定阈值电压voff，比较器310的输出端连接消隐模块311的第一输入端，消隐模块311的第二输入端分别连接比较器314的输出端和rs触发器312的复位端，消隐模块311的输出端连接rs触发器312的置位端，rs触发器312的输出端分别连接驱动模块313的第一输入端和采样模块315的第一输入端，比较器310的输出端还连接采样模块315的第二输入端，比较器314的输出端还连接采样模块315的第三输入端，采样模块315的输出端连接开关318的控制端，开关318的另一端分别连接采样电容317的一端和运算放大器316的同相输入端，采样电容317的另一端接地，运算放大器316的输出端连接驱动模块313的第二输入端。比较器310输出到消隐模块311的信号为on信号，比较器314输出到消隐模块311的信号为off信号。采样模块315输出到开关318控制端的信号为pulse信号，rs触发器312输出到采样模块315的信号为drv信号。运算放大器316同相输入端输入的信号为vadj信号。
如图5所示，采样模块315包括电流源501，电流源501的输入端输入固定电压vreg，电流源501的输出端连接开关502的一端，开关502的控制端作为驱动模块313的第一输入端，开关502的另一端分别连接开关504的一端和电容505的一端，开关504的控制端连接单稳态模块503的输出端，单稳态模块503的输入端作为采样模块315的第二输入端，开关504的另一端和电容505的另一端均接地，电容505的一端还分别连接缓冲器511的输入端和开关508的一端，开关508的控制端连接延时模块507的输出端，延时模块507的输入端分别连接单稳态模块506的输出端和开关510的控制端，单稳态模块506的输入端作为采样模块315的第三输入端，开关508的另一端分别连接电容509的一端、开关510的一端和缓冲器512的输入端，电容509的另一端和开关510的另一端均接地，缓冲器512的输出端连接比较器513的反相输入端，缓冲器511的输出端连接比较器513的同相输入端，比较器513的输出端连接单稳态模块514的输入端，单稳态模块514的输出端作为采样模块315的输出端。单稳态模块503输出到开关504控制端的信号为on_short信号，单稳态模块506输出到延时模块507输入端的信号为off_short信号，延时模块507输出到开关508控制端的信号为off_delay信号。
本具体实施方式还公开了使用上述自适应调整驱动电压的同步整流控制器305的同步整流电路，如图3所示，包括输入电源vin，输入电源vin的正极连接变压器302中初级绕组np的非同名端，变压器302中初级绕组np的同名端连接功率mos管301的漏极，功率mos管301的源极接地，功率mos管301的栅极连接pwm控制器306，变压器302中次级绕组ns的同名端连接输出电容304的一端，输出电容304的另一端接地，输出电容304的另一端还连接功率mos管303的源极，功率mos管303的漏极连接变压器302中次级绕组ns的非同名端，变压器302中次级绕组ns的非同名端还分别连接比较器310的反相输入端、比较器314的同相输入端、开关318的一端和运算放大器316的反相输入端，功率mos管303的栅极连接驱动模块313的输出端。驱动模块313输出到功率mos管303栅极的信号为gate信号。变压器302中次级绕组ns非同名端输出到比较器310的反相输入端、比较器314的同相输入端、开关318的一端和运算放大器316的反相输入端的信号为vdet信号。
本具体实施方式中同步整流电路工作时的简化时序图如图4所示。当pwm控制器306控制功率mos管301关断之后，也就是从t1时刻开始，变压器302开始退磁，变压器302次级绕组ns的电流isec开始建立，刚开始通过功率mos管303的寄生二极管d2流动，这时vdet信号低于固定阈值电压von，比较器310的输出信号on为高电平，信号on高电平经过消隐模块311后，在t2时刻置位rs触发器312，信号drv变为高电平，驱动模块313输出信号gate开始变为高电压，功率mos管303开始导通，并进入线性区；在t3时刻，采样模块315输出信号pulse为一个高电平的小脉冲，把型号vdet在t3时刻的电压采样到采样电容317上面，电压为vadj。经过t3时刻之后，随着变压器302次级绕组ns电流isec的降低，信号vdet逐渐升高。也就是运算放大器316的反相输入端信号vdet从小于vadj开始逐渐接近同相输入端信号vadj，此时运算放大器316的输出信号进入驱动模块313中，使得驱动模块313的输出信号gate开始降低，功率mos管303的线性区内阻开始增大，直到维持vdet＝isec*rds恒定，开始形成一个负反馈回路。那么随着isec的持续降低，gate信号逐渐降低，功率mos管303开始逐渐从线性区往饱和区过渡。当pwm控制器306开通时，也就是t4时刻，变压器302次级绕组ns的电流isec突然降低，vdet突然升高，当vdet大于固定阈值电压voff时，比较器314输出的信号off变为高电平，从而使得rs触发器312的输出信号drv为低电平，那么驱动模块313的输出信号gate为零电压，使得功率mos管303关断。上述t3时刻，采样模块315输出信号pulse为小脉冲。在t3时刻产生pulse，从t1到t3的时间，与drv信号高电平的时间成一定的比例，实际上也就是t1到t4的时间。本具体实施方式设置为(t3-t1)/(t4-t1)＝1/2
当变压器302次级绕组ns的电流isec和功率mos管303的内阻变化时，本电路会采样vdet电压形成vadj信号，自适应调整gate信号，从而调整功率mos管303的驱动电压，避免功率mos管303的关断延时。
采样模块315中，电容505一端的信号520以及电容509一端的信号521的时序图如图6所示。电容505和电容509的电容值相同。如图3-6所示，on信号上升沿经过单稳态模块503产生on_short信号的高电平脉冲，通过控制开关504对电容505放电。之后drv信号的高电平控制开关502导通，使得电流源501对电容505进行充电，这个时候信号520线性上升直到drv信号的低电平控制开关502截止；而off信号的由低变高使得drv信号由高变低，off信号经过单稳态模块506产生off_short的高电平的脉冲，从而控制开关510的导通，对电容509进行放电；信号off_short的高电平的脉冲经过延时模块507后，产生的信号off_delay的高电平的脉冲通过控制开关508的导通，把电容505和电容509存储的电荷进行平衡分配，因为电容505和电容509的电容值相同，那么电容505和电容509经过平衡分配后的电压等于分配前电压的一半，也就是图6中，v2＝v3＝0.5*v1。那么当下一个周期，电容505重新充电时，当信号520等于信号521也就是电压v2或者v3时，比较器513翻转，那么单稳态模块514输出一个高电平的pulse信号。因为电流源501对电容505进行充电，那么根据电容的有关公式