本发明属于伺服机构领域，尤其涉及多轴机电伺服机构的控制技术。
背景技术
随着强电技术、控制技术以及稀土永磁材料等技术的成熟与进步，促进了机电伺服这一产业的飞速发展，现已经成为航天伺服技术的重要发展方向之一。如今，机电伺服的应用越来越广泛，用户对其集成度要求也越来越高。
现有的机电伺服控制采用处理器(简称dsp)死区生成方法控制伺服作动器，dsp集成了脉宽调制系统(简称pwm)死区生成模块，并通过pwm输出端口输出带有互补死区的pwm信号，dsp的pwm死区生成模块资源及pwm输出端口数量有限，目前仅能输出12路带有互补死区的pwm系统信号，一个dsp仅能驱动两台机电作动器动，限制了单个dsp在多轴机电伺服系统中的应用，而在空间矢量调制算法(svpwm)中控制1台电机需要6路pwm信号，具体为3对带互补死区的pwm信号；控制4台电机运行即需要24路pwm信号,具体为12对带互补死区的pwm信号，现有技术无法实现。
技术实现要素：
(一)解决的技术问题
用于解决现有dsp中pwm信号输出资源不足的问题，采用fpga对dsp输出的pwm进行扩展，将dsp输入的单管pwm信号转换成带互补死区的多路上下桥臂的pwm输出信号给功率驱动电路，驱动多台机电作动器动作。
(二)技术方案
本发明一种机电伺服机构控制方法，控制器通过dsp+fpga双芯片一起控制机电作动器，dsp输出pwm控制信号，输入到fpga，将所有单管pwm信号转换成带互补死区的多路上下桥臂的pwm输出信号，控制伺服作动器。
进一步地，所述单管pwm信号转换成带互补死区的上下桥臂的pwm输出信号，具体流程如下：
a1：fpga芯片设置硬件延时计数器和寄存器，配置死区时间，并对单管pwm信号进行延时，形成相对应的单管pwm延时信号；
a2：利用fpga对单管pwm信号和相对应的单管pwm延时信号进行逻辑与运算和逻辑或非运算，形成带互补死区的pwm输出信号。
进一步地，a1流程如下：
a11：实时采集单管pwm信号的上升沿或下降沿；
a12：当检测到单管pwm信号的上升沿或下降沿后，对上升沿及下降沿进行延时，生成相对应的单管pwm延时信号；
a13：对单管pwm信号和相对应的单管pwm延时信号进行逻辑与运算生成上桥臂信号；
a14：对单管pwm信号和相对应的单管pwm延时信号进行逻辑或非运算生成下桥臂信号。
(三)本发明的有益效果：
本发明通过将dsp的3路pwm输出通过fpga扩展为6路pwm输出，实现3路pwm输出控制3相全桥逆变器，节省3路pwm控制信号，使得1个dsp同时控制多台3相全桥或h桥逆变器，进而驱动多台机电作动器动作。
附图说明
图1多轴机电伺服系统控制方案原理框图；
图2本发明fpga硬件电路原理图；
图3本发明pwm信号死区示意图；
图4本发明pwm信号死区示意图；
图5本发明pwm信号死区生成方法原理图；
图6本发明pwm延时信号生成原理图；
图7fpga控制逻辑及死区输出验证效果图。
具体实施方式
除了下面所述的实施例，本发明还可以有其它实施例或以不同方式来实施。因此，应当知道，本发明并不局限于在下面的说明书中所述或在附图中所示的部件的结构的详细情况。
本发明一种机电伺服机构控制方法，控制器通过dsp+fpga双芯片一起控制机电作动器，dsp输出pwm控制信号，输入到fpga，将所有单管pwm信号转换成带互补死区的多路上下桥臂的pwm输出信号，控制伺服作动器。
所述单管pwm信号转换成带互补死区的上下桥臂的pwm输出信号，具体流程如下：
a1：fpga芯片设置硬件延时计数器和寄存器，配置死区时间，并对单管pwm信号进行延时，形成相对应的单管pwm延时信号；
a2：利用fpga对单管pwm信号和相对应的单管pwm延时信号进行逻辑与运算和逻辑或非运算，形成带互补死区的pwm输出信号。
a1流程如下：
a11：实时采集单管pwm信号的上升沿或下降沿；
a12：当检测到单管pwm信号的上升沿或下降沿后，对上升沿及下降沿进行延时，生成相对应的单管pwm延时信号；
a13：对单管pwm信号和相对应的单管pwm延时信号进行逻辑与运算生成上桥臂信号；
a14：对单管pwm信号和相对应的单管pwm延时信号进行逻辑或非运算生成下桥臂信号。
如图1所示，以基于空间矢量调制算法的四轴机电伺服系统为典型应用进行说明。
一种四轴机电伺服系统包括dsp，对dsp的pwm输出进行扩展，扩展后控制4台电机运行。
如图2，图3所示，一种基于fpga芯片的电路，uf1h中dsp-u1cmd至dsp-w4cmd信号即为dsp输出的pwm控制信号，uf1c和uf1d中dsp_uu1至dsp_wd4为fpga输出的12对、24路带互补死区的pwm信号，pwm_oe1至pwm_oe4为4个驱动器使能信号；uf2为fpga配置电路，由于fpga芯片基于sram工艺，没有内部flash，无法存储程序，需要外扩带有flash的fpga配置电路用于fpga上电复位及加载程序。
所如图4、图5所示，以第一路机电作动器的电机u相为例，dsp-u1cmd为dsp发出的可编程pwm信号，首先利用fpga芯片设置硬件延时计数器和寄存器，用于配置死区时间，并对dsp-u1cmd信号进行延时，形成dsp-u1cmd’信号，然后利用fpga对dsp-u1cmd信号和dsp-u1cmd’信号进行逻辑与运算和逻辑或非运算，分别形成如dsp_uu1和dsp_ud1的带互补死区的pwm输出信号，信号占空比与dsp输入信号占空比基本一致。
如图6所示，具体流程图：
(1).实时采集dsp-u1cmd的上升沿或下降沿；
(2).当检测dsp-u1cmd的上升沿或下降沿后，到对上升沿及下降沿进行延时，生成延时后的信号dsp-u1cmd’；
(3).对dsp-u1cmd信号和dsp-u1cmd’信号进行逻辑与运算生成上桥臂信号dsp_uu1；
(4).对dsp-u1cmd信号和dsp-u1cmd’信号进行逻辑或非运算生成下桥臂信号dsp_ud1。
如图7所示，fpga控制逻辑及死区输出验证效果图，本发明通过建立基于modelsim的仿真测试环境，以验证fpga控制逻辑及死区输出的正确性和可靠性。本发明通过编写testbench脚本文件，产生模拟的pwm输入激励，将产生的激励加入到被测试模块并观察其输出响应，将获得的输出结果与期望值比对，验证模块功能的完整性。模拟的pwm输入激励覆盖全部的可能性，针对边界值、特殊值等情况下的功能逻辑、死区生成进行全方位验证，保证了方法的可靠性。
上面结合附图和实施例对本发明作了详细说明，但是本发明并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化，本发明中未作详细描述的内容均可以采用现有技术。