用于驱动晶体管的过电压保护电路的制作方法

本公开一般地涉及过电压保护电路，并且更特别地涉及被配置成保护脉宽调制(pwm)控制的驱动晶体管的过电压保护电路。

背景技术

在本领域中已知的是提供被耦合到负载电路的低侧驱动晶体管。例如，低侧驱动晶体管可以包括绝缘栅双极晶体管(igbt)且负载电路可以包括谐振回路电路。在图1中图示出此电路配置。谐振回路电路可以例如包括并联耦合的电感和电容。谐振回路电路的第一端子被耦合到dc电源节点。谐振回路电路的第二端子被耦合到igbt的集电极端子。igbt的发射极端子被耦合到参考电源节点(例如，地)。igbt的栅极端子由从栅极驱动器电路输出的驱动信号驱动。栅极驱动器电路可以例如包括如在本领域中已知的图腾柱推挽式驱动电路。栅极驱动器电路被由pwm发生器电路产生的脉宽调制(pwm)控制信号来起动。

在许多应用中，igbt可能由于过电压状况而被损坏。在本领域中需要保护igbt。

技术实现要素：

在实施例中，一种电路包括：驱动晶体管，具有被配置成接收驱动信号的控制端子并具有第一导电端子和第二导电端子，其中所述第一导电端子被配置成用于连接到负载电路；感测电路，被配置成感测跨过第一导电端子和第二导电端子的电压；比较器电路，被配置成将感测的电压与电压阈值相比较，并生成指示过电压状况的信号；以及驱动电路，被配置成响应于脉宽调制(pwm)信号而生成所述驱动信号，所述驱动电路包括响应于指示所述过电压状况的所述信号而被起动以迫使所述驱动晶体管无论pwm信号如何都导通的强制导通电路。

在实施例中，一种方法包括：向驱动晶体管的控制端子施加驱动信号，所述驱动晶体管包括被配置成用于连接到负载电路的导通端子；感测跨过所述第一导电端子和第二导电端子的电压；将感测的电压与电压阈值相比较；响应于所述比较而生成指示过电压状况的信号；以及响应于脉宽调制(pwm)信号而生成所述驱动信号，其中生成还包括响应于指示所述过电压状况的所述信号而迫使所述驱动晶体管导通，而无论所述pwm信号如何。

在实施例中，一种电路包括：驱动晶体管，具有被配置成接收驱动信号的控制端子并具有第一导电端子和第二导电端子，其中所述第一导电端子被配置成用于连接到负载电路；感测电路，被配置成感测跨过所述第一导电端子和所述第二导电端子的电压；比较器电路，被配置成将感测的电压与电压阈值相比较，并生成指示过电压状况的信号；脉宽调制(pwm)信号发生器，被配置成生成pwm信号；以及驱动电路，被配置成如果指示过电压状况的信号未生效(assert)，则响应于所述pwm信号而生成所述驱动信号，并且否则如果指示所述过电压状况的信号被断言，则迫使所述驱动晶体管导通。

附图说明

为了更透彻地理解本公开及其优点，现在将参考结合附图进行的以下描述，在所述附图中：

图1是用于低侧驱动电路的电路图；

图2是用于包括用于过电压保护电路的实施例的低侧驱动电路的电路图；

图3a和3b图示出用于图2的低侧驱动电路的操作波形；

图4是用于包括用于过电压保护电路的实施例的低侧驱动电路的电路图；

图5是用于包括用于过电压保护电路的实施例的低侧驱动电路的电路图；以及

图6是图示出图5的电路的操作的流程图。

具体实施方式

现在参考图2，该图2示出了用于包括用于过电压保护电路12的实施例的低侧驱动电路10的电路图。电路10包括被耦合到负载电路16的低侧驱动晶体管14。例如，低侧驱动晶体管14可以包括绝缘栅双极晶体管(igbt)且负载电路16可以包括谐振回路电路。谐振回路电路可以例如包括并联耦合的电感和电容。谐振回路电路的第一端子被耦合到被配置成接收dc电源电压vdc的dc电源节点。谐振回路电路的第二端子被耦合到igbt14的集电极端子。igbt14的发射极端子被耦合到参考电源节点(例如，地)。igbt的栅极端子由从栅极驱动器电路18输出的驱动信号驱动。栅极驱动器电路18可以例如包括在本领域中已知的图腾柱推挽式驱动器电路。栅极驱动器电路18被由pwm发生器电路24产生的脉宽调制(pwm)控制信号起动。栅极驱动器电路18还包括强制导通电路20，所述强制导通电路20被配置成当由反馈线22上的过电压控制(ovc)信号生效而被起动时，促使栅极驱动器电路18无论pwm控制信号如何都输出迫使igbt14导通的驱动信号。

过电压保护电路12包括由串联连接的电阻器r1和r2形成并被配置成充当电压传感器的电阻分压器电路。电阻分压器电路的一个端子被耦合到igbt14的集电极端子。电阻分压器电路的另一端子被耦合到参考电源节点。因此，跨过电阻分压器电路的电压降等于(或至少表示)跨过igbt14的集电极和发射极端子的电压降(即，电压降等于vce)。电阻分压器电路在电阻器r1和r2的串联连接点处包括分接头节点30。分接头节点30处的电压(v30)是电压vce的一小部分，其中该部分由电阻器r1和r2的电阻值设定。电压v30被施加于比较器电路32的非反相输入端子。比较器32的反相输入端子接收参考电压vref。比较器电路32将电压v30与电压vref相比较，并响应于该比较而在线路22上生成具有逻辑状态的ovc信号。特别地，该ovc信号在电压v30超过电压vref时跳变到逻辑高(即，使其生效)。在优选实施方式中，比较器电路32是迟滞比较器，因此引起ovc信号的状态改变的电压v30与电压vref的比较经受内在迟滞。强制导通电路20响应于ovc信号的生效而操作。当ovc信号是逻辑高时，强制导通电路20促使栅极驱动器电路18迫使驱动信号进入逻辑高状态(并因此使igbt14导通)，而无论接收到的pwm信号的状态如何。

现在参考图3a，该图3a示出了不存在过电压状况的情况下用于低侧驱动电路10的操作波形。第一波形示出了施加于igbt14的控制端子的驱动信号(ds)。igbt14在驱动信号ds为逻辑高时被导通。当igbt导通时，电流通过导电路径从集电极流到发射极。由于负载电路16是谐振回路电路，所以流过igbt14的电流(也称为i14)将斜坡向上直至在驱动信号ds跳变至逻辑低时igbt14截止。在那里，跨过集电极至发射极端子的电压根据负载电路16的谐振特性上升且然后下降。此电压通过在节点30处产生相应电压(称为v30)的电阻分压器电路而被感测。由比较器电路32与参考电压vref相比较正是此电压v30。图3a图示出其中电压v30并未超过参考电压vref的操作状况。在此操作状况下，igbt14的开-关状态仅仅响应于pwm控制信号且ovc信号保持在逻辑低。

现在参考图3b，该图3b示出了在存在过电压状况的情况下用于低侧驱动电路10的操作波形。图3b的波形类似于图3a的那些波形，只是在时间tovc，跨过所述集电极至发射极端子的电压上升而经历过电压状况。作为示例，过电压状况可能由于电压vdc上的瞬态尖峰而出现，或者可能由于电压vdc的增加而出现。这由电压v30超过参考电压vref来表示。在短延迟(时间td)之后，比较器电路32的输出端处的ovc信号改变状态(即，跳变至逻辑高)。强制导通电路20对ovc信号的生效进行响应，并迫使栅极驱动器电路18输出用于驱动信号ds的逻辑高状态(即使pwm信号是逻辑低)。这促使igbt14导通且通过igbt14的电流增加。因为电压v30被示为响应于igbt14导通而下降回到参考电压vref以下，所以过电压状况被抑制。这在过电压上升至超过根据传播延迟或晶体管器件的最大极限而设定的本质裕量之前发生。当电压v30下降回到参考电压vref以下时，比较器电路32的输出使ovc信号跳变回到逻辑低(在时间tf)，并且强制导通电路20被去起动(deactuate)。栅极驱动器电路18然后再次地对pwm信号进行响应。

在图2的实施例中，pwm发生器24包括被配置成响应于ovc信号的逻辑高状态而禁用pwm发生器的操作(即，终止pwm信号的输出)的禁用电路40。因此，pwm信号在时间tovc之后保持逻辑低，并且驱动信号ds在ovc信号跳变回到逻辑低之后保持逻辑低。根据负载电路16的谐振特性，igbt14不再被起动，并且跨过集电极至发射极端子的电压将自行振荡(lefttoringout)。

在如图4中所示的另一实施例中，pwm发生器24包括被配置成响应于ovc信号的逻辑高状态而执行用于pwm发射管求你的软启动操作模式的软启动电路42。因此，pwm信号最初在时间tovc被驱动至逻辑低，并且驱动信号ds在ovc信号跳变回到逻辑低之后跳变至逻辑低。根据负载电路16的谐振特性，igbt14截止，并且跨集电极至发射极端子的电压自行振荡。在延迟时间段之后，在启动期间以减小的pwm占空比重新启动pwm发生器24。在软启动时段结束之后，正常pwm驱动操作继续进行(例如，像在时间tovc之前存在的操作那样)。

在如图5中所示的另一实施例中，pwm发生器24包括过度过电压状况检测电路44，该过度过电压状况检测电路44被配置成响应于其中已使ovc信号生效的事件的数目，而修改由pwm发生器输出的pwm信号的脉冲宽度。因此，pwm信号最初在时间tovc被驱动至逻辑低，并且驱动信号ds在ovc信号跳变回到逻辑低之后保持逻辑低。根据负载电路16的谐振特性，igbt14被截止，并且跨过集电极至发射极端子的电压自行振荡。在延迟时间段之后，pwm发生器24以减小的pwm占空比(例如，在如上文相对于图4所讨论的软启动模式下)重新启动。在软启动时段结束之后，正常pwm驱动操作继续进行。然而，正常操作模式期间的pwm信号的占空比取决于先前已经使ovc信号设置为逻辑高的次数。如果该次数超过第一阈值(th1)，则pwm发生器24将以逐渐减小的占空比生成pwm信号。如果过电压状况持续且该次数超过第二阈值(th2＞th1)，则这指示持续性的问题且pwm发生器的操作被禁用(例如，如上文相对于图3所讨论的)。

现在参考图6，该图6示出了图示出关于执行过度过电压状况检测电路44的图5的电路操作的流程图。pwm发生器24包括被配置成跟踪使ovc信号生效的情况的数目的计数器。该计数器在步骤100中被重置。在步骤102中，pwm发生器等待ovc信号的生效。当使ovc信号生效时，在步骤104中使计数器递增。然后在步骤106中针对第二阈值(th2)进行与存储在计数器中的计数值的比较。如果计数值超过第二阈值，则pwm发生器在步骤108中进入关断或禁用操作模式，其中不生成pmw信号。如果步骤106中的比较未满足，则替代地在步骤110中针对第一阈值(th1)比较计数值。如果计数值超过第一阈值，则pwm发生器在步骤112中逐渐地减小pwm信号的脉冲宽度(占空比)。该过程然后返回到步骤102以等待下一ovc信号的生效。在接收到下一ovc信号生效时，重复步骤106和110的比较过程(在必要时)。随着每次通过步骤110的比较，逐渐地减小pwm信号的占空比。最后，在存在持续性过电压状况(在超过第二阈值时指示)的情况下，将步骤106的比较将被满足并且发生步骤108中的关断。

在一个示例中，将pwm发生器24实现为集成电路器件，诸如微控制器。然后，可以在微控制器上将过度过电压状况检测电路44实现为硬件和软件的混合物。另外，可以用使用硬件或硬件和软件的组合的微控制器来支持用于禁用电路40和软启动电路42的功能。

在图2、4和5中所示的系统的实施方式的示例中，谐振回路电路16的电感器可以包括用于电感加热/烹饪系统的加热线圈。在此类实施方式中，通过igbt14来实现准谐振单开关拓扑结构。源电压vdc的瞬时增加可以导致对igbt14的损坏。ovc信号响应于该瞬态增加的生效通过迫使igbt14导通并将集电极至发射极电压vce减小至过电压阈值以下来保护igbt14。这还导致igbt14的输出电容的放电，该输出电容可能例如在加热/烹饪应用中被充电至过大电压(诸如1150v)。igbt14中的过度耗散和温升可能在接下来的几个循环内存在。为了解决此问题，将ovc信号的生效数目的记录连同被与多个阈值相比较的生效计数一起保持在计数器中。超过第一阈值的计数促使系统逐渐地减小pwm驱动信号的脉冲宽度直至过电压状况不再被触发为止。这允许用户继续使用加热/烹饪应用。如果该计数然后超过第二阈值，则认为过电压状况是持续性的(而不是瞬态的)。加热/烹饪应用的进一步使用可能对用户是具有危险性的，并且因此进行系统操作的关断。实施例因此解决了短期电压瞬态状况以及长期过电压状况，从而使igbt故障的风险最小化。

本领域的技术人员将很容易地认识到可以在保持在本公开的范围内的同时改变材料和方法。还可认识到，本公开提供了除用来举例说明实施例的特定上下文之外的许多可适用的发明构思。因此，所附权利要求书意图在其范围内包括此类过程、机器、制品、物质组成、装置、方法或步骤。