本发明涉及电机控制技术领域，尤其是一种双电机同轴共同控制系统。
背景技术：
多电机共同驱动用于大型负载驱动系统，目的在于减小单电机驱动的功率和传动链体积等，实现多电机转矩均衡共同驱动。
伺服系统单电机驱动控制回路通常包括一个位置控制、一个速度控制和一个转矩控制，如图1所示，单电机速度控制系统包括速度给定单元、速度控制单元、转矩环一、电机一、速度反馈单元一、减速机一和负载等。
数量不同的多电机共同驱动系统中，电机数量变化时，不仅需要更改控制软件，还需要更改系统的硬件配置，过程繁复，系统继承性差，研制周期长。
技术实现要素：
本发明所要解决的技术问题在于，提供一种双电机同轴共同控制系统，能够实现从电机驱动到双电机驱动的快速重构。
为解决上述技术问题，本发明提供一种双电机同轴共同系统，包括：MCU、电机驱动单元、第一电机、第二电机、第一编码器、第二编码器、负载、电流转换单元、速度转换单元、上位机、电源、编码器接口、CAN接口、电源接口、A/D转换通道和脉宽调制接口；电源通过电源接口给系统供电；上位机与MCU通过CAN接口通信，为MCU提供速度给定值；第一编码器和第二编码器连接速度转换单元，经速度转换单元处理后的输出连接编码器接口，MCU的脉宽调制接口的输出连接电机驱动单元，电机驱动单元的输出连接第一电机和第二电机，第一电机与第一编码器相连，第二电机与第二编码器相连，第一电机与第二电机分别接入负载；电流转换单元通过A/D转换通道与MCU相连。
优选的，速度转换单元包括2个速度差分输入、可编程逻辑模块和速度差分输出，2个速度差分输入、速度差分输出均连接到可编程逻辑模块，速度差分输出信号来自于可编程逻辑模块。
优选的，可编程逻辑模块包括2个M/T法测速模块、叠加求平均单元和频率发生器，第一个M/T法测速模块解算第一编码器的速度，第二个M/T法测速模块解算第二编码器的速度；M/T法测速模块解算后的数值传输到叠加求平均单元，叠加求平均单元求出两个电机速度反馈的平均值，将平均值传输给频率发生器，频率发生器模拟增量编码器的速度反馈信号，传输给单片机MCU的编码器接口。
优选的，电流转换单元包括2个电流霍尔传感器和2个运算放大模块，第一电流霍尔传感器的输入与第一电机相连，输出连接到第一运算放大模块的输入，第二电流霍尔传感器的输入与第二电机相连，输出连接到第二运算放大模块的输入；运算放大模块把信号调理后，传输给单片机MCU的A/D转换通道。
优选的，运算放大模块包括第一放大器D1、第一电源E1、第二电源E2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2和第三电容C3；第一放大器D1的电源端连接第一电源E1，第二电阻R2的一端连接第一放大器D1的正相输入端，第一电阻R1和第一电容C1构成一阶低通滤波器对输入信号进行滤波并与第二电阻R2的另一端连接，第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、电源二E2、第三电容C3构成偏置电路，使电流为0A时经过电流霍尔传感器转换成的电压信号经过运算放大模块调理后输出为单片机MCU的A/D转换基准源电压的一半，第一放大器D1的反相输入端与偏置电路连接，放大器的输出端与第三电阻R3的一端连接。
本发明的有益效果为：本发明在单电机控制基础上通过设计转换器实现速度反馈叠加求平均，重构系统速度回路，控制系统包括回路架构无需改变，进而实现双电机控制系统的快速重构，缩短系统开发周期，调试方便。
附图说明
图1为本发明单电机控制结构示意图。
图2为本发明双电机同轴共同控制系统的结构示意图。
图3为本发明速度转换单元的电路示意图。
图4为本发明可编程逻辑模块的功能模块示意图。
图5为本发明电流转换单元的电路示意图。
图6为本发明运算放大单元的电路示意图。
具体实施方式
如图2所示，一种双电机同轴共同控制系统，包括：MCU、电机驱动单元、第一电机、第二电机、第一编码器、第二编码器、负载、电流转换单元、速度转换单元、上位机、电源、编码器接口、CAN接口、电源接口、A/D转换通道和脉宽调制接口；电源通过电源接口给系统供电；上位机与MCU通过CAN接口通信，为MCU提供速度给定值；第一编码器和第二编码器连接速度转换单元，经速度转换单元处理后的输出连接编码器接口，MCU的脉宽调制接口的输出连接电机驱动单元，电机驱动单元的输出连接第一电机和第二电机，第一电机与第一编码器相连，第二电机与第二编码器相连，第一电机与第二电机分别接入负载；电流转换单元通过A/D转换通道与MCU相连。
如图3所示为速度转换单元电路设计图，包括2个速度差分输入、速度差分输出；第一速度差分输入连接到第一编码器，第二速度差分输入连接到第二编码器；第一速度差分输入、第二速度差分输入的输出连接到可编程逻辑模块；速度差分输出信号来自可编程逻辑模块。
如图4所示为可编程逻辑模块内部功能框图，可编程逻辑模块包括速度平均单元，速度平均单元包括2个M/T法测速模块、叠加求平均单元、频率发生器，第一个M/T法测速模块用于解算第一编码器的速度，第二个M/T法测速模块用于解算第二编码器的速度；M/T法测速模块解算后的数值传输到叠加求平均单元，叠加求平均单元求出和速度值，除以2，得出两个电机速度反馈的平均值，将平均值传输给频率发生器，频率发生器模拟增量编码器的速度反馈信号，传输给单片机MCU的编码器接口。
如图5所示为电流转换单元，包括2个电流霍尔传感器、2个运算放大模块，第一电流霍尔传感器的输入与第一电机相连，输出连接到第一运算放大模块的输入，第二电流霍尔传感器的输入与第二电机相连，输出连接到第二运算放大模块的输入；运算放大模块把信号调理后，传输给单片机MCU的A/D转换通道。
如图6所示为电流转换单元中运算放大模块的电路原理图，包括第一放大器D1、第一电源E1、第二电源E2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2和第三电容C3。第一放大器D1设置有正相输入端、反相输入端、输出端和电源端，电源端接第一电源E1，第二电阻R2的一端与第一放大器D1的正相输入端连接，第一电阻R1和第一电容C1构成一阶低通滤波器对输入信号进行滤波并与第二电阻R2的一端连接，第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、电源二E2、第三电容C3构成偏置电路，使电流为0A时经过电流霍尔传感器转换成的电压信号经过运算放大单元调理后输出为单片机MCU的A/D转换基准源电压的一半，第一放大器D1的反相输入端与偏置电路连接，第一放大器D1的输出端与第三电阻R3的一端连接。
本发明在单电机控制基础上通过设计转换器实现速度反馈叠加求平均，重构系统速度回路，控制系统包括回路架构无需改变，进而实现双电机控制系统的快速重构，缩短系统开发周期，调试方便。