一种太阳能并网电站微能量回收系统的制作方法

本实用新型属于太阳能光伏发电技术领域，尤其涉及一种太阳能并网电站微能量回收系统。

背景技术：

光伏并网发电系统中，光伏组件阵列发出的直流电通过并网逆变器逆变为交流电后送入电网。启动功率是并网逆变器的重要参数，只有当光伏阵列的发电功率大于启动功率时，并网逆变器才能开始正常工作，将光伏阵列发出的电能送入电网；当光伏阵列的发电功率小于启动功率时，并网逆变器只能处于待机状态，不执行逆变功能，光伏阵列发出的电能只能浪费掉。在许多情况下光伏阵列接收到的光照强度为弱光强度，包括：（1）时间因素的影响，主要是在早晨和傍晚时间段内，太阳处于偏向正东或正西的方位，而光伏组件的安装朝向一般都是正南方位，所以由于受到太阳光入射角度的影响，光伏组件接收到的太阳能较少；（2）气象因素的影响，在阴天、沙尘、雾霾、雨雪等气象条件下，大气层外的太阳光由于受到云层、灰尘的影响，被大量折射、散射或吸收了，到达地表的太阳能较少；（3）由于光伏阵列周围障碍物的阴影遮挡、冬季积雪覆盖、光伏电池板内部隐裂等原因，光伏组件发出的电能较微弱。上述各种条件下光伏阵列的输出功率都往往达不到并网逆变器的启动功率，并网逆变器无法正常运行，光伏阵列所产生的微能量不能被利用，直接降低了系统的发电量。目前对于这种情况，只能通过降低并网逆变器启动功率的设定值，以减少弱光条件下发电量的损失。但由于在启动功率较低的情况下，并网逆变器易受到输入功率波动的干扰而频繁启动或停止，直接影响发电系统和电网的稳定性，所以启动功率设定值的下降空间有限，低于启动功率设定值的微能量无法被利用。

技术实现要素：

本实用新型就是针对上述问题，提供一种太阳能并网电站微能量回收系统。

为实现上述目的，本实用新型采用如下技术方案，本实用新型包括辐照强度检测电路、485通信电路、开关量输出控制电路、键盘电路、LCD显示屏电路和主控CPU电路，其结构要点辐照强度检测电路的信号输出端口与主控CPU电路的信号输入端口相连，485通信电路的信号传输端口分别与主控CPU电路的信号传输端口、并网逆变器和储能逆变器的信号传输端口相连，主控CPU电路的控制信号输出端口与开关量输出控制电路的控制信号输入端口相连，键盘电路的控制信号输出端口与主控CPU电路的控制信号输入端口相连，LCD显示屏电路的信号传输端口分别与主控CPU电路的信号传输端口、LCD液晶显示屏的信号传输端口相连；所述键盘电路的控制信号输入端口与键盘的控制信号输出端口相连。

作为一种优选方案，本实用新型所述辐照强度检测电路为由辐照强度检测芯片内部的光强度传感器检测环境辐照强度模拟信号，并将辐照强度模拟信号通过检测芯片内部的模数转换器变为数字信号；

所述485通信电路为由主控CPU通过收发器芯片读取并网逆变器工作状态参数，并对并网逆变器和储能逆变器进行实时控制；

所述开关量输出控制电路为由主控CPU的IO口输出开关量控制信号，经过光耦隔离后控制主电气回路中的继电器，从而控制发电系统的工作模式。

作为一种优选方案，本实用新型所述键盘电路和LCD显示屏电路的功能是设置回收系统的控制参数，包括巡检间隔时间和辐照度阈值，并通过LCD屏在线查看系统的工作状态和各参数的历史数据；

主控CPU电路采集环境辐照强度值，读取并网逆变器工作状态参数值，对并网逆变器和储能逆变器进行实时控制。

作为另一种优选方案，本实用新型所述主控CPU电路包括系统时钟电路、程序下载与在线仿真电路、主控CPU和电源转换电路，主控CPU端口分别与系统时钟电路端口、程序下载与在线仿真电路端口相连，电源转换电路为主控CPU和电路中其它需要3.3V电源供电的芯片供电。

作为另一种优选方案，本实用新型所述主控CPU采集环境辐照强度值，读取并网逆变器工作状态参数值和输出开关量控制信号。

作为另一种优选方案，本实用新型所述主控CPU采用STM32F103RCT6芯片U3。

作为另一种优选方案，本实用新型所述系统时钟电路包括电容C6、电容C7、晶振Y1、电阻R7，晶振Y1一端分别与电容C6一端、电阻R7一端、U3的5脚相连，电容C6另一端分别与地线、电容C7一端相连，电容C7另一端分别与晶振Y1另一端、电阻R7另一端、U3的6脚相连。

作为另一种优选方案，本实用新型所述电容C6、C7采用20pF电容，晶振Y1采用8MHz晶振。

作为另一种优选方案，本实用新型所述程序下载与在线仿真电路包括电阻R1～R6、电容C1、接插口J1，电阻R1一端分别与电源VCC3.3V、电阻R2的一端、电阻R3的一端、电阻R4的一端、电阻R5的一端、电容C1的一端、接插口J1的1脚、接插口J1的2脚相连，电阻R1的另一端分别与接插口J1的15脚、U3的7脚相连，电阻R2的另一端与接插口J1的13脚相连，电阻R3的另一端与接插口J1的7脚相连，电阻R4的另一端与接插口J1的5脚相连，电阻R5的另一端与接插口J1的3脚相连，电容C1的另一端接地，电阻R6一端与接插口J1的9脚相连，电阻R6的另一端接地，接插口J1的4脚分别与接插口J1的6、8、10、12、14、16、18、20脚相连，接插口J1的20脚接地。

作为另一种优选方案，本实用新型所述电阻R1～R6采用10K欧姆电阻，电容C1采用0.1μF电容。

作为另一种优选方案，本实用新型所述电源转换电路包括电解电容C2和C5、电容C3和C4、电源转换芯片U1、接插口J2，电解电容C2的正极分别与电源VCC5V、电容C3的一端、U1的3脚、接插口J2的1脚相连，电解电容C2的负极分别与电容C3的另一端、U1的1脚、电容C4的一端、电解电容C5的负极、接插口J2的2脚相连，U1的1脚接地，电解电容C5的正极分别与电容C4的另一端、U1的2脚、电源VCC3.3V相连。

作为另一种优选方案，本实用新型所述电容C2、C5采用10μF电解电容，电容C3、C4采用0.1μF电容，电源转换芯片采用AMS1117-3.3。

作为一种优选方案，本实用新型所述辐照强度检测电路包括电容C8和C9、电阻R8和R9、辐照强度检测芯片U2、接插口J3，电容C8的一端分别与电源VCC3.3V、U2的1脚、接插口J3的1脚相连，电容C8的另一端分别与U2的2脚、U2的3脚、接插口J3的2脚相连，U2的3脚接地，电阻R8的一端分别与电阻R9的一端、VCC3.3V、U2的5脚、电容C9的一端相连，电阻R8的另一端与U2的6脚、接插口J3的3脚相连，电阻R9的另一端与U2的4脚、接插口J3的4脚相连，电容C9的另一端接地。

作为另一种优选方案，本实用新型所述电容C8、C9采用0.1μF电容，电阻R8、R9采用10K欧姆电阻，辐照强度检测芯片采用BH1750FVI。

作为另一种优选方案，本实用新型所述键盘电路包括电阻R11～R15、排阻RA1、接插口J4，接插口J4的1～5脚分别与排阻RA1的2～6脚、U3的20～23、41脚对应连接，接插口J4的6脚通过电阻R11与U3的39脚相连，接插口J4的7脚通过电阻R12与U3的40脚相连，接插口J4的8脚通过电阻R13与U3的51脚相连，接插口J4的9脚通过电阻R14与U3的52脚相连，接插口J4的10脚通过电阻R15与U3的53脚相连，排阻RA1的1脚与电源VCC相连。

作为另一种优选方案，本实用新型所述电阻R11～R15采用20欧姆电阻，排阻RA1采用1K*5排阻。

作为另一种优选方案，本实用新型所述LCD显示屏电路包括电阻R16～R19、NPN三极管Q1、液晶显示屏U4，U4的12～18脚分别与U3的9～11、24～25、37～38脚对应相连，U4的19脚与U3的26脚相连，U4的20脚通过电阻R19分别与电阻R18一端、U4的4脚相连，电阻R18另一端分别与电源VCC3.3V、U4的3脚相连；

U4的21脚与NPN三极管Q1的发射极相连，NPN三极管Q1的集电极分别与电源VCC3.3V、电阻R16一端相连，电阻R16另一端分别与电阻R17一端、U3的27脚相连，电阻R17另一端与NPN三极管Q1的基极相连；

U4的22、1、2脚接地，U4的11脚与U3的8脚相连，U4的10脚与U3的54脚相连，U4的8～5脚分别与U3的62、61、57、28脚对应连接。

作为另一种优选方案，本实用新型所述电阻R16、R17采用820欧姆电阻，电阻R18采用51K欧姆电阻，电阻R19采用6K欧姆电阻，NPN三极管Q1采用9014型三极管。

作为另一种优选方案，本实用新型所述键盘采用5×5的键盘。

作为另一种优选方案，本实用新型所述LCD液晶显示屏采用240×64像素的LCD液晶显示屏LM24064DFC。

作为另一种优选方案，本实用新型所述开关量输出控制电路包括TLP521-4芯片U5～U6、电阻R20～R25、接插口J5，U5的2、4、6、8脚分别与U3的29、30、33、34脚对应相连，U5的1脚通过电阻R20与电源VCC3.3V相连，U5的3脚通过电阻R21与电源VCC3.3V相连，U5的5脚通过电阻R22与电源VCC3.3V相连，U5的7脚通过电阻R23与电源VCC3.3V相连，U5的16、14、12、10脚均与电源VOUT相连，U5的15、13、11、9脚分别与接插口J5的2～5脚对应相连，接插口J5的1脚与电源VOUT相连；

U6的2、4脚分别与U3的35、36脚对应相连，U6的1脚通过电阻R24与电源VCC3.3V相连，U6的3脚通过电阻R25与电源VCC3.3V相连，U6的16、14脚均与电源VOUT相连，U6的15、13脚分别与接插口J5的6、7脚对应相连。

作为另一种优选方案，本实用新型所述电阻R20～R25采用300欧姆电阻。

作为另一种优选方案，本实用新型所述485通信电路包括SP3485芯片U7～U8、电阻R26～R29、接插口J6～J7，U7的1脚与U3的43脚相连，U7的2脚分别与U7的3脚、U3的44脚相连，U7的4脚与U3的42脚相连，U7的5脚接地，U7的6脚通过电阻R27与J6的2脚相连，U7的7脚通过电阻R26与J6的1脚相连，U7的8脚与电源VCC3.3V相连；

U8的1脚与U3的17脚相连，U8的2脚分别与U8的3脚、U3的15脚相连，U8的4脚与U3的16脚相连，U8的5脚接地，U8的6脚通过电阻R28与J7的2脚相连，U8的7脚通过电阻R29与J7的1脚相连，U8的8脚与电源VCC3.3V相连。

其次，本实用新型所述电阻R26～R29采用20欧姆电阻。

另外，本实用新型开始工作时，先用键盘设定系统初始参数，包括巡检间隔时间、辐照度阈值Rth1、Rth2等，进入循环程序执行步骤，采集环境辐照强度值R，对于符合R<Rth1的情况，表示环境辐照强度过低，闭合KA，断开KB，停止并网发电并停止微能量收集，然后进入巡检间隔时间等待；对于符合Rth2>R> Rth1的情况，表示环境辐照强度达到微能量收集功率要求，但没达到并网发电功率要求，断开KA并闭合KB，CPU控制储能逆变器开始工作，进入微能量收集模式，并网逆变器不工作；对于符合R> Rth2的情况，闭合KA并断开KB，CPU控制并网逆变器开始工作，进入并网发电模式；然后CPU通过485通信线路读取并网逆变器工作状态Tss，对于符合Tss=1的情况，表示并网逆变系统工作正常，进入巡检间隔时间等待；对于符合Tss=0的情况，表示并网逆变器出现故障，此时断开KA并闭合KB，CPU通过485通信线路控制储能逆变器进入并网发电+储能模式，这种情况下虽然由于并网逆变器出现故障无法正常发电，但利用储能逆变器支路的运行可使光伏阵列发出的电能存储起来或并网发电，每隔一定时间重复上述循环程序执行步骤进行微能量收集。

本实用新型有益效果。

本实用新型包括辐照强度检测电路、485通信电路、开关量输出控制电路、键盘电路、LCD显示屏电路、主控CPU电路，通过辐照强度检测电路可实时检测环境辐照强度，通过485通信电路、开关量输出控制电路可对并网逆变器和储能逆变器进行实时控制，并控制发电系统的工作模式，实现对光伏阵列发出的微弱电能进行收集和利用。

本实用新型安装简便、低成本、安全可靠。

本实用新型使用时，将辐照强度检测电路固定在室外与光伏组件相同安装角度的平面上，不能受到遮挡；将并网逆变器和储能逆变器的485通信口通过屏蔽双绞线与回收系统的485通信接口相连；将发电系统中并网逆变器前端的继电器和储能逆变器前端的继电器的输入控制端口通过线缆与回收系统的开关量输出控制端口相连。系统结构简单，对于光伏并网发电系统具有较好的适用性。回收系统成本低，对光伏系统的运行具有较大实用价值。

附图说明

下面结合附图和具体实施方式对本实用新型做进一步说明。本实用新型保护范围不仅局限于以下内容的表述。

图1为本实用新型的电路原理框图；

图2为本实用新型与光伏阵列的连接示意图；

图3-1、3-2为本实用新型的具体电路原理图a；

图4-1、4-2为本实用新型的具体电路原理图b；

图5为本实用新型的控制程序流程框图。

具体实施方式

如图所示，本实用新型包括辐照强度检测电路、485通信电路、开关量输出控制电路、键盘电路、LCD显示屏电路和主控CPU电路，辐照强度检测电路的信号输出端口与主控CPU电路的信号输入端口相连，485通信电路的信号传输端口分别与主控CPU电路的信号传输端口、并网逆变器和储能逆变器的信号传输端口相连，主控CPU电路的控制信号输出端口与开关量输出控制电路的控制信号输入端口相连，键盘电路的控制信号输出端口与主控CPU电路的控制信号输入端口相连，LCD显示屏电路的信号传输端口分别与主控CPU电路的信号传输端口、LCD液晶显示屏的信号传输端口相连；所述键盘电路的控制信号输入端口与键盘的控制信号输出端口相连。

所述辐照强度检测电路通过光强度传感器检测环境辐照强度，将辐照强度模拟信号通过芯片内部的模数转换器变为数字信号；

所述485通信电路为由主控CPU通过收发器芯片读取并网逆变器工作状态参数，并对并网逆变器和储能逆变器进行实时控制；

所述开关量输出控制电路为由主控CPU输出开关量控制信号，经过光耦隔离后控制电力回路中的继电器，从而控制发电系统的工作模式；

所述键盘电路和LCD显示屏电路的功能用于设置回收系统的控制参数，包括巡检间隔时间、辐照度阈值等，并可以通过LCD屏在线查看系统的工作状态和各参数的历史数据；

主控CPU电路采集环境辐照强度值，读取并网逆变器工作状态参数值，对并网逆变器和储能逆变器进行实时控制。

本实用新型回收系统可在弱光条件下将光能转变为电能存储起来，能够最大程度地对光伏阵列发出的电能进行收集和利用。

采用定时巡检方法检测环境辐照强度；通过判断辐照强度值所处的阈值区间范围及并网逆变器的工作状态，从而控制发电系统进入待机模式、微能量收集模式、并网发电模式、并网发电+储能模式。

所述主控CPU电路包括系统时钟电路、程序下载与在线仿真电路、主控CPU和电源转换电路，主控CPU端口分别与系统时钟电路端口、程序下载与在线仿真电路端口相连，电源转换电路为主控CPU和电路中其它需要3.3V电源供电的芯片供电。

所述主控CPU通过I²C接口通信采集环境辐照强度信号，通过串行接口通信读取并网逆变器工作状态参数值并对并网逆变器和储能逆变器进行实时控制，通过IO口输出开关量控制信号。

所述主控CPU采用STM32F103RCT6芯片U3。STM32F103RCT6芯片通过I²C接口通信，通过串行接口通信，通过IO口输出开关量控制信号。本实用新型采用STM32F103RCT6作为CPU进行信号采集、数据处理与实时控制，该芯片的内部硬件资源最多可满足对5个光伏并网发电系统进行微能量收集，如果需要同时对更多个光伏并网发电系统进行微能量收集，可通过增加外围电路或选用内部硬件资源更多的芯片。

所述系统时钟电路包括电容C6、电容C7、晶振Y1、电阻R7，晶振Y1一端分别与电容C6一端、电阻R7一端、U3的5脚相连，电容C6另一端分别与地线、电容C7一端相连，电容C7另一端分别与晶振Y1另一端、电阻R7另一端、U3的6脚相连。

所述电容C6、C7采用20pF电容，晶振Y1采用8MHz晶振。

所述程序下载与在线仿真电路包括电阻R1～R6、电容C1、接插口J1，电阻R1一端分别与电源VCC3.3V、电阻R2的一端、电阻R3的一端、电阻R4的一端、电阻R5的一端、电容C1的一端、接插口J1的1脚、接插口J1的2脚相连，电阻R1的另一端分别与接插口J1的15脚、U3的7脚相连，电阻R2的另一端与接插口J1的13脚相连，电阻R3的另一端与接插口J1的7脚相连，电阻R4的另一端与接插口J1的5脚相连，电阻R5的另一端与接插口J1的3脚相连，电容C1的另一端接地，电阻R6一端与接插口J1的9脚相连，电阻R6的另一端接地，接插口J1的4脚分别与接插口J1的6、8、10、12、14、16、18、20脚相连，接插口J1的20脚接地。

所述电阻R1～R6采用10K欧姆电阻，电容C1采用0.1μF电容。

所述电源转换电路包括电解电容C2和C5、电容C3和C4、电源转换芯片U1、接插口J2，电解电容C2的正极分别与电源VCC5V、电容C3的一端、U1的3脚、接插口J2的1脚相连，电解电容C2的负极分别与电容C3的另一端、U1的1脚、电容C4的一端、电解电容C5的负极、接插口J2的2脚相连，U1的1脚接地，电解电容C5的正极分别与电容C4的另一端、U1的2脚、电源VCC3.3V相连。

所述电容C2、C5采用10μF电解电容，电容C3、C4采用0.1μF电容，电源转换芯片采用AMS1117-3.3。

所述辐照强度检测电路包括电容C8和C9、电阻R8和R9、辐照强度检测芯片U2、接插口J3，电容C8的一端分别与电源VCC3.3V、U2的1脚、接插口J3的1脚相连，电容C8的另一端分别与U2的2脚、U2的3脚、接插口J3的2脚相连，U2的3脚接地，电阻R8的一端分别与电阻R9的一端、VCC3.3V、U2的5脚、电容C9的一端相连，电阻R8的另一端与U2的6脚、接插口J3的3脚相连，电阻R9的另一端与U2的4脚、接插口J3的4脚相连，电容C9的另一端接地。

所述电容C8、C9采用0.1μF电容，电阻R8、R9采用10K欧姆电阻，辐照强度检测芯片采用BH1750FVI。

所述键盘电路包括电阻R11～R15、排阻RA1、接插口J4，接插口J4的1～5脚分别与排阻RA1的2～6脚、U3的20～23、41脚对应连接，接插口J4的6脚通过电阻R11与U3的39脚相连，接插口J4的7脚通过电阻R12与U3的40脚相连，接插口J4的8脚通过电阻R13与U3的51脚相连，接插口J4的9脚通过电阻R14与U3的52脚相连，接插口J4的10脚通过电阻R15与U3的53脚相连，排阻RA1的1脚与电源VCC相连。键盘电路通过接插口J4连接5×5的键盘。电阻R11～R15起到按键防抖功能。

所述电阻R11～R15采用20欧姆电阻，排阻RA1采用1K*5排阻。

所述LCD显示屏电路包括电阻R16～R19、NPN三极管Q4、液晶显示屏U4，U4的12～18脚分别与U3的9～11、24～25、37～38脚对应相连，U4的19脚与U3的26脚相连，U4的20脚通过电阻R19分别与电阻R18一端、U4的4脚相连，电阻R18另一端分别与电源VCC3.3V、U4的3脚相连；

U4的21脚与NPN三极管Q1的发射极相连，NPN三极管Q1的集电极分别与电源VCC3.3V、电阻R16一端相连，电阻R16另一端分别与电阻R17一端、U3的27脚相连，电阻R17另一端与NPN三极管Q1的基极相连；

U4的22、1、2脚接地，U4的11脚与U3的8脚相连，U4的10脚与U3的54脚相连，U4的8～5脚分别与U3的62、61、57、28脚对应连接。

所述电阻R16、R17采用820欧姆电阻，电阻R18采用51K欧姆电阻，电阻R19采用6K欧姆电阻，NPN三极管Q1采用9014型三极管。

所述键盘采用5×5的键盘。

所述LCD液晶显示屏采用240×64像素的LCD液晶显示屏LM24064DFC。

所述开关量输出控制电路包括TLP521-4芯片U5～U6、电阻R20～R25、接插口J5，U5的2、4、6、8脚分别与U3的29、30、33、34脚对应相连，U5的1脚通过电阻R20与电源VCC3.3V相连，U5的3脚通过电阻R21与电源VCC3.3V相连，U5的5脚通过电阻R22与电源VCC3.3V相连，U5的7脚通过电阻R23与电源VCC3.3V相连，U5的16、14、12、10脚均与电源VOUT相连，U5的15、13、11、9脚分别与接插口J5的2～5脚对应相连，接插口J5的1脚与电源VOUT相连；

U6的2、4脚分别与U3的35、36脚对应相连，U6的1脚通过电阻R24与电源VCC3.3V相连，U6的3脚通过电阻R25与电源VCC3.3V相连，U6的16、14脚均与电源VOUT相连，U6的15、13脚分别与接插口J5的6、7脚对应相连。

由STM32F103RCT6的29、30、33、34、35、36六个引脚输出的开关量驱动光耦，从而控制1#～3#三个发电系统电气回路中的六个继电器。

所述电阻R20～R25采用300欧姆电阻。

所述485通信电路包括SP3485芯片U7～U8、电阻R26～R29、接插口J6～J7，U7的1脚与U3的43脚相连，U7的2脚分别与U7的3脚、U3的44脚相连，U7的4脚与U3的42脚相连，U7的5脚接地，U7的6脚通过电阻R27与J6的2脚相连，U7的7脚通过电阻R26与J6的1脚相连，U7的8脚与电源VCC3.3V相连；

U8的1脚与U3的17脚相连，U8的2脚分别与U8的3脚、U3的15脚相连，U8的4脚与U3的16脚相连，U8的5脚接地，U8的6脚通过电阻R28与J7的2脚相连，U8的7脚通过电阻R29与J7的1脚相连，U8的8脚与电源VCC3.3V相连。

所述电阻R26～R29采用20欧姆电阻。

如图5所示，本实用新型开始工作时，先用键盘设定系统初始参数，包括巡检间隔时间、辐照度阈值Rth1、Rth2等，进入循环程序执行步骤，采集环境辐照强度值R，对于符合R<Rth1的情况，表示环境辐照强度过低，闭合KA，断开KB，停止并网发电并停止微能量收集，然后进入巡检间隔时间等待；对于符合Rth2>R> Rth1的情况，表示环境辐照强度达到微能量收集功率要求，但没达到并网发电功率要求，断开KA并闭合KB，CPU控制储能逆变器开始工作，进入微能量收集模式，并网逆变器不工作；对于符合R> Rth2的情况，闭合KA并断开KB，CPU控制并网逆变器开始工作，进入并网发电模式；然后CPU通过485通信线路读取并网逆变器工作状态Tss，对于符合Tss=1的情况，表示并网逆变系统工作正常，进入巡检间隔时间等待；对于符合Tss=0的情况，表示并网逆变器出现故障，此时断开KA并闭合KB，CPU通过485通信线路控制储能逆变器进入并网发电+储能模式，这种情况下虽然由于并网逆变器出现故障无法正常发电，但利用储能逆变器支路的运行可使光伏阵列发出的电能存储起来或并网发电，每隔一定时间重复上述循环程序执行步骤进行微能量收集。

本实用新型使用时，将辐照强度检测电路固定在室外与光伏组件相同安装角度的平面上，不能受到遮挡；将并网逆变器和储能逆变器的485通信口用屏蔽双绞线与回收系统的485通信接口相连；将发电系统中并网逆变器前端的继电器和储能逆变器前端的继电器的输入控制端口通过线缆与回收系统的开关量输出控制端口相连（如图2）。

可以理解的是，以上关于本实用新型的具体描述，仅用于说明本实用新型而并非受限于本实用新型实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本实用新型进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本实用新型的保护范围之内。