基于FPGA的电力电子变换器的控制方法以及系统与流程

本公开涉及电力电子领域，具体而言，涉及一种基于fpga的电力电子变换器的控制方法以及系统。

背景技术：

随着社会对电力的需求与日俱增，大量无功和非线性设备接入电网，由此引发各种电能质量问题，影响负载正常工作。

电力电子变换器中有源电力滤波器(activepowerfilter，apf)具有体积小、动静态性能良好等优点，是一种较为理想的谐波抑制和无功补偿设备。apf的控制算法主要包括电网相位锁定、谐波电流检测、谐波电流跟踪控制、直流母线电压控制等，其运算量较大，实时性要求高。目前的apf多采用数字信号处理器(digitalsignalporcessor，dsp)作为处理器，但是dsp固有的顺序指令执行方式与程序中断执行机制，制约了数字控制系统的控制算法执行速度，影响apf的实时补偿效果。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种基于fpga的电力电子变换器的控制方法以及系统，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

根据本公开的一个方面，提供一种基于fpga的电力电子变换器的控制方法，包括：

模块化ip核构建步骤，按照预设的功能核构建复杂度将基于fpga的ip核设置为多级模块化ip核；

电流指令值生成步骤，根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值；

预控制指令生成步骤，将所述电流指令值转换为基波dq旋转坐标系下的电流指令并进行指令综合，将基波dq坐标系下的电流指令输送至所述模块化ip核实现pwm调制。

在本公开的一种示例性实施例中，所述模块化ip核构建步骤包括：

按照预设的功能核构建复杂度将ip核设置为三级参数化ip核；其中：

第一级模块包括：基本运算模块、三角函数表模块、计数器、译码器中的至少一个模块；

第二级模块根据第一级模块搭建而成，包括pi控制器、低通滤波器、坐标变换模块、pwm调制模块中的至少一项；

第三级模块，通过调用第一级模块和第二级模块控制闭环控制模块，所述闭环控制模块包括电压电流双闭环、锁相环、谐波电流控制模块中的至少一项。

在本公开的一种示例性实施例中，所述模块化ip核构建步骤还包括运算单元时序调整步骤：

根据有限状态机控制计算时序，通过对基本运算单元的分时复用调整对运算单元时序。

在本公开的一种示例性实施例中，所述模块化ip核构建步骤还包括控制策略调整步骤：

所述基于fpga的ip核中的控制策略执行顺序包括：

ad采样处理、读取采样数据并对采样数据校准、锁相环、直流母线电压控制和谐波三角函数综合查表策略并行执行、奇次谐波电流控制并行、电流指令综合、pwm调制。

在本公开的一种示例性实施例中，所述模块化ip核构建步骤还包括基于fpga的小数乘法运算调整步骤：

确定最小的小数量化位数，对小数乘数进行二进制量化处理；

将量化后的小数进行乘法运算的到二进制乘积；

按照所述二进制乘积的最右侧位第0位，以二进制量化倍数位为起点，以ip核数据接口位数为长度，截取二进制值，作为fpga乘法运算结果。

在本公开的一种示例性实施例中，所述电流指令值生成步骤还包括：

控制低通滤波器滤除负载谐波电流与有源电力滤波器输出的补偿电流做差变换的直流量中的交流量；

将直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值。

在本公开的一种示例性实施例中，所述预控制指令生成步骤还包括：

将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合时，当n

次谐波为正序谐波，由谐波旋转坐标系到基波dq旋转坐标系的变换矩阵

为：

当n次谐波为负序谐波，由谐波旋转坐标系到基波dq旋转坐标系的变换矩阵为：

在本公开的一个方面，提供一种基于fpga的电力电子变换器的控制系统，其特征在于，所述系统包括：

模块化ip核构建模块，用于按照预设的功能核构建复杂度将基于fpga的ip核设置为多级模块化ip核；

电流指令值生成模块，用于根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值；

预控制指令生成模块，用于将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合的电流指令，将基波dq坐标系下的电流指令输送至所述模块化ip核实现基于fpga的电力电子变换器的控制。

本公开提供的基于fpga的电力电子变换器的控制方法，按照预设的功能核构建复杂度将基于fpga的ip核设置为多级模块化ip核；根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值；将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合的电流指令，将基波dq坐标系下的电流指令输送至所述模块化ip核实现基于fpga的电力电子变换器的控制。一方面，本公开在单片fpga中实现了完整的apf谐波电流分频控制，另一方面，还提升控制算法执行速度以及有源电力滤波器的实时补偿效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。

图1示出了根据本公开一示例性实施例的基于fpga的电力电子变换器的控制方法的流程图；

图2示出了根据本公开一示例性实施例的基于谐波同步旋转坐标系的谐波电流分频控制模型的示意框图；

图3示意性示出了根据本公开一示例性实施例的单同步参考坐标系三相数字锁相环控制框图；

图4示意性示出了根据本公开一示例性实施例的参数化pi控制器ip核的示意图；

图5示意性示出了根据本公开一示例性实施例的电力电子三级ip核库的示意图；

图6a-6b示意性示出了根据本公开一示例性实施例的数据量化位数与数据精度及fpga资源开销的关系图；

图7示意性示出了根据本公开一示例性实施例的并行模式下clark变换ip核硬件结构图；

图8示出了根据本公开一示例性实施例的clark变换ip核串行运算优化示意图；

图9示意性示出了根据本公开一示例性实施例的三相锁相环硬件结构图；

图10示意性示出了根据本公开一示例性实施例的基本运算单元分时复用控制器；

图11示意性示出了根据本公开一示例性实施例的apf控制策略执行顺序与执行时间分布图；

图12示出了根据本公开一示例性实施例的基于fpga的电力电子变换器的控制系统图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

在本示例实施例中，首先提供了一种基于fpga(field－programmablegatearray，现场可编程门阵列)的电力电子变换器的控制方法，该方法可以应用于fpga，参考图1中所示，该基于fpga的电力电子变换器的控制方法可以包括以下步骤：

模块化ip核构建步骤s110，按照预设的功能核构建复杂度将基于fpga的ip核(intellectualpropertycore，知识产权核)设置为多级模块化ip核；

电流指令值生成步骤s120，根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值；

预控制指令生成步骤s130，将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合的电流指令，将基波dq坐标系下的电流指令输送至所述模块化ip核实现基于fpga的电力电子变换器的控制。

本公开提供的基于fpga的电力电子变换器的控制方法，按照预设的功能核构建复杂度将基于fpga的ip核设置为多级模块化ip核；根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值；将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合的电流指令，将基波dq坐标系下的电流指令输送至所述模块化ip核实现基于fpga的电力电子变换器的控制。一方面，本公开在单片fpga中实现了完整的谐波电流分频控制，另一方面，还提升控制算法执行速度以及有源电力滤波器的实时补偿效果。

在模块化ip核构建步骤s110中，可以按照预设的功能核构建复杂度将基于fpga的ip核设置为多级模块化ip核。

在本发明示例性实施方式中，所述模块化ip核构建步骤包括：

按照预设的功能核构建复杂度将ip核设置为三级参数化ip核；其中：

第一级模块包括：基本运算模块、三角函数表模块、计数器、译码器中的至少一个模块；

第二级模块根据第一级模块搭建而成，包括pi控制器、低通滤波器、坐标变换模块、pwm调制模块中的至少一项；

第三级模块，通过调用第一级模块和第二级模块控制闭环控制模块，所述闭环控制模块包括电压电流双闭环、锁相环、谐波电流控制模块中的至少一项。

在本发明示例性实施方式中，以apf等电力电子变换器的控制策略为例，采用整体化的设计方式通过算法的整体优化在理论上可以更好的优化硬件资源利用，但是极大的增加了设计难度，并且不利于调试。采用模块化的设计方式，对单个ip核进行设计核验证，再通过顶层调用的方式实现完整的控制策略，可以简化设计流程，提高设计效率。

根据电力电子变换器的特点，本文针对模块的划分遵循以下基本原则：功能完整性和独立性。模块的输入输出要具有明确的意义，同级各模块间避免功能耦合，以减少模块被调用时不必要的资源浪费。

根据控制框图，三相锁相环可以划分为四个主要模块：clarke变换ip核、park变换ip核、pi控制器ip核和积分器ip核。经过模块划分，控制框图的控制任务被分解多个子任务。

fpga的设计本质上是硬件设计，相比于dsp的软件设计方式，硬件设计的专用性更强，改变算法中的参数会直接改变最终设计所呈现的硬件结构。为了使专用硬件单元具有通用性，以适应不同的控制参数和数据位宽，将可变参数与ip核的数据位宽设计为generic类型，在ip核被调用时，设置参数表就可以实现对其硬件结构的重构，在硬件设计体系下实现类似软件函数调用的功能。

将设计的参数化ip核按照其功能核构成的复杂程度进行分类，建立三级参数化ip核库所示。第一级为基础模块，包括基本运算模块、三角函数表模块、计数器、译码器等；第二级模块由第一级模块搭建而成，包括电力电子变换器中常用的pi控制器、低通滤波器、坐标变换模块、pwm调制模块等；第三级为控制环路，通过调用第二级和第一级模块实现较为完整的闭环控制模块如电压电流双闭环、锁相环、谐波电流控制模块等。最终设计只需在顶层例化所需的参数化ip核，用搭积木的方式实现基于fpga的高实时性电力电子变换器数字控制系统。

在本发明示例性实施方式中，所述模块化ip核构建步骤还包括基于fpga的小数运算调整步骤：

确定最小的小数量化位数，对小数乘数进行二进制量化处理；

将量化后的小数进行乘法运算的到二进制乘积；

按照所述二进制乘积的最右侧位第0位，以二进制量化倍数位为起点，以ip核数据接口位数为长度，截取二进制值，作为fpga乘法运算结果。

在本发明示例性实施方式中，所述模块化ip核构建步骤还包括运算单元时序调整步骤：

根据有限状态机控制计算时序，通过对基本运算单元的分时复用调整对运算单元时序。

在本发明示例性实施方式中，所述模块化ip核构建步骤还包括控制策略调整步骤：

所述基于fpga的ip核中的控制策略执行顺序包括：

ad采样处理、读取采样数据并对采样数据校准、锁相环、直流母线电压控制和谐波三角函数综合查表策略并行执行、奇次谐波电流控制并行、电流指令综合、pwm调制。优选地，奇次谐波为6k±1次谐波。

在本发明示例性实施方式中，控制策略进行模块划分并分别进行设计，表1为包括ad芯片采样控制在内的所有主要ip核，及其执行时间。ip核执行时间可通过状态机的状态数与工作频率计算得到。

表1apf控制使用的主要ip核

图11为fpga中apf控制策略的执行顺序与执行时间分布图，图中由左至右为控制策略的执行顺序，由ad采样至完成svpwm调制共需要13.28μs。当补偿的谐波次数增加，只需并行增加谐波电流控制ip核，并在谐波三角函数查找表ip核中增加查表状态，根据增加的补偿谐波数目在电流指令综合模块中增加加法计算次数。由于三角函数查表操作与直流母线电电压控制并行执行，且后者执行时间远远大于查表操作，因此在一定范围增加查表次数并不会增加额外的计算时间。在电流指令综合ip核中，每增加一次加法计算，需要给状态机增加两个状态，在50mhz时钟下，增加的计算延迟仅为40ns。

在载波周期中合理选择计算开始的时间点(开启ad采样的时间点)，最大限度的减小系统延迟。计算开始时刻选取如图4所示，本文所使用fpga的系统频率为50mhz，系统开关频率为20khz，载波计数器为0～1250的增减计数器，在载波零点更新pwm。将控制策略的计算时间换算为系统时钟周期，则完成计算共需要664个时钟周期，为保证pwm的更新不会延时一个载波周期，计算开始的极限时刻为载波减计数至1250-664＝586，由于对各模块的执行时间计算只计算了时序电路部分，纯组合逻辑部分的时间延迟难以准确估计，同时ad采样部分的时间并不完全受fpga控制，因此本公开在计算开始时间的选取上留有足够的裕量，在载波计数器减计数值至800时开始控制策略计算，则系统实际计算频率可以达到62.5khz。

在电流指令值生成步骤s120中，可以根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值。

在本发明示例性实施方式中，假设负载侧为六脉波整流电路，负载电流中只含有6k±1次谐波。基波电流可以表示为

根据基波电流表达式，可以分别得出6k±1次谐波的数学表达式，6k+1次谐波的数学表达式表达式为

6k-1次谐波表达式为

t3s/2r为基波由abc静止坐标系到dq旋转坐标系的变换矩阵

式中

同理可以推导谐波由abc静止坐标系到dq旋转坐标系的变换矩阵。

当n次谐波为正序谐波，n次谐波电流由abc静止坐标系到dq旋转坐标系的变换矩阵为

当n次谐波为正序谐波，n次谐波电流由abc静止坐标系到dq旋转坐标系的变换矩阵为

将负载电流与apf输出的补偿电流做差后进行步骤s110的坐标变换后，控制低通滤波器滤除负载谐波电流与有源电力滤波器输出的补偿电流做差并经同步旋转坐标变换后总电流中的交流量；将直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值。

在预控制指令生成步骤s130中，可以将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合的电流指令，将基波dq坐标系下的电流指令输送至svpw调制模块ip核实现基于fpga的电力电子变换器的控制。

将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合时，当n次谐波为正序谐波，由谐波旋转坐标系到基波dq旋转坐标系的变换矩阵为：

当n次谐波为正序谐波，由谐波旋转坐标系到基波dq旋转坐标系的变换矩阵为

当n次谐波为负序谐波，由谐波旋转坐标系到基波dq旋转坐标系的变换矩阵为

基于上述推导，基于谐波同步旋转坐标系的谐波电流分频控制框图如图2所示。由两部分组成：一个直流母线电压和基波电流控制环及一组谐波电流控制。直流电压控制环和基波电流控制环负责稳定直流侧电压和基波电流稳定，谐波电流控制环跟踪控制各次谐波电流。

以下结合附图，并以三相数字锁相环的设计为例进行具体说明。

图3为单同步旋转坐标系锁相环的控制框图，根据该控制框图，三相锁相环可以划分为四个主要模块：clarke变换ip核、park变换ip核、pi控制器ip核和积分器ip核。经过模块划分，图3控制框图的控制任务被分解多个子任务。

为了使专用硬件单元具有通用性，以适应不同的控制参数和数据位宽，将可变参数与ip核的数据位宽设计为generic类型，在ip核被调用时，设置参数表就可以实现对其硬件结构的重构，在硬件设计体系下实现类似软件函数调用的功能。

图4为本文设计的参数化pi控制器ip核。将设计的参数化ip核按照其功能核构成的复杂程度进行分类，建立三级参数化ip核库如图5所示。第一级为基础模块，包括基本运算模块、三角函数表模块、计数器、译码器等；第二级模块由第一级模块搭建而成，包括电力电子变换器中常用的pi控制器、低通滤波器、坐标变换模块、pwm调制模块等；第三级为控制环路，通过调用第二级和第一级模块实现较为完整的闭环控制模块如电压电流双闭环、锁相环、谐波电流控制模块等。最终设计可以只需在顶层例化所需的参数化ip核，用搭积木的方式实现基于fpga的高实时性电力电子变换器数字控制系统。

电力电子变换器的控制策略中，经常出现含有小数的乘法运算，以下举例进行具体说明fpga内对小数乘法得运算。

如交流电压采样范围为±500v，对应16位ad采样值范围-32767～32767，假设当前电压1v，将该值与做乘法，结果应为

首先对进行量化处理，如式(9)所示，q为量化后的值，用16位有符号二进制数表示为0110111011011010。

将量化后的数据与ad采样值相乘。当实际电压值为1v，根据上述关系ad采样值为0000000001000010，用十进制表示为65，表示为

r＝q×65＝1844570(10)

对于二进制乘法，乘积的数据位数等于两个乘数为数之和，因此将r用32位有符号二进制数表示为00000000000111000010010101011010。为了保证计算过后的数据位数一致，因此需要对乘法结果进行截断，取32位结果中的16位。由于的量化过程将其放大了2¹⁴，导致乘积也被放大了相同的倍数，以二进制数最右侧位第0位，取第14～30位数据00000000001110000作为结果，十进制表示为112，对应实际值1.709,误差1.3％。随着量化位数的增加，即放大倍数的增大，计算误差逐渐减小，但是占用的资源也随之增加。

图6a-6b示出了数据量化位数与数据精度及fpga资源开销的关系，如图6a-6b所示因此在小数量化时要遵循数据位数最小化原则：在数据精度满足要求的前提下选择最小的量化位数，以节省fpga资源开销。

fpga高效并行执行算法本质上是通过硬件逻辑资源换取计算速度。

apf谐波电流分频控制策略较为复杂，在设计中要充分考虑fpga资源的分配利用。通过合理设计控制策略中各部分的串并行关系，对硬件资源进行分时复用，利用有限的硬件逻辑资源设计出高效的专用控制器。均衡考虑fpga硬件资源开销与计算速度，本文在算法优化中遵循以下原则：在同一模块中，尽量使用串行执行方式，在顶层调用时根据运算速度的需求选择串行或并行的执行方式。

仍以三相数字锁相环中的clarke变换模块和锁相环的整体设计为例，说明算法优化过程进行。根据式(11)clark变换需要进行5次乘法、3次减法。

通过合并同类项进行化简后如式(12)需要计算3次乘法、2次减法、和1次加法。

对于二进制补码运算，乘可以用右移操作代替，实际操作中可以直接舍掉最低位并在最高位补符号位。经过算法优化，clark模块在fpga中的硬件结构设计如图7所示的并行模式下clark变换ip核硬件结构图，需要2个乘法器、2个减法器和1个加法器。

在图7硬件结构基础上，利用有限状态机(finite-statemachine，fsm)控制计算时序，通过对基本运算单元的分时复用，进一步减少资源占用。如图8所示clark变换ip核串行运算优化，step1和step2共用一个减法器，step2和step3共用一个乘法器。优化后的clarke变换模块只需要占用1个乘法器、1个加法器和1个减法器的硬件资源。

基于上述算法优化方式对其余ip核进行设计，并在三相锁相环ip核顶层进行调用，采用搭积木的方式构建完整的三相锁相环ip核结构如图9所示。各ip核均带有计算完成标志位flag，由fsm控制，当计算完成，状态机将其置‘1’并保持两个时钟周期，后续相邻ip核对该标志位进行不间断扫描读取，收到flag＝‘1’后将标志位mark置‘1’，并启动状态机的运算流程。

图9中基本运算单元分时复用控制器为一个多路选择器，其结构如图10所示。通过mark的位选将基本运算单元的使用权分配给各ip核。经过算法优化，整个锁相环模块仅使用1个加法器、1个减法器及1个乘法器，在本文所使用的50mhz系统时钟下，计算时间仅为1100ns。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

此外，在本示例实施例中，还提供了一种基于fpga的电力电子变换器的控制系统。参照图12所示，该基于fpga的电力电子变换器的控制系统，可以包括模块化ip核构建模块1201、电流指令值生成模块1202以及预控制指令生成模块1203，其中：

模块化ip核构建模块1201，用于按照预设的功能核构建复杂度将基于fpga的ip核设置为多级模块化ip核；

电流指令值生成模块1202，用于根据同步旋转坐标变换策略将负载谐波电流与有源电力滤波器输出的补偿电流差值变换为直流量，并将所述直流量的值作为误差信号输送至pi控制器，得到谐波旋转坐标系下的电流指令值；

预控制指令生成模块1203，用于将所述电流指令值转换为基波dq旋转坐标系下进行电流指令综合的电流指令，将基波dq坐标系下的电流指令输送至svpwm调制模块。

上述中各基于fpga的电力电子变换器的控制装置模块的具体细节已经在对应的基于fpga的电力电子变换器的控制方法中进行了详细的描述，因此此处不再赘述。

应当注意，尽管在上文详细描述中提及了基于fpga的电力电子变换器的控制系统的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施例、完全的软件实施例(包括固件、微代码等)，或硬件和软件方面结合的实施例，这里可以统称为“电路”、“模块”或“系统”。

通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施例的方法。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。