三电平一体式SiC-Mosfet驱动系统及驱动控制方法与流程

本发明属于牵引逆变技术领域，尤其涉及一种三电平一体式sic-mosfet驱动系统及驱动控制方法。

背景技术：

目前，大功率三电平逆变器多采用si-igbt作为核心功率器件，相比于si-igbt，sic-mosfet具有高耐压、低阻抗以及低开关损耗，可大幅减少功率模组的功率损耗，因此，可采用sic-mosfet替代si-igbt作为三电平逆变器的核心功率器件。但sic-mosfet相比于si-igbt其短路耐受能力较低，si-igbt短路耐受能力约为10us，sic-mosfet其短路耐受能力仅约3us，因此，sic-mosfet的短路保护成为三电平一体式sic-mosfet驱动系统设计的难点。且由于sic-mosfet开关速度快，且关断时di/dt值大，约为si-igbt的几倍至几十倍，易产生过压损坏功率器件或造成较大的电磁干扰。同时，i型三电平电路需满足“先关外管，再关内管”以及“先开内管，再开外管”的通断时序控制条件，否则单管将承受整个母线电压导致损坏。因此，sic-mosfet在短路时刻需要保证系统在3us内完全关断，且又需符合正常关断顺序。

同时，现有的三电平逆变器的驱动板多采用一对一模式设计，每个sic-mosfet各采用一套驱动板，驱动设计复杂，不利于实现同时驱动多个模块工作。且现有驱动器提供的内管关断电路，虽然能有效抑制sic-mosfet关断时的过电压应力，但分级关断时后导致关断时间延长，不能控制多个sic-mosfet在3us短路时间内安全关断。

因此，有必要对现有的i型三电平逆变器的驱动系统进行改进，以满足sic-mosfet的短路保护与分级关断要求。

技术实现要素：

本发明针对采用sic-mosfet的i型三电平逆变器驱动设计，提供了一种三电平一体式sic-mosfet驱动系统及驱动控制方法，采用一体式驱动板设计，通过处理器对sic-mosfet模块的驱动信号进行统一判断，保证了sic-mosfet在短路耐受时间内安全关断。

为了实现上述目的，本发明提供了一种三电平一体式sic-mosfet驱动系统，包括sic-mosfet模块、栅极驱动板以及控制板，所述sic-mosfet模块包括由上桥臂sic-mosfet组成的第一模块、由下桥臂sic-mosfet组成的第二模块、以及由连接上、下桥臂两个中性点的sic-mosfet组成的第三模块，所述第一模块、第二模块以及第三模块均安装有独立的栅极驱动板；所述控制板通过绝缘连接柱安装在各栅极驱动板上。

优选的，所述控制板上集成有处理器，处理器将sic-mosfet模块状态上传至主控单元，并接收主控单元反馈的外部控制信号，经逻辑处理后，向栅极驱动板发送脉冲通断控制信号；所述处理器包括外部信号处理单元、内部信号处理单元、脉冲判断单元以及栅极驱动执行单元；所述外部信号处理单元、内部信号处理单元分别与脉冲判断单元连接，所述脉冲判断单元与栅极驱动板执行单元连接；

所述内部信号处理单元接收sic-mosfet模块的状态信息，并进行故障判断与关断等级判断，输出故障判断信息与关断等级信息至脉冲判断单元；

所述外部信号处理单元接收外部控制信号，并进行逻辑互补判断、开关时序判断后，输出至脉冲判断单元；

所述脉冲判断单元接收外部信号处理单元输出的外部控制信号、以及内部信号处理单元输出的故障判断信息与关断等级信息后，生成脉冲通断控制信号传输至栅极驱动板执行单元；

所述栅极驱动板执行单元将脉冲通断控制信号发送至栅极驱动板，控制各sic-mosfet的通断。

优选的，所述栅极驱动板上集成有短路保护电路；所述短路保护电路包括短路判断电路，所述短路判断电路用于判断sic-mosfet短路，包括采样电阻rs、分压电阻r1与比较器a1，分压电阻r1输入端连接采样电阻rs，分压电阻r1输出端连接至比较器a1“+”极端，比较器a1输出端接入处理器；镜像电流检测端子连接至sic-mosfet的源极，采样电阻rs连接至镜像电流检测端子及漏极；栅极驱动电路输入端连接至处理器，输出端连接至sic-mosfet的栅极。

优选的，所述短路保护电路还包括分级判断电路，所述分级判断电路用于判断sic-mosfet的分级关断，包括分压电阻r2与比较器a2、以及分压电阻r3与比较器a3；分压电阻r2输入端连接采样电阻rs，分压电阻r2输出端连接至比较器a2“+”极端，比较器a2输出端接入处理器；分压电阻r3输入端连接采样电阻rs，分压电阻r3输出端连接至比较器a3“+”极端，比较器a3输出端接入处理器。

优选的，所述栅极驱动板上还集成有栅极驱动电路，所述栅极驱动电路包括接触器k1、k2、k3，以及关断电阻r_off1、r_off2、r_off3；接触器k1与关断电阻r_off1串联后接入sic-mosfet的栅极，接触器k2与关断电阻r_off2串联后接入sic-mosfet的栅极，接触器k3与关断电阻r_off3串联后接入sic-mosfet的栅极。

优选的，所述栅极驱动板上还集成有源箝位电路实现过压保护，所述有源钳位电路包括与sic-mosfet的栅极-源极并联的上拉箝位二极管。

优选的，所述控制板上还集成有dc/dc电源单元与欠压检测单元，所述dc/dc电源单元包括高频隔离变压器，用于接收外部直流供电电压，经过高频隔离变压器转换为各逻辑器件所需的电源电压以及sic-mosfet驱动控制电压；所述欠压检测单元用于检测一次侧电源与二次侧电源欠压故障，并输出欠压故障信息至处理器。

优选的，所述控制板上还集成有接口单元，所述接口单元包括光信号输入接口与光信号输出接口；所述处理器通过接口单元与主控单元通信。

本发明还提供了一种采用所述的三电平一体式sic-mosfet驱动系统的驱动控制方法，包括：

检测采样电阻rs两端的实时电压v_s，根据实时电压v_s调节栅极驱动电路；

将实时电压v_s分别与参考电压v_ref、v_shut1、v_shut2进行比较，输出短路故障信息与等级判断信息，其中v_shut1>v_shut2；

若v_s>v_ref,则比较器a1电平翻转，比较器a1输出短路故障信息至处理器；若v_s>v_shut1,则比较器a2电平翻转，比较器a2输出等级判断信息至处理器；若v_s>v_shut2,则比较器a3电平翻转，比较器a3输出等级判断信息至处理器；

处理器进行逻辑判断处理，输出脉冲通断控制信号pwm_off1、pwm_off2、pwm_off3，控制不同阻值的关断电阻r_off1、r_off2或r_off3接入sic-mosfet栅极，进行多级软关断栅极信号。

优选的，系统正常运行且无故障时，对外部控制信号进行互补判断，判断第一模块外管sic-mosfet与第二模块内管sic-mosfet的外部控制信号是否取反，第一模块内管sic-mosfet与第二模块外管sic-mosfet外部控制信号是否取反；

若取反，则进一步进行开关时序判断，判断是否为先关断外管sic-mosfet、再关断内管sic-mosfet，是否为先开通内管sic-mosfet，再开通外管sic-mosfet，若满足通断时序控制条件，则输出外部控制信号；

根据sic-mosfet模块的状态信息，判断故障类型：sic-mosfet模块的状态信息包括短路故障信息、等级判断信息以及欠压故障信息；

若故障类型判断为短路故障、电源故障或超温故障，则输出相应故障判断信息；否则进行关断等级判断，输出关断等级信息；

根据外部控制信号、故障判断信息与关断等级信息，生成脉冲通断控制信号，控制各sic-mosfet的通断。

与现有技术相比，本发明的优点和积极效果在于：

本发明针对采用sic-mosfet的i型三电平逆变器驱动设计，提供了三电平一体式sic-mosfet驱动系统。以单相逆变器设计为例，与原采用一对一设计的驱动相比，本发明驱动系统采用一体化设计，集成了sic-mosfet模块、栅极驱动板、控制板，控制板上集成有fpga芯片，栅极驱动板上集成有栅极驱动电路与短路保护电路。模块化程度高，结构紧凑、模块化体积小，装配方便，整个驱动系统可作为标准模块简化设计。

同时，本发明还提供了相应的驱动控制方法，在sic-mosfet发生短路时，短路保护电路能够检测出短路故障并进行分级判断，fpga芯片对各sic-mosfet的驱动信号进行统一判断，采用分级关断策略，在内管故障时，可直接按内外管关断顺序关断；在外管故障时，fpga控制先关断外管，后关断内管。保证sic-mosfet在短路耐受时间内安全关断，使系统在降低关断损耗的情况下，充分降低了di/dt值，降低了系统过电压和电磁干扰。

附图说明

图1为i型三电平电路结构图；

图2为本发明的驱动系统结构图；

图3为栅极驱动板的等效电路原理图；

图4为fpga运行故障处理控制流程图；

图5为内管短路时，系统测试结果图；

其中，1-sic-mosfet模块、11-第一模块、12-第二模块、13-第三模块、2-栅极驱动板、3-控制板、31-fpga。

具体实施方式

以下结合附图对本发明的具体实施方式进行进一步的描述。

本发明针对采用sic-mosfet的i型三电平逆变器驱动设计，提供了一种驱动系统。参考图1、图2所示，图1为单相i型三电平电路，以单相i型三电平电路驱动设计为例，驱动系统包括sic-mosfet模块1、栅极驱动板2以及控制板3，sic-mosfet模块1包括由上桥臂sic-mosfet组成的第一模块11、由下桥臂sic-mosfet组成的第二模块12、以及由连接上、下桥臂两个中性点的sic-mosfet组成的第三模块13，即功率器件ia、ib组成第一模块11，ic、id组成第二模块12，ta、tb组成第三模块13，第一模块11、第二模块12以及第三模块13均安装有独立的栅极驱动板2。栅极驱动板2焊接在各sic-mosfet模块上，栅极驱动2上集成有短路保护电路、栅极驱动电路与有源箝位电路等，为对应的sic-mosfet模块提供镜像电流检测、栅极驱动以及过压保护等功能。控制板3插接各栅极驱动板2上，并通过绝缘连接柱进行固定。控制板3上集成有dc/dc电源单元、接口单元、欠压检测单元以及fpga芯片31等，fpga处理器将sic-mosfet模块状态通过接口单元上传至主控单元，并接收主控单元反馈的外部控制信号，经逻辑处理后，向栅极驱动板2发送脉冲通断控制信号，控制各sic-mosfet的通断。

与原采用一对一设计的驱动相比，本实施例的驱动系统采用一体化设计，集成了sic-mosfet模块1、栅极驱动板2、控制板3，控制板3上集成有fpga芯片31，栅极驱动板上集成有栅极驱动电路与短路保护电路。该结构简单紧凑、减少在各板之间连接的插接件以及线束，集成化程度高、模块化体积小，连接安装方便，同时提高了驱动板的可靠性。

具体的，因为sic-mosfet芯片的可承受短路耐受时间较短(3us)，如果采用传统的退饱和电压检测的方法，很难保证在如此短的时间内关断，因此，为了减少短路发生时的响应时间和降低短路能量，采用独立的电流检测端子检测通过sic-mosfet的镜像电流i_s，过流保护阈值可以任意调整，且在驱动电路中可采用合适的关断电阻用于短路关断。同时，对于i型三电平电路，须同时考虑内外管的关断时序，保证sic-mosfet在短路耐受时间内安全关断。

实际设计中，由于ta、tb组成第三模块13只使用其二极管功能,其处于永久关闭状态。因此，在sic-mosfet发生单管短路、直通短路或桥臂短路时，控制板只需要控制第一模块11与第二模块12的sic-mosfet的关断，即ia、ib与ic、id的关断控制。

因此，对于短路保护电路，本实施例中具体设计为用于判断sic-mosfet短路的短路判断电路以及用于判断sic-mosfet分级关断的分级关断电路。参考图3所示，短路判断电路包括采样电阻rs、分压电阻r1与比较器a1，其中，分压电阻r1输入端连接采样电阻rs，分压电阻r1输出端连接至比较器a1“+”极端，比较器a1输出端接入fpga处理器；镜像电流检测端子连接至sic-mosfet的源极，采样电阻rs连接至镜像电流检测端子，采样电阻rs接漏极。镜像电流检测端子连接至sic-mosfet的源极，使电流检测端子的电流和主电路电流成一定比例。采样电阻rs两端的电压v_s可以用于短路检测，可以通过选择合适的采样电阻rs设置需要的过流保护阈值。

进一步参考图3所示，分级判断电路包括分压电阻r2与比较器a2、以及分压电阻r3与比较器a3；分压电阻r2输入端连接采样电阻rs，分压电阻r2输出端连接至比较器a2“+”极端，比较器a2输出端接入fpga处理器；分压电阻r3输入端连接采样电阻rs，分压电阻r3输出端连接至比较器a3“+”极端，比较器a3输出端接入fpga处理器。同时，相应的栅极驱动电路可以通过设计相应的关断电阻接入sic-mosfet的栅极，实现软关断控制。具体的，栅极驱动电路包括接触器k1、k2、k3，以及关断电阻r_off1、r_off2、r_off3；接触器k1与关断电阻r_off1串联后接入sic-mosfet的栅极，接触器k2与关断电阻r_off2串联后接入sic-mosfet的栅极，接触器k3与关断电阻r_off3串联后接入sic-mosfet的栅极。

以sic-mosfetia为例，本实施例中通过镜像电流检测端子进行过流检测及短路保护功能，镜像电流检测端子连接ia的源极。根据采样电阻rs调节ia源极的参考电压。将检测采样电阻rs两端的电压v_s，与参考电压v_ref比较，检测系统是否出现短路故障。若v_s电压大于参考电压v_ref时(即通过模块的电流超过阈值)，比较器a1电平翻转，驱动器的过电流保护功能开启，并输出故障状态信号fault_ia，传输到fpga。fpga得到相关信号后通过逻辑处理依次封锁脉冲并软关断栅极信号，从而保护sic模块。

同时，虽然驱动器自带内管分级关断功能，能有效抑制sic模块关断时的过电压应力,但由于分级关断会导致sic模块关断时间延长，从而增大关断损耗，因此本实施例中分级关断采用fpga判断模式。通过设置不同的参考电压，将检测采样电阻rs两端的电压v_s，与参考电压进行对比，输出不同的分级关断信号至fpga。具体为：若v_s>v_shut1,则比较器a2电平翻转，比较器a2输出等级判断信息grade1_ia至fpga；若v_s>v_shut2,则比较器a3电平翻转，比较器a3输出等级判断信息grade2_ia至fpga。然后fpga进行逻辑判断处理，fpga根据不同的镜像电流值的大小输出脉冲通断控制信号pwm_off1、pwm_off2、pwm_off3，控制不同阻值的关断电阻r_off1、r_off2或r_off3接入sic-mosfet栅极，控制栅极关断的速度，多级软关断栅极信号，降低关断时di/dt，抑制电压尖峰，抑制内管正常关断时的过电压应力。

对于过压保护设计，由于在大电流且较大di/dt关断sic-mosfet时，将导致其承受过大的电压尖峰。因此，sic-mosfet工作在过流保护阈值以下时，可以在驱动器采用集成dv/dt反馈的有源箝位电路，在sic-mosfet的栅极-源极并联上拉箝位二极管，sic-mosfet短路时，将栅极电位箝住，对sic-mosfet进行防护。

对于控制板的设计，本实施例中控制板集成有dc/dc电源单元、接口单元、欠压检测单元以及fpga芯片。其中，dc/dc电源单元包括高频隔离变压器，用于接收外部直流供电电压，经过高频隔离变压器转换为各逻辑器件所需的电源电压以及sic-mosfet驱动控制电压。欠压检测单元用于检测一次侧电源与二次侧电源欠压故障，并输出欠压故障信息至处理器。接口单元包括光信号输入接口与光信号输出接口，fpga处理器通过接口单元可以与主控单元通信。fpga处理器将sic-mosfet模块状态上传至主控单元，并接收主控单元反馈的外部控制信号，经逻辑处理后，向栅极驱动板发送脉冲通断控制信号。

具体的，参考图4所示，fpga处理器包括外部信号处理单元、内部信号处理单元、脉冲判断单元以及栅极驱动板执行单元。其中，外部信号处理单元、内部信号处理单元分别与脉冲判断单元连接，脉冲判断单元与栅极驱动板执行单元连接。内部信号处理单元接收sic-mosfet模块的状态信息，并进行故障判断与关断等级判断，输出故障判断信息与关断等级信息至脉冲判断单元。外部信号处理单元接收外部控制信号，并进行逻辑互补判断、开关时序判断后，输出至脉冲判断单元。脉冲判断单元接收外部信号处理单元输出的外部控制信号、以及内部信号处理单元输出的故障判断信息与关断等级信息后，生成脉冲通断控制信号传输至栅极驱动执行单元。栅极驱动板执行单元将脉冲通断控制信号发送至栅极驱动板，控制各sic-mosfet的通断。

进一步参考图4所示，对于fpga处理器，其运行故障处理方法为：若系统上电自检后正常运行且无故障时，对外部控制信号进行互补判断，判断第一模块外管sic-mosfet与第二模块内管sic-mosfet的外部控制信号是否取反，第一模块内管sic-mosfet与第二模块外管sic-mosfet外部控制信号是否取反。若取反，则进一步进行开关时序判断，判断是否为先关断外管sic-mosfet，再关断内管sic-mosfet，是否为先开通内管sic-mosfet，再开通外管sic-mosfet，若满足通断时序控制条件，则输出外部控制信号。若检测到系统故障时，根据sic-mosfet模块的短路故障信息、等级判断信息以及欠压故障等状态信息，判断故障类型；若故障判断为过流故障、电源故障或超温故障，则输出相应故障判断信息；否则进行关断等级判断，输出关断等级信息。然后根据外部控制信号、故障判断信息与关断等级信息，生成脉冲通断控制信号，控制各sic-mosfet的通断。

参考图5所示，图5为当内管短路时，系统测试结果图，由上图可知，如发生系统内管短路时，系统可在1.24us开始内管关断，可在3us内安全关断4个sic-mosfet器件，保证sic-mosfet器件在短路耐受时间内安全关断，有效抑制关断过程中di/dt斜率，降低系统过电压。

综上可知，本发明中驱动板的一体式设计，实现了驱动电路的内部通信，驱动板设计了分级关断功能，采用分级关断策略，保证了系统关断顺序。采用基于fpga的新型数字电路，fpga芯片对各sic-mosfet的驱动信号进行统一判断，保证了内管故障时，可直接按照内外管关断顺序关断，外管故障时，按照先关外管，后关内管的关断时序关断，保证sic-mosfet在短路耐受时间内安全关断。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域，但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。