充电电路、充电芯片、终端和电路控制方法与流程

[0001]
本申请涉及快充技术领域，特别是涉及一种充电电路、充电芯片、终端和电路控制方法。


背景技术：

[0002]
随着电子技术的发展，电子设备已经成为人们的生活不可或缺的设备了，为了更加方便用户体验，电子设备的功能也越来越多。
[0003]
对于电子设备来说，功能越多耗电自然越快，就需要不停的充电。但繁忙的生活和电子设备的高频使用促使人们对电子设备充电时间的要求越来越高，例如，缩短电子设备充电时间、随时随地都可以为电子设备充电等。因此，快速充电成为充电技术的一种发展趋势。现有快速充电技术中，为了降低电子设备的发热情况，会对快充电路进行各种改进，但是若改进的快充电路存在器件虚焊或者连接不正常，就会导致快充通路不通，反而增加了电子设备充电的发热情况，甚至会发生危险。
[0004]
因此，如何安全地为电子设备快速充电，且可以降低电子设备充电过程发热成为亟待解决的技术问题。


技术实现要素：

[0005]
基于此，有必要针对上述如何安全地为电子设备快速充电，且可以降低电子设备充电过程发热的技术问题，提供一种充电电路、充电芯片、终端和电路控制方法。
[0006]
第一方面，本申请实施例提供一种充电电路，该电路包括：快充通路、导通控制电路和开关控制电路；快充通路包括至少两路并联的晶体管通路；每个晶体管通路分别连接开关控制电路；每个所述晶体管通路至少包括一个晶体管；
[0007]
晶体管通路中晶体管的第一极连接待充电设备的储能装置，晶体管通路中晶体管的第二极连接充电接口；晶体管通路中晶体管的控制极分别连接开关控制电路和导通控制电路；
[0008]
导通控制电路，用于根据开关控制电路的开关状态控制各晶体管通路的导通状态，并且在快充通路中其中一路晶体管通路单独导通时，检测导通状态的晶体管通路是否正常，根据检测结果控制快充通路的工作状态。
[0009]
在其中一个实施例中，上述导通控制电路在开关控制电路关断时，为快充通路提供导通电压，以使所述快充通路处于导通状态时，通过所述快充通路将充电电流传递给所述储能装置。
[0010]
在其中一个实施例中，导通控制电路，用于控制快充通路中其中一路晶体管通路处于导通状态、其他晶体管通路均处于截止状态，检测处于导通状态的晶体管通路的电流，并根据电流确定处于导通状态的晶体管通路是否正常。
[0011]
在其中一个实施例中，开关控制电路包括多个并联开关控制子电路，各开关控制子电路连接对应的晶体管通路；导通控制电路，用于根据各开关控制子电路的开关状态控
制对应的晶体管通路的导通状态。
[0012]
在其中一个实施例中，上述快充通路包括第一晶体管通路和第二晶体管通路；开关控制电路包括第一开关控制子电路和第二开关控制子电路，第一晶体管通路与第一开关控制子电路连接；第二晶体管通路与第二开关控制子电路连接；
[0013]
导通控制电路，用于在第一开关控制子电路和第二开关控制子电路均关断时，为快充通路提供导通电压，并检测当前通过快充通路的第一电流值；
[0014]
导通控制电路，用于在第一开关控制子电路关断、第二开关控制子电路导通时，为第一晶体管通路提供导通电压，并获取当前通过第一晶体管通路的第二电流值；导通控制电路，用于在第一开关控制子电路导通、第二开关控制子电路关断时，为第二晶体管通路提供导通电压，并获取当前通过第二晶体管通路的第三电流值；
[0015]
导通控制电路，用于在第一电流值与第二电流值之间的差值小于预设电流阈值时，确定第一晶体管通路正常；导通控制电路，用于在第一电流值与第三电流值之间的差值小于预设电流阈值时，确定第二晶体管通路正常。
[0016]
在其中一个实施例中，上述导通控制电路，用于在各晶体管通路均正常时，控制快充通路中的所有晶体管通路均导通；在存在任一路晶体管通路异常时，控制快充通路中的所有晶体管通路均截止。
[0017]
在其中一个实施例中，上述导通控制电路的输入端连接充电接口和时钟信号接口，导通控制电路的输出端连接晶体管通路中晶体管的控制极；
[0018]
开关控制电路的输入端连接一个开关信号端，开关控制电路的输出端连接晶体管通路中晶体管的控制极；
[0019]
导通控制电路，用于在各开关控制电路关断时，为晶体管通路提供导通电压。
[0020]
在其中一个实施例中，上述充电电路包括多个导通控制电路，不同的导通控制电路与不同的晶体管通路连接。
[0021]
在其中一个实施例中，上述导通控制电路包括充电信号输入单元、时钟信号输入单元和信号处理单元；
[0022]
充电信号输入单元的输入端连接充电接口，输出端连接信号处理单元的输入端；时钟信号输入单元的输入端连接时钟信号接口，输出端连接信号处理单元的输入端；信号处理单元的输出端连接晶体管通路中晶体管的控制极；
[0023]
充电信号输入单元，用于将充电信号输入至信号处理单元；
[0024]
时钟信号输入单元，用于将时钟信号输入至信号处理单元；
[0025]
信号处理单元，用于根据充电信号和时钟信号为晶体管通路提供导通电压。
[0026]
在其中一个实施例中，上述充电信号输入单元包括防倒灌子单元和滤波子单元；所述防倒灌子单元用于防止充电电压倒灌；所述滤波子单元用于滤除随所述充电电压进入的噪声信号。
[0027]
在其中一个实施例中，上述充电电路还包括保护电路；
[0028]
保护电路的输入端连接供电设备的充电接口，输出端连接晶体管通路中晶体管的控制极；
[0029]
保护电路，用于防止所述晶体管通路中晶体管进入负压。
[0030]
在其中一个实施例中，该充电电路还包括降压电路；
[0031]
降压电路的输入端连接晶体管通路中晶体管的第一极，输出端连接待充电设备的储能装置；
[0032]
降压电路用于对晶体管通路输出的电压进行降压。
[0033]
第二方面，本申请提供一种充电芯片，充电芯片包括如上第一方面任一项实施例提供的充电电路。
[0034]
第三方面，本申请提供一种终端，终端包括如上述第二方面实施例提供的充电芯片。
[0035]
在其中一个实施例中，上述终端的快充通路中各晶体管通路之间的距离大于预设距离阈值。
[0036]
在其中一个实施例中，若快充通路中包括第一晶体管通路和第二晶体管通路，则第一晶体管通路设置在终端的电路板主板区，第二晶体管通路设置在终端的电路板小板区。
[0037]
第四方面，本申请提供一种电路控制方法，该方法应用于上述第一方面任一项实施例的充电电路，该方法包括：
[0038]
根据开关控制电路的开关状态控制各晶体管通路的导通状态，并且在所述快充通路中其中一路各晶体管通路单独导通时，检测导通状态的各晶体管通路是否正常；
[0039]
根据检测结果控制快充通路的工作状态；其中快充通路中至少包括两路并联的晶体管通路，每个晶体管通路分别连接开关控制电路。
[0040]
在其中一个实施例中，上述通过开关控制电路控制各晶体管通路的导通状态，在各晶体管通路分别单独导通时，检测各晶体管通路是否正常，包括：
[0041]
依次控制快充通路中其中一路晶体管通路导通、其他晶体管通路关断，检测通过各晶体管通路的电流，并根据电流确定各晶体管通路是否正常。
[0042]
在其中一个实施例中，上述快充通路包括第一晶体管通路和第二晶体管通路；开关控制电路包括第一开关控制子电路和第二开关控制子电路，第一晶体管通路与第一开关控制子电路连接；第二晶体管通路与第二开关控制子电路连接；
[0043]
则依次控制快充通路中其中一路晶体管通路导通、其他晶体管通路关断，检测通过各晶体管通路的电流，并根据电流确定各晶体管通路是否正常，包括：
[0044]
在第一开关控制子电路和第二开关控制子电路均关断时，为快充通路提供导通电压，并检测当前通过快充通路的第一电流值；
[0045]
在第一开关控制子电路关断、第二开关控制子电路导通时，为第一晶体管通路提供导通电压，并获取当前通过第一晶体管通路的第二电流值；在第一开关控制子电路导通、第二开关控制子电路关断时，为第二晶体管通路提供导通电压，并获取当前通过第二晶体管通路的第三电流值；
[0046]
在第一电流值与第二电流值之间的差值小于预设电流阈值时，确定第一晶体管通路正常；在第一电流值与第三电流值之间的差值小于预设电流阈值时，确定第二晶体管通路正常。
[0047]
在其中一个实施例中，上述根据检测结果控制快充通路的工作状态，包括：
[0048]
若各晶体管通路均正常，则控制快充通路中所有晶体管通路均导通；
[0049]
若存在任一路晶体管通路异常，则控制快充通路中所有晶体管通路均截止。
[0050]
本申请实施例提供的一种充电电路、充电芯片、终端和电路控制方法，由于在快充通路中采用了至少两路并联的晶体管通路，可以降低整个快充通路的阻抗，从而降低了快充通路的发热量，且，该充电电路中，对每个晶体管通路连接了一路开关控制电路，在为待充电设备充电之前，可以根据开关控制电路的工作状态控制快充通路中其中一路晶体管通路单独导通时，检测导通状态的晶体管通路是否正常，然后根据检测结果控制快充通路的工作状态，这样，在降低快充通路热量的同时，可以对快充通路的状态进行检测，大大提高了快充的安全性，实现了既可以安全地为电子设备快速充电，又可以降低电子设备充电过程发热。
附图说明
[0051]
图1为一个实施例提供的一种充电电路应用环境框图；
[0052]
图2为一个实施例提供的一种充电电路示意图；
[0053]
图3为一个实施例提供的一种充电电路示意图；
[0054]
图3a为一个实施例提供的一种普通充电示意图；
[0055]
图4为一个实施例提供的一种充电电路示意图；
[0056]
图5为一个实施例提供的一种充电电路测试流程示意图；
[0057]
图6为一个实施例提供的一种充电电路示意图；
[0058]
图7为一个实施例提供的一种充电电路示意图；
[0059]
图8为一个实施例提供的一种充电电路示意图；
[0060]
图9为一个实施例提供的一种充电电路示意图；
[0061]
图10为一个实施例提供的一种终端的结构框图；
[0062]
图11为一个实施例提供的一种充电系统的结构框图；
[0063]
图12为一个实施例提供的一种电路控制方法示意图；
[0064]
图13为一个实施例提供的一种电路控制方法示意图。
具体实施方式
[0065]
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0066]
目前快充技术的电路示意图如图1所示，由微控制单元(microcontroller unit；mcu)01、应用处理器(application processor，ap)02、电池03、mos管04、驱动电路05、usb座06、数据线07和适配器08构成。其中，图1中驱动电路05所产生的驱动电压是适配器08输出的电压vbus与mcu01输出的vclk的叠加，其中由mcu01控制驱动电路05来实现控制mos管04的导通与关闭，从而实现快充的进入和退出。为了降低现有快充通路的发热，通常会在可以通过增加快充通路的方法，将快充大电流分流，从而降低通路器件的温升，并且可以降低对通路阻抗的设计要求，降低设计难度，比如线宽和线径可以减少。但是，增加快充通路的方式，其每一路快充通路的设计都按照总电流二分之一的标准设计的，一旦其中一路快充由于器件虚焊或者连接不正常，导致该路通路不通，那么所有的电流都会流向剩下的另一条通路，这样另一条通路就会发热很严重，甚至会过热发生危险。
[0067]
因此本申请提供一种充电电路实施例，如图2所示，该电路包括：快充通路10、导通控制电路11和开关控制电路12；快充通路10、包括至少两路并联的晶体管通路101；每个晶体管通路101分别连接开关控制电路12；每个晶体管通路至少包括一个晶体管；晶体管通路中晶体管的第一极连接待充电设备的储能装置v1，晶体管通路中晶体管的第二极连接充电接口v2；晶体管通路中晶体管的控制极分别连接开关控制电路12和导通控制电路11；导通控制电路11，用于根据开关控制电路12的开关状态控制各晶体管通路的导通状态，并且在快充通路中其中一路晶体管通路单独导通时，检测导通状态的晶体管通路是否正常，根据检测结果控制快充通路10的工作状态。
[0068]
本实施例中，待充电设备表示需要充电的电子设备，例如，各种个人计算机、笔记本电脑、智能手机、平板电脑和便携式可穿戴装置等，本实施例对此不做限定。待充电设备的储能装置v1表示需要充电的电子设备的储能装置，例如电子设备的可充电电池等。充电接口v2表示为待充电设备充电时可以连接供电设备的接口，其中供电设备可以包括电源适配器、充电宝等，本实施例对此也不做限定。
[0069]
其中，在该充电电路中，充电电路包括工作状态和非工作状态两种方式，其中，当充电电路处于工作状态时，需要快充通路处于导通状态，快充通路导通状态时即可实现待充电设备的充电。可选地，提供一种快充通路导通的方式，导通控制电路11在开关控制电路12关断时，为快充通路10提供导通电压；在快充通路10处于导通状态时，供电设备与充电接口v2连接后，通过快充通路10将电流传递给储能装置。其中，快充通路中至少包括两路并联的晶体管通路，每个晶体管通路分别连接开关控制电路，则快充通路导通就需要所有并联的晶体管通路导通，如图2所示，由于本实施例中，每个晶体管通路分别连接开关控制电路，在实际应用中，需要给连接该晶体管通路控制极的开关控制电路提供低电平信号，使该开关控制电路关断，此时，导通控制电路则可以为该各晶体管通路提供导通电压，使各晶体管通路均处于导通状态。以此方式，导通控制电路可以分别在每一路开关控制电路关断时，为与各开关控制电路连接的晶体管通路提供导通电压，这样，快充通路中所有晶体管通路均可以在导通控制电路的导通电压下导通，供电设备就通过快充通路将电流传递给储能装置，完成对待充电设备的充电。
[0070]
可选地，如图3所示，为晶体管通路中包括第一晶体管m1和第二晶体管m2，则第一晶体管m1的第一极连接待充电设备的储能装置v1，第一晶体管m1的第二极连接第二晶体管m2的第二极；第二晶体管m2的第一极连接充电接口v2；第一晶体管m1的控制极和第二晶体管m2的控制极连接开关控制电路12。
[0071]
其中，每个晶体管通路包括第一晶体管和第二晶体管；则快充通路导通就需要所有并联的晶体管通路导通，即需要每个晶体管通路中第一晶体管和第一晶体管导通，如图3所示，每个晶体管通路中，第一晶体管的第一极连接待充电设备的储能装置，第一晶体管的第二极连接第二晶体管的第二极；第二晶体管的第一极连接充电接口；第一晶体管的控制极和第二晶体管的控制极连接开关控制电路，因此，第一晶体管和第二晶体管导通时，需要给连接该第一晶体管和第二晶体管控制极的开关控制电路提供低电平信号，使该开关控制电路关断，此时，导通控制电路则可以为该第一晶体管和第二晶体管提供导通电压，使第一晶体管和第二晶体管均处于导通状态。
[0072]
其中，该充电电路中，通过并联的晶体管通路组成快充通路，可以降低快充通路的
阻抗，且采用至少两路并联的晶体管通路，增加了晶体管的数量的同时也增加了散热面积，更加促使整个快充通路的热量降低，进而大大可以降低整机的热量。例如，单个晶体管的阻抗是r，一路晶体管通路的阻抗就是2*r，那么两路并联的晶体管通路的阻抗就为r，相当于，在快充通路中采用并联的两路晶体管通路替换原有的一路晶体管通路，可以将快充通路总发热量从i*i*2*r变为i*i*r，这样，总发热量降低为之前的一半，整个快充通路的热量会降低的更多。
[0073]
又考虑到快充通路中若存在晶体管通路异常，即存在晶体管通路不能导通的情况，此时快充通路充电电流就会异常，导致快充通路发热严重，甚至可能出现危险，因此，在图3所示的充电电路中，导通控制电路可以通过控制每个晶体管通路的导通状态，检测每个晶体管通路是否正常，并根据检测结果控制快充通路的工作状态。提供一种导通控制电路根据检测结果控制快充通路的方式，则可选地，导通控制电路用于若各晶体管通路均正常，则控制快充通路导通；若存在任一路晶体管通路异常，则控制快充通路截止。相当于，在导通控制电路检测到快充通路中所有晶体管通路均正常时，才为该快充通路提供导通电压，使快充通路导通实现对待充电设备的充电。若该快充通路中，存在任一路晶体管通路异常，则控制快充通路截止，此时，若待充电设备需要充电，则会切换到普通充电，示例地，如图3a所示，提供一种普通充电示意图，当待充电设备切换为普通充电时，是通过控制器控制晶体管mosfet1和晶体管mosfet2的开关占空比和频率来调节输出电压，将vbus电压降压到vbat电压(其中，vbus>vbat)，以达到给电池充电的目的。其中，而本申请快充通路相比于该普通充电方式，没有设置电路图中的晶体管mosfet2和电感l，则vbus和vbat就直接通过晶体管mosfet1进行连接，此时，vbus约等于vbat电压，相当于没有对vbus电压降压,没有降压就没有效率损失，从而提高充电效率。
[0074]
本实施例提供的充电电路，由于在快充通路中采用了至少两路并联的晶体管通路，可以降低整个快充通路的阻抗，从而降低了快充通路的发热量，且，该充电电路中，对每个晶体管通路连接了一路开关控制电路，在为待充电设备充电之前，可以根据开关控制电路的工作状态控制快充通路中其中一路晶体管通路单独导通时，检测导通状态的晶体管通路是否正常，然后根据检测结果控制快充通路的工作状态，这样，在降低快充通路热量的同时，可以对快充通路的状态进行检测，大大提高了快充的安全性，实现了既可以安全地为电子设备快速充电，又可以降低电子设备充电过程发热。
[0075]
对于检测各晶体管通路是否正常的具体实现方式，本申请提供了一种实施例，导通控制电路11用于控制快充通路10中其中一路晶体管通路101处于导通状态、其他晶体管通路101均处于截止状态，检测处于导通状态的晶体管通路101的电流，并根据电流确定处于导通状态的晶体管通路101是否正常。
[0076]
其中，导通控制电路在检测各晶体管通路是否正常时，可以依次分别单独控制一路晶体管通路进行导通，其他晶体管通路处于截止状态时，当前通过各晶体管通路的电流，根据该电流的值的大小情况，导通控制电路可以确定该电流对应的晶体管通路是否正常。
[0077]
提供一种具体的检测方案，如图4所示，则可选地，在一个实施例中，若上述快充通路10包括第一晶体管通路101和第二晶体管通路102；开关控制电路12包括第一开关控制子电路121和第二开关控制子电路122，第一晶体管通路101与第一开关控制子电路121连接；第二晶体管通路102与第二开关控制子电路122连接；导通控制电路11，用于在第一开关控
制子电路121和第二开关控制子电路122均关断时，为快充通路10提供导通电压，并检测当前通过快充通路10的第一电流值i1；其中，第一电流值i1小于或者等于各晶体管通路的最大承受电流；导通控制电路11，用于在第一开关控制子电路121关断、第二开关控制子电路122导通时，为第一晶体管通路101提供导通电压，并获取当前通过第一晶体管101通路的第二电流值i2；或者，导通控制电路11在第一开关控制子电路121导通、第二开关控制子电路122关断时，为第二晶体管通路102提供导通电压，并获取当前通过第二晶体管通路102的第三电流值i3；导通控制电路在第一电流值i1与第二电流值i2之间的差值小于预设电流阈值时，确定第一晶体管通路101正常；或者，导通控制电路11在第一电流值i1与第三电流值i3之间的差值小于预设电流阈值时，确定第二晶体管通路102正常。
[0078]
其中，导通控制电路在开始为待充电设备进行快充时，在第一开关控制子电路和第二开关控制子电路均处于关断状态时，导通控制电路分别同时为第一晶体管通路和第二晶体管通路提供导通电压，即此时快充通路中两条晶体管通路均导通，导通控制电路检测当前通过快充通路的第一电流值。需要说明的是，导通控制电路提供的导通电压大小需要进行控制，该导通电压施加给各晶体管通路后，各晶体管通路产生的第一电流值不能大于各晶体管通路的最大承受电流，这样才可以保证各晶体管通路在充电过程中不被烧坏。
[0079]
示例地，在实际应用中，导通控制电路可以为第一晶体管通路和第二晶体管通路提供一个较小的导通电压，然后检测此时通过各晶体管通路的电流，或者检测此时通过整个快充通路的电流均可。在导通控制电路检测了上述第一电流值后，在第一开关控制子电路关断，且第二开关控制子电路导通时，只为第一晶体管通路提供相同大小的导通电压，这里的相同大小导通电压表示与上述同时提供给第一晶体管通路和第二晶体管通路的导通电压相同，并检测当前通过第一晶体管通路的第二电流值。基于检测的第一电流值和第二电流值，导通控制电路计算第一电流值和第二电流值之间的差值，若第一电流值和第二电流值之间的差值小于预设的电流阈值，则确定第一晶体管通路正常。其中，预设的电流阈值表示的电流允许变化的范围值，例如0.2a、0.5a均可，可根据实际情况而定。第一晶体管通路检测完毕后，采用相同的方法检测第二晶体管通路，即，在第一开关控制子电路导通，且第二开关控制子电路关断时，只为第二晶体管通路提供相同的导通电压，并检测通过第二晶体管通路的第三电流值，比较第一电流值与第三电流值之间的差值是否小于预设的电流阈值，若小于，则表示第二晶体管通路正常。其中，当导通控制电路将两路晶体管通路切换为一路晶体管通路导通时，正常情况下，一路晶体管通路的电流与两路晶体管通路的电流变化应该不会很大的，即可以有较小变化，但是要是切换后，一路晶体管通路的电流比两路晶体管通路的电流小很多，变化范围很大，则表示当前该路晶体管通路异常。例如，如图5所示的流程图，在每次快充开启快充通路阶段，先为快充通路提供小电流(2a)进行充电，然后关闭晶体管通路2，只留晶体管通路1开启，判断当前的充电电流与2a的差值是否小于预设的电流阈值0.5，相当于判断当前的充电电流是否小于1.5，如果小于1.5，就表示关闭晶体管通路2后，快充通路的充电电流变小了很多，且该充电电流是当前晶体管通路1的电流，则表示晶体管通路1出现异常，要停止快充保证安全；如果当前电流大于1.5，表示快充通路的充电电流没有变小太多，其变化处于正常范围内，则代表晶体管通路1正常。同样，继续测试晶体管通路2，若晶体管通路1和晶体管通路2均正常时，则继续为待充电设备进行快充。本实施例通过导通控制电路在快充开启阶段，对快充通路中各晶体管通路的正常或异常进行
检测，只有所有晶体管通路均正常的情况下，才表示该快充通路正常，否则则认为该快充通路异常，通过该检测方法，可以有效的避免快充过程中的事故发生，保证了快充的安全进行。
[0080]
下面对上述充电电路中的导通控制电路进行说明，需要说明的是，下面实施例均以晶体管通路中包括了两个晶体管，即第一晶体管和第二晶体管为例，进行说明。则在一个实施例中，如图6所示，上述导通控制电路11的输入端连接充电接口v2和时钟信号接口sw，导通控制电路的输出端连接晶体管通路中第一晶体管m1和第二晶体管m2的控制极；开关控制电路12的输入端连接一个开关信号端sw，开关控制电路12的输出端连接晶体管通路中第一晶体管m1和第二晶体管m2的控制极；导通控制电路11，用于在各开关控制电路12关断时，为晶体管通路提供导通电压。
[0081]
本实施例中，时钟信号接口和开关信号接口均可以设置在待充电设备的控制器上，控制器在检测到外接供电设备通过充电接口为储能装置充电时，从时钟信号接口输出时钟信号，从开关信号端输出开关信号。该控制器是提供时钟信号和开关信号的硬件化设备，控制器输出的时钟信号给导通控制电路，控制器输出的开关信号给开关控制电路，该控制器可以是待充电设备中已有的控制器，也可以是专门设置的控制器。时钟信号接口和开关信号接口也可以设置在其他位置，本申请实施例对此不作限定，可根据实际情况进行设置。其中，在充电电路处于非工作状态时，开关控制电路接收到开关信号并导通，使第一晶体管和第二晶体管的控制极接地，此时，第一晶体管和第二晶体管的栅极电压为0v，第一晶体管和第二晶体管均截止，即晶体管通路截止，又每一个晶体管通路是由至少两路并联的晶体管通路，此时整个快充通路也处于截止状态。在充电电路处于工作状态时，开关控制电路接收到开关信号并关断，然后导通控制电路在开关控制电路关断时为第一晶体管和第二晶体管提供导通电压，第一晶体管和第二晶体管均导通，即晶体管通路导通，整个快充电路也处于导通状态，则外接供电设备通过充电接口可以通过该快充电路为储能装置充电。本实施例中，由于并联的晶体管通路可以降低整个快充通路的阻抗，从而可以降低充电电路的热量。
[0082]
另外，根据实际情况，存在一种场景可对快充通路10中每条晶体管通路连接一个独立的导通控制电路，方便对各晶体管通路进行单独控制，则可选地，在一个实施例中，上述充电电路包括多个导通控制电路，不同的导通控制电路与不同的晶体管通路连接。其中，若不同的晶体管通路连接不同的导通控制电路，则连接方式与上述相同，即每个导通控制电路的输入端连接充电接口和时钟信号接口，输出端连接对应晶体管通路中第一晶体管和第二晶体管的控制极，方便为晶体管通路进行控制。
[0083]
基于上述实施例，本申请提供导通控制电路内部实施例，如图7所示，上述导通控制电路11包括充电信号输入单元111、时钟信号输入单元112和信号处理单元113；充电信号输入单元111的输入端连接充电接口v2，输出端连接信号处理单元113的输入端；时钟信号输入单元112的输入端连接时钟信号接口clk，输出端连接信号处理单元113的输入端；信号处理单元113的输出端连接晶体管通路101中第一晶体管m1和第二晶体管m2的控制极；充电信号输入单元111，用于将充电信号输入至信号处理单元113；时钟信号输入单元112，用于将时钟信号输入至信号处理单元113；信号处理单元113，用于根据充电信号和时钟信号为晶体管通路101提供导通电压。
[0084]
本实施例中，在充电电路处于工作状态时，充电信号输入单元接收充电信号，然后将充电信号传输至信号处理单元。在充电电路处于非工作状态时，外接供电设备未通过充电接口输入充电信号，充电信号输入单元不工作。其中，时钟信号输入单元的输入端连接时钟信号接口，输出端连接信号处理单元的输入端，在充电电路处于工作状态时，时钟信号输入单元接收时钟信号，并将时钟信号输入到信号处理单元，在充电电路处于非工作状态时，时钟信号输入单元不工作。其中，信号处理单元的输入端连接充电信号输入单元的输出端和时钟信号输入单元的输出端，信号处理单元的输出端连接第一晶体管和第二晶体管的控制极，在充电电路处于工作状态时，信号处理单元接收充电信号和时钟信号，对充电信号和时钟信号进行处理，并将处理后的信号输入到第一晶体管和第二晶体管的控制极，从而为第一晶体管和第二晶体管提供导通电压。在充电电路处于非工作状态时，信号处理单元未接收到充电信号和时钟信号，则信号处理单元不工作。本实施例中，通过充电信号输入单元、时钟信号输入单元和信号处理单元对快充通路中的晶体管通路进行导通和截止的控制，从而达到控制整个快充通路的正常工作，实现有效的为待充电设备快速充电。
[0085]
其中，上述充电信号输入单元包括防倒灌子单元和滤波子单元；其中防倒灌子单元用于防止充电电压倒灌；滤波子单元用于滤除随充电电压进入的噪声信号。其中，防倒灌子单元的输入端连接滤波子单元的输出端，防倒灌子单元的输出端连接信号处理单元的输入端；其中，滤波子单元的输入端连接充电接口。可选地，提供一种具体实施例，则如图8所示，上述充电信号输入单元111包括第一电阻r1、第一二极管d1和第一电容c1；第一电阻r1的一端连接充电接口v2，另一端连接第一二极管d1的阳极和第一电容c1的一端；第一二极管d1的阴极连接信号处理单元113的输入端；第一电容c1的另一端接地。可选地，时钟信号输入单元112包括第二电容c2；第二电容c2的一端接收时钟信号，另一端连接信号处理单元113的输入端。可选地，信号处理单元113包括第二二极管d2、第二电阻r2、第三电容c3和第三电阻r3；第二二极管d2的阳极连接充电信号输入单元111的输出端和时钟信号输入单元112的输出端，阴极连接第二电阻r2的一端和第三电容c3的一端；第二电阻r2的另一端连接第一晶体管m1和第二晶体管m2的控制极；第三电容c3的另一端接地；第三电阻r3的一端连接晶体管通路101中第一晶体管m1和第二晶体管m2的控制极，另一端接地。
[0086]
本实施例中，在充电电路处于工作状态时，外接供电设备通过充电接口输入的充电电压从第一电阻的一端输入，经过第一二极管加在节点j1上，即将充电信号输入到信号处理单元。其中，第一二极管d1的作用是防止倒灌，第一电阻r1和第一电容c1组成滤波电路，可以滤除随充电电压一起输入的噪声信号。其中，在充电电路处于工作状态时，时钟信号从第二电容c2的一端输入，在第二电容c2的另一端加在节点j1上，即将时钟信号输入到信号处理子单元1113。其中，第二电容c2的作用是储能滤波。其中，第二二极管d2的阳极连接节点j1，阴极连接第二电阻r2的一端和第二电容c2的一端。在充电电路处于工作状态时，节点j1上的充电信号和时钟信号从第二二极管d2的阳极输入并进行叠加处理，得到处理后的信号。然后，处理后的信号经过第二电阻r2加在节点j2上，即为第一晶体管m1和第二晶体管m2提供导通电压，从而使第一晶体管m1和第二晶体管m2导通。通过该实施例提供的充电电路，可以有效的对晶体管通路进行导通和截止控制，实现待充电设备的快速充电。
[0087]
其中，上述开关控制电路包括多个并联开关控制子电路，各开关控制子电路连接对应的晶体管通路；其中，导通控制电路，用于通过各开关控制子电路控制所述对应的晶体
管通路导通状态；其中，每个开关控制子电路的内部结构均相同，多个开关控制子电路构成开关控制电路。对于每个开关控制子电路的内部结构，请继续参见图8，本申请提供了一种实施例，其中，每个开关控制子电路包括第三晶体管m3和第三二极管d3；第三晶体管m3的控制极连接开关信号端，第三晶体管m3的源极连接第三二极管d3的阳极，第三晶体管m3的漏极连接开关控制子电路对应的晶体管通路中第一晶体管m1和第二晶体管m2的控制极；第三二极管d3的阴极接地。
[0088]
本实施例中，第三晶体管m3的控制极连接开关信号端sw。在充电电路处于工作状态时，开关信号端sw输出的开关信号使第三晶体管m3关断，由导通控制单元111为第一晶体管m1和第二晶体管m2提供导通电压，在第一晶体管m1和第二晶体管m2均导通后，外接供电设备通过充电接口v2开始为储能装置v1充电。在充电电路处于非工作状态时，开关信号端sw输出的开关信号使第三晶体管m3导通，由于第三晶体管m3的源极通过第三二极管d3接地，第三晶体管m3的漏极连接第二晶体管m2的控制极，因此在第三晶体管m3导通时，第三晶体管m3的漏极电压为0v，则第一晶体管m1和第二晶体管m2的控制极电压为0v,即第一晶体管m1和第二晶体管m2关断，快充电路截止，此时外接供电设备通过充电接口v2不为储能装置v1充电。通过本实施例提供的充电电路，可以有效控制快充通路的导通和截止。
[0089]
其中，在一个实施例中，如图9所示，该充电电路还包括保护电路13，其中，保护电路13的输入端连接充电接口v2，输出端连接晶体管通路101中第一晶体管m1和第二晶体管m2的控制极，用于防止所述晶体管通路中晶体管进入负压。可选地，请继续如图9所示，上述保护电路13包括第四晶体管m4、第五晶体管m5和第四电阻r4；第四晶体管m4的控制极连接第五晶体管m5的控制极和第四电阻r4的一端，第四晶体管m4的源极连接充电接口v2，第四晶体管m4的漏极连接第五晶体管m5的漏极；第五晶体管m5的源极连接晶体管通路101中第一晶体管m1和第二晶体管m2的控制极；第四电阻r4的另一端接地。
[0090]
本实施例中，保护电路用于在防止所述晶体管通路中晶体管进入负压，即保护单元13可以防止负压输入到第一晶体管m1和第二晶体管m2，避免对第一晶体管m1和第二晶体管m2造成损伤。具体地，在外接供电设备通过充电接口v2输入负压时，第四晶体管m4和第五晶体管m5导通，防止负压输入到第二晶体管m2的控制极。这样保护单元就可以保护第一晶体管m1和第二晶体管m2，即保护了整个快充通路，进而保护整个充电电路。
[0091]
另外，上述充电电路还包括降压电路；其中该降压电路的输入端连接所述晶体管通路中晶体管的第一极，输出端连接待充电设备的储能装置；其中，降压电路用于对晶体管通路输出的电压进行降压。示例地，降压电路的架构可以是buck架构的电路，还可以是ldo(low dropout regulator，低压差线性稳压器)架构的降压电路，本实施例对此不做限定。
[0092]
上述实施例中提及的晶体管的第一极和第二极，本申请提供一种实施例，若第一晶体管m1的第一极为源极，则第一晶体管m1的第二极为漏极；若第二晶体管m2的第一极为源极，则第二晶体管m2的第二极为漏极。可选地，在另外一个实施例中，若第一晶体管m1的第一极为漏极，则第一晶体管m1的第二极为源极；若第二晶体管m2的第一极为漏极，则第二晶体管m2的第二极为源极。其中，第一晶体管m1的漏极连接储能装置v1，第一晶体管m1的源极连接第二晶体管m2的源极，第二晶体管m2的漏极连接充电接口v2；或者，第一晶体管m1的源极连接储能装置v1，第一晶体管m1的漏极连接第二晶体管m2的漏极，第二晶体管m2的源极连接充电接口v2。控制电路11为第一晶体管m1和第二晶体管m2提供导通电压，第一晶体
管m1和第二晶体管m2均导通，外接供电设备通过充电接口v2通过第一晶体管m1和第二晶体管m2为储能装置v1充电。可选地，如上述图1所示，第一晶体管m1和第二晶体管m2均为nmos管。
[0093]
通过以上实施例的描述，不难理解本申请实施例通过增加晶体管通路的并联通路数量，且将并联通路放置在不同位置的方式，可以有效的降低通路阻抗，可以降低电子设备发热的问题。另外，在降低电子发热的同时，在快充通路导通阶段，对快充通路中每一路晶体管通路进行导通检测，保证了快充的安全进行。
[0094]
基于上述提供的充电电路，本申请还提供一种充电芯片，该芯片中包括了上述任一实施例提供的充电电路。即上述实施例中提供的任一种充电电路均可应用在该充电芯片中，其中，该充电芯片可以应用于任何电子设备中，实现电子设备的快速充电。
[0095]
如图10所示，本申请实施例还提供了一种终端12，该终端12中包括上述实施例提供的充电电路，或者还包括上述充电电路制作的充电芯片，可选地，该终端的快充通路中各晶体管通路之间的距离大于预设距离阈值。可选地，若上述快充通路中包括第一晶体管通路101和第二晶体管通路102，则第一晶体管通路101设置在终端的电路板主板区13，第二晶体管通路102设置在终端的电路板小板区14，其中该主板区13和小板区14位于终端的不同位置，例如，主板区可以是装有处理器、通讯模块等核心芯片的电路板，小板可以为该主板的附属板，例如可以用于将扬声器、受话器与主板的连接。
[0096]
在实际应用中，上述实施例中的充电电路可以制作成芯片应用在任何一种终端中，该终端为需用电的电子设备，其中，在应用在终端中时，上述充电电路的快充通路中各晶体管通路之间的距离可以大于预设的距离阈值，该各晶体管通路之间的距离本实施例不做限定，可以是以各晶体管通路的中心点为标准计算的距离，也可以以边缘为标准计算的距离，可根据实际应用而定，只要保证各晶体管通路分散的设置在终端中即可。可选地，设定终端的快充通路中包括两路并联的晶体管通路，即快充通路中包括第一晶体管通路和第二晶体管通路，则第一晶体管通路设置在终端的电路板主板区，第二晶体管通路设置在终端的电路板小主板区，这样，将各晶体管通路分散的设置在终端中，可以有效的分散快充通路发热，进一步降低终端的热量。
[0097]
如图11所示，在另一个实施例中，本实施例提供了一种充电系统15，充电系统15包括电源适配器17和如上述实施例中的终端12；电源适配器通过终端的usb端口121为终端充电。
[0098]
本实施例中，终端的充电接口为usb端口，充电电路的第二晶体管m2的第一极可以通过usb端口连接电源适配器，从而使电源适配器为终端充电。该充电系统中包括终端和电源适配器，电源适配器通过移动终端的usb端口为终端充电。由于上述终端可以通过快充通路和分散设置的方式降低电子设备热量，从而避免电源适配器为终端充电时，整个充电系统的发热严重的问题。
[0099]
基于上述实施例提供的充电电路，本申请实施例还提供一种电路控制方法，该方法应用于上述任一实施例中提供的充电电路，需要说明的是，由于该电路检测方法为上述充电电路工作过程运用的方法，该实施例中的电路检测方法中详细过程与上述充电电路中所描述的检测过程相同，因此，本申请在电路检测方法实施例中将不再赘述检测过程，具体地，如图12所示，该方法包括：
[0100]
s101，根据开关控制电路的开关状态控制各晶体管通路的导通状态，并且在所述快充通路中其中一路在各晶体管通路单独导通时，检测导通状态的晶体管通路是否正常。
[0101]
s102，根据检测结果控制快充通路的工作状态；其中快充通路中至少包括两路并联的晶体管通路，每个晶体管通路分别连接开关控制电路。
[0102]
上述实施例提供的一种电路控制方法，其实现原理和技术效果与上述充电电路中实施例类似，在此不再赘述。
[0103]
在一个实施例中，上述s101的一种可实现方式包括：依次控制快充通路中其中一路晶体管通路导通、其他晶体管通路关断，检测通过各晶体管通路的电流，并根据电流确定各晶体管通路是否正常。
[0104]
在一个实施例中，若上述快充通路包括第一晶体管通路和第二晶体管通路；开关控制电路包括第一开关控制子电路和第二开关控制子电路，第一晶体管通路与第一开关控制子电路连接；第二晶体管通路与第二开关控制子电路连接；如图13所示，则上述s101的实现方式具体包括：
[0105]
s201，在第一开关控制子电路和第二开关控制子电路均关断时，为快充通路提供导通电压，并检测当前通过快充通路的第一电流值。
[0106]
s202，在第一开关控制子电路关断、第二开关控制子电路导通时，为第一晶体管通路提供导通电压，并获取当前通过第一晶体管通路的第二电流值；导通控制电路在第一开关控制子电路导通、第二开关控制子电路关断时，为第二晶体管通路提供导通电压，并获取当前通过第二晶体管通路的第三电流值。
[0107]
s203，在第一电流值与第二电流值之间的差值小于预设电流阈值时，确定第一晶体管通路正常；导通控制电路在第一电流值与第三电流值之间的差值小于预设电流阈值时，确定第二晶体管通路正常。
[0108]
上述实施例提供的一种电路控制方法，其实现原理和技术效果与上述充电电路中实施例类似，在此不再赘述。
[0109]
在一个实施例中，上述s102步骤包括：若各晶体管通路均正常，则控制快充通路中所有晶体管通路均导通；若存在任一路晶体管通路异常，则控制快充通路中所有晶体管通路均截止。
[0110]
上述实施例提供的一种电路控制方法，其实现原理和技术效果与上述充电电路中实施例类似，在此不再赘述。
[0111]
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0112]
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。