对功率转换器的低输出电压的检测的制作方法

对功率转换器的低输出电压的检测


技术实现要素：

1.根据本公开的至少一个示例，一种设备包括耦接到接地节点和电流源的第一晶体管。所述第一晶体管包括耦接到参考电压源的控制端子，其中所述电流源耦接到输入电压源。所述设备包括耦接到所述输入电压源的第二晶体管，其中所述第二晶体管包括耦接到所述第一晶体管的控制端子。所述设备包括耦接到所述第二晶体管的第三晶体管，其中所述第三晶体管包括耦接到输出电压节点的控制端子。所述设备包括耦接到所述第三晶体管的第四晶体管，其中所述第四晶体管包括耦接到所述输出电压节点的控制端子。所述设备包括耦接到所述第四晶体管和电阻器的第五晶体管，其中所述第五晶体管包括耦接到所述第四晶体管的控制端子。所述电阻器耦接到所述接地节点。
2.根据本公开的另一个示例，一种设备包括第一晶体管，所述第一晶体管耦接到接地节点，其中所述第一晶体管包括耦接到参考电压源的控制端子。所述设备还包括第二晶体管，所述第二晶体管耦接到所述第一晶体管和第一电流源，其中所述第二晶体管包括耦接到所述第一电流源的控制端子。所述第一电流源耦接到输入电压源。所述设备还包括第三晶体管，所述第三晶体管耦接到所述输入电压源，其中所述第三晶体管包括耦接到所述第二晶体管的控制端子。所述设备还包括第四晶体管，所述第四晶体管耦接到所述第三晶体管，其中所述第四晶体管包括耦接到输出电压节点的控制端子。所述设备还包括第五晶体管，所述第五晶体管耦接到所述第四晶体管和第二电流源，其中所述第五晶体管包括耦接到所述输出电压节点的控制端子。所述第二电流源耦接到所述接地节点。
3.根据本公开的又一示例，一种系统包括低输出电压检测电路，所述低输出电压检测电路包括第一晶体管，所述第一晶体管耦接到接地节点和电流源，其中所述第一晶体管包括耦接到参考电压源的控制端子。所述电流源耦接到输入电压源。所述低输出电压检测电路还包括耦接到所述输入电压源的第二晶体管，其中所述第二晶体管包括耦接到所述第一晶体管的控制端子。所述低输出电压检测电路还包括耦接到所述第二晶体管的第三晶体管，其中所述第三晶体管包括耦接到输出电压节点的控制端子。所述低输出电压检测电路还包括耦接到所述第三晶体管的第四晶体管，其中所述第四晶体管包括耦接到所述输出电压节点的控制端子。所述低输出电压检测电路还包括耦接到所述第四晶体管和电阻器的第五晶体管，其中所述第五晶体管包括耦接到所述第四晶体管的控制端子。所述电阻器耦接到所述接地节点。所述系统还包括数字化器，所述数字化器具有耦接到所述第三晶体管和所述第四晶体管之间的节点的输入并且具有数字输出。所述系统还包括开关，所述开关耦接到所述数字输出，所述开关具有：第一输入，所述第一输入耦接到所述输入电压源；第二输入，所述第二输入耦接到所述输出电压节点；以及输出，所述输出被配置为响应于所述数字输出被断言而耦接到所述第一输入，并且响应于所述数字输出被取消断言而耦接到所述第二输入。
附图说明
4.为了详细描述各种示例，现在将参考附图，其中：
5.图1示出了根据示例的系统的框图；
6.图2示出了根据示例的电路示意图；
7.图3示出了根据示例的对应于图2的电路的波形；
8.图4示出了根据示例的另一个电路示意图；以及
9.图5示出了根据示例的对应于图4的电路的波形。
具体实施方式
10.降压dc
‑
dc电压转换器调节输出电压，其中输出电压的值小于由电源提供的输入电压的值。降压转换器拓扑表示一类dc
‑
dc电压转换器，其具有开关设备以控制通过电感器(并且通常还有电容器)的电流来调节输出电压。降压转换器包括用于将电感器耦接到电源的高侧开关设备，以及用于在高侧开关设备关断时提供从接地到电感器的电流路径的低侧开关设备。在一些降压转换器中，高侧开关设备是金属氧化物半导体场效应晶体管(mosfet)，称为高侧mosfet，并且低侧设备是mosfet，称为低侧mosfet。
11.在某些降压转换器拓扑中，脉宽调制(pwm)用于控制输出电压相对于输入电压的调节。pwm调制器改变高侧mosfet和低侧mosfet的占空比。增加的占空比导致相对于输入电压的更大输出电压，而减少的占空比导致相对于输入电压的更小的输出电压。除了参考系统(例如，包括偏置电流和参考电压发生器)之外，通过利用输出电压而不是输入电压作为pwm调制器和降压核心的其他部件的电源电压来改善功率转换器轻负载效率。如果从输出电压对降压核心和/或参考系统的部件供电，则输入电流消耗取决于占空比而减少。然而，如果输出电压由于任何原因变得太低，则功率转换器应恢复使用输入电压作为pwm调制器和降压核心的其他部件的电源电压，直到输出电压恢复。如果在这种情况下功率转换器没有恢复到输入电压，则功率转换器可能遭受性能问题。
12.本公开的示例涉及一种设备，其用于快速且准确地感测或识别其中输出电压太低而不能用作pwm调制器和/或降压核心的其他部件的电源电压的状况。设备将输出电压与参考电压进行比较，并且当输出电压相对于参考电压下降到阈值以下时，生成指示低输出电压状况的信号。输出电压和参考电压都提供给设备的高阻抗输入。关于参考电压，这避免了加载参考电压源的问题，这在低功率应用中是有问题的，例如采样保持带隙参考电压源。指示低输出电压状况的信号用于将pwm调制器和/或降压核心的其他部件的电源电压切换回输入电压，直到低输出电压状况解决，在该点pwm调制器和/或降压核心的其他部件的电源电压被切换回输出电压。此外，设备实现了低静态电流，这改善了其在轻负载下的效率。
13.图1示出了包括dc
‑
dc电压转换器102的示意性系统100。在一些示例中，dc
‑
dc电压转换器102是降压转换器。dc
‑
dc电压转换器102包括高侧mosfet 103、低侧mosfet 105、栅极驱动器104、控制器106和pwm调制器108。在一些示例中，栅极驱动器104包括电荷泵。控制器106通过栅极驱动器104耦接到高侧mosfet 103和低侧mosfet 105。除了pwm调制器108、控制器106和栅极驱动器104之外，一些示例可包括其他模块(未示出)。
14.高侧mosfet 103包括栅极、源极和漏极。节点111耦接到高侧mosfet的源极。节点111可被称为开关节点，并且它可以是引脚。低侧mosfet 105也包括栅极、源极和漏极，其耦接到节点111。
15.通过栅极驱动器104，控制器106耦接到高侧mosfet 103的栅极以接通和关断高侧
mosfet 103，并且耦接到低侧mosfet 105的栅极以接通和关断低侧mosfet 105，以便向负载114提供输出电压(vout，其也用于指在vout处的节点)。负载114通过电感器110耦接到节点111并且还耦接到电容器112。
16.高侧mosfet 103的漏极耦接到电源101，该电源将输入电压(vin，其也用于指vin处的节点)作为输入电压提供给dc
‑
dc电压转换器102。低侧mosfet 105的源极耦接到接地。
17.控制器106向栅极驱动器104提供用于接通和关断高侧mosfet 103和低侧mosfet 105的逻辑信号。pwm调制器108接收电源电压(avdd，其也用于指avdd处的节点)，其通常是输入电压vin或输出电压vout。pwm调制器108还接收控制信号109，该控制信号是从vout导出的反馈信号。例如，反馈控制器107接收vout(例如，直接地，或由分压器分压，该分压器分为简单起见未示出)作为输入，并且基于内部控制逻辑来生成对应控制信号109以控制pwm调制器。pwm调制器108基于控制信号109来增加或减少占空比。例如，如果控制信号109指示vout低于期望，则控制信号109致使pwm调制器108增加占空比，该占空比然后由控制逻辑106和栅极驱动器104执行以改变高侧mosfet 103和低侧mosfet 105的接通/关断时间。另一方面，如果控制信号109指示vout高于期望，则控制信号109致使pwm调制器108减少占空比，该占空比然后由控制逻辑106和栅极驱动器104执行以改变高侧mosfet 103和低侧mosfet 105的接通/关断时间。
18.上面参考降压核心，该降压核心在一些示例中包括栅极驱动器104、控制逻辑106、pwm调制器108和反馈控制器107。如上所述，当诸如pwm调制器108的降压核心的部件由vout而不是vin供应时，改善了dc
‑
dc电压转换器102的效率。也就是说，当avdd耦接到vout而不是vin时，改善了效率。在一些示例中，avdd仅用于供应pwm调制器108，而在其他示例中，avdd用于供应降压核心(以及参考系统120，下面进一步解释)的其他元件中的一些或全部。本公开的范围不限于耦接到avdd并且因此由vin或vout中的一者供应的任何部件或部件组。为了便于讨论，下面在该上下文中讨论了pwm调制器108，因为它在轻负载下消耗大份额的电流，并且因此当在可行情况下向pwm调制器108提供vout而不是vin时改善了效率。然而，降压核心的其他部件也可耦接到avdd并且因此由vin或vout中的一者供应。
19.在某些情况下，pwm调制器108未由vout充分供应，从而可能导致例如pwm调制器108的操作速度的降低，这是不期望的。例如，当vout变得太低时，vout可能不能为pwm调制器108的操作提供足够的净空(headroom)。如果vout由于任何原因变得太低，则avdd应耦接到vin直到vout恢复。
20.为了便于改善dc
‑
dc转换器102的总体效率，vout低检测电路116耦接到vin，该vin是vout低检测电路116的电源电压。vout低检测电路116还接收vout和参考电压(ref)作为输入。如下面将进一步解释的，这些输入是高阻抗输入以避免ref或vout的加载。vout低检测电路116将vout与ref进行比较，并且基于该比较的结果来生成vout_low信号。vout_low信号可以包括被断言或取消断言的数字信号。
21.作为由vout低检测电路116执行的vout和ref之间的比较的一个示例，ref包括等于vout的目标值的参考电压，例如1.5v。参考系统120生成ref(以及偏置电流，下文将进一步描述)，该ref可通过将内部参考电压(未示出)放大或衰减到目标输出电压来导出。例如，内部参考电压可包括带隙电压，该带隙电压被放大到vout的目标电平(例如，1.5v)并且存储在采样保持电容上。虽然采样保持带隙参考非常适合于减小功耗(例如，对于超低功率应
用)，但此参考不应被加载，并且因此应耦接到高阻抗输入。
22.在上面的示例中，由于ref被设置为vout的目标值，因此vout不直接与ref进行比较，因为即使是vout的少量减小也会导致vout_low的断言。因此，vout低检测电路116相对于ref建立阈值，由于vout下降到低于ref减去阈值，其致使vout低检测电路116断言vout_low。例如，阈值可以是300mv，并且因此当vout下降到低于1.2v时断言vout_low。随后，当vout恢复到高于1.2伏时，vout_low被取消断言。
23.在图1中，vout_low信号通过vout低检测电路116与开关118的耦接来表示。开关118接收vin和vout作为输入并且将avdd提供给pwm调制器108。由于vout_low被断言，其指示vout低于供应pwm调制器108所需的值，因此开关118将vin耦接到avdd。类似地，由于vout_low被取消断言，其指示vout足以供应pwm调制器108，因此开关118将vout耦接到avdd。如下面将进一步详细解释的，vout低检测电路116避免加载参考电压ref，因为它是vout低检测电路的高阻抗输入。另外，vout低检测电路116快速检测下降的vout，并且因此致使开关向pwm调制器108供应vin，以避免阻碍pwm调制器108的性能。最后，vout低检测电路116具有足够低的静态电流，从而保持向pwm调制器108供应vout的效率效益。
24.图2示出了根据本公开的各种示例的vout低检测电路116的电路示意图。vout低检测电路116包括p型mosfet 202，该p型mosfet包括栅极、源极和漏极。p型mosfet 202的栅极耦接到ref(例如，来自图1的参考系统120)并且因此用作ref的高阻抗输入。p型mosfet 202的漏极耦接到接地。
25.vout低检测电路116还包括提供参考电流(iref)的电流源204以及包括栅极、源极和漏极的n型mosfet 206。n型mosfet 206例如是自然晶体管。p型mosfet 202的源极耦接到电流源204以及其电压为vgate的n型mosfet 206的栅极。如上所述，vin用作vout低检测电路116的电源电压，并耦接到电流源204和n型mosfet 206的漏极。
26.vout低检测电路116还包括p型mosfet 208和n型mosfet 210、212，其中的每一者包括栅极、源极和漏极。n型mosfet 212例如是自然晶体管。在其他示例中，n型mosfet 206、212包括低vth晶体管(例如，约150mv的vth)，而在又一些其他示例中，n型mosfet 206、212包括高vth晶体管(例如，约600mv的vth)。上述n型mosfet 206的源极耦接到p型mosfet 208的源极，而p型mosfet 208的漏极耦接到n型mosfet 210的漏极，并且形成提供vout_low的节点216。p型mosfet 208和n型mosfet 210两者的栅极耦接到vout，并且因此用作vout的高阻抗输入。n型mosfet 210的源极耦接到n型mosfet 212的漏极和栅极。n型mosfet 212的源极耦接到电阻器214，该电阻器继而耦接到接地。通过电阻器214的电流被标记为icmp。在图2的示例中，vout_low是模拟信号；然而，vout_low在被提供给开关118之前可被转换为数字信号(例如，通过施密特触发器)，如上文所述。
27.参考图3的波形300来描述图2的示例性vout低检测电路116的功能。ref、vout、vgate、iref和icmp波形对应于上面介绍的值。v_m_sf_s波形对应于作为源极跟随器的n型mosfet 206的源极电压。v_m_bias_s波形对应于n型mosfet 210的源极电压。v_m_pvt_s波形对应于n型mosfet 212的源极电压，其补偿n型mosfet 206的工艺参数。vout_low波形对应于节点216处的模拟电压，而vout_low_d波形对应于vout_low信号的数字化版本。例如，施密特触发器接收模拟vout_low作为输入并且生成数字vout_low_d作为输出。
28.此外，vgs是设备的栅源电压。vth是设备的阈值电压。vov是设备的过驱动电压
(vov＝vgs
‑
vth)并且随着通过设备的电流增加而增加。后接参考数字的电压是指被引用的设备的电压(例如，vgs202是指p型mosfet 202的栅源电压)。另外，为了便于下面的讨论，做出了某些假定，但这些假定不是对所公开的示例的范围的限制。例如，假定设备处于弱反转(其中漏极电流对vgs具有指数级依赖性)，并且icmp的标称值是iref的约100倍。还假定图2的设备的亚阈值斜率为约90mv/decade。进一步假定p型mosfet 202和208是相同的设备类型并且因此其vth抵消。还假定n型mosfet 206和212是相同的设备类型。
29.为了本示例的目的，假定ref是1.5v，而由vout低检测电路116施加的附加阈值是350mv。也就是说，当vout下降到低于约1.15v时，应断言vout_low_d。
30.图2的vout低检测电路116的跳变点(trip point)(例如，vout_low被断言的点)如下计算。
31.vgate＝ref+vth202+vov202
32.v_m_sf_s＝vgate
‑
(vth206+vov206)；或
33.v_m_sf_s＝ref+vth202+vov202
‑
(vth206+vov206)
34.为了断言vout_low，并且因此断言vout_low_d：
35.vout<v_m_sf_s
‑
(vth208+vov208)，或
36.vout<ref+vth202+vov202
‑
(vth206+vov206)
‑
(vth208+vov208)
37.如上所述，vth202和vth208抵消，这导致
38.vout<ref+(vov202
‑
vov208)
‑
(vth206+vov206)
39.由于vth206在vout跳变点确定中保持，存在由n型mosfet 206引入的工艺依赖性。考虑到设备的亚阈值斜率为90mv/decade并且icmp为100倍的iref的以上假定：
40.vov202
‑
vov208＝
‑
180mv。
41.另外，vth206+vov206＝vgs206，其在n型mosfet 206是自然晶体管的示例中为170mv并且因此vth206＝
‑
10mv。因此，在本示例中，当vout<1.5v
‑
180mv
‑
170mv＝1.15v时，出现vout跳变点。换句话说，当vout下降到低于1.15v时，vout_low变为高，并且因此vout_low_d被断言。n型mosfet 212减小n型mosfet 206的工艺依赖性，因为较高的vth206减小icmp，这继而减小vov206并且因此减小量vth206+vov206(其用于计算上述vout跳变点)的变化。在另一个示例中，n型mosfet 210、212可从电路116移除，尽管对工艺、温度和输入电压变化有影响。在又一个示例中，电流源取代耦接到n型mosfet 212的源极的电阻器214。
42.最初，vout和vref都是1.5v，并且因此施加到p型mosfet 202和208的栅极的电压相同。在该示例中，由于p型mosfet 202、208是相同的设备类型且大小相等，则通过p型mosfet 202、208的电流与iref在相同的范围内。n型mosfet 210如下设置偏置电流icmp：
43.icmp＝(vout
‑
vgs210
‑
vgs212)/r
44.只要通过p型mosfet 208的电流低于icmp，vout_low就保持为低。n型mosfet 212用于减小n型mosfet 206的工艺和温度变化。由于vout_low为低，vout_low_d保持取消断言，并且因此开关118将vout耦接到avdd以供应pwm调制器108。在该配置中，由vout低检测电路116汲取的电流被限制为iref，其在该示例中为约1na。在示例中，对于通过向pwm调制器108供应vout而不是vin而获得的效率，这是可接受的折衷。
45.随着vout减少，p型mosfet 208的漏极电流增加，而充当源极跟随器的n型mosfet 206将其源极(以及p型mosfet 208的源极)保持在vgate的vgs206内。此外，n型mosfet 210
的源极电压减少，从而导致电阻器214两端的较低电压，这继而减小偏置电流icmp。一旦通过p型mosfet 208的电流大于icmp，则对应于vout_low的节点216处的电压将增加。
46.n型mosfet 206将其源极保持在vgate
‑
vgs206。因此，随着vout接近1.15v，根据上面概述的方程和假定导出，icmp继续增加。一旦vout在时间302处越过到1.15v阈值以下，p型mosfet 208完全导通，并且vout_low被拉到n型mosfet 206的源极电压，或者在该示例中约1.4v。同时，n型mosfet 210、212两者的源极受到vout的减少值和其相应vgs值的限制。
47.如上所述，vout_low是模拟电压。然而，vout_low可作为输入提供给数字化器诸如施密特触发器，并且因此当vout_low越过到某个阈值以上时，施密特触发器的输出被断言。vout_low_d波形反映示例性施密特触发器的数字信号输出，该数字信号输出被提供给开关118，从而致使开关118将vin耦接到avdd以供应pwm调制器。
48.随着vout继续下降到超过上面讨论的阈值，icmp开始受到例如n型mosfet 210的减少栅极电压的限制。这被视为时间302后的icmp的大致线性下降。由于icmp的最大值受到(vout
‑
vgs210
‑
vgs212)/r的限制，因此vout下降致使通过p型mosfet 208的电流超过icmp的最大值的点对应于vout_low被拉高。因此，随着vout进一步减少，icmp也线性减少。
49.图3还演示了随着vout增加超过阈值的vout低检测电路116的行为，其基本上是上述行为的镜像。
50.尽管图3所示和上面描述的vout的下降和倾斜是逐渐的，但在一些示例中，在负载114处产生短路，从而致使vout急剧下降到0v。在该示例中，n型mosfet 210用作快速检测晶体管，因为它将以0v的栅极电压完全关断。同时，p型mosfet 208将完全导通，并且vout_low将迅速上升到n型mosfet 206的源极电压。如上所述，这致使vout_low_d被断言，这继而致使开关118将vin耦接到avdd以供应pwm调制器108。在解决短路并恢复vout后，vout_low被拉回接地，如上所述。因此，vout_low_d被取消断言，这继而致使开关118将vout耦接到avdd以供应pwm调制器108，从而增加dc
‑
dc转换器102的效率。
51.如上所述，在一些示例中，n型mosfet 206和n型mosfet 212都包括自然晶体管。作为自然晶体管的n型mosfet 206允许更多的净空以调整阈值，当vout下降到低于该阈值时，将致使vout_low被拉到n型mosfet 206的源极电压。也就是说，自然晶体管的vth相当低，而较高的vth导致n型mosfet 206的源极处的较低电压，这导致用于检测vout已经下降得太低或者需要较高输入电压来维持的较低电压。另外，自然晶体管表现出其阈值电压的较小工艺变化，这在该示例中是有益的，因为它提供了跨工艺变化的vout的更准确跳变点，从而增加在向avdd供应vout时的dc
‑
dc转换器102的总体效率。
52.图4示出了根据本公开的各种示例的vout低检测电路116的另一个电路示意图。尽管图2的示例演示了对n型mosfet 206的vth的工艺依赖性(vth206在vout跳变点确定中保持)，但图4的示例电路减小这种依赖性。
53.vout低检测电路116包括p型mosfet 402，该p型mosfet包括栅极、源极和漏极。p型mosfet 402的栅极耦接到ref(例如，来自图1的参考系统120)并且因此用作ref的高阻抗输入。p型mosfet 402的漏极耦接到接地。vout低检测电路116还包括n型mosfet 404，该n型mosfet包括耦接到其漏极的栅极和耦接到p型mosfet 402的源极的源极。n型mosfet 404例如是自然晶体管。
54.vout低检测电路116还包括提供参考电流(iref)的电流源406以及包括栅极、源极
和漏极的n型mosfet 408。n型mosfet 408例如是自然晶体管。在其他示例中，n型mosfet 404、408包括低vth晶体管(例如，150mv)，而在又一些其他示例中，n型mosfet 404、408包括高vth晶体管(例如，600mv)。n型mosfet 404的漏极耦接到电流源406以及其电压为vgate的n型mosfet 408的栅极。如上所述，vin用作vout低检测电路116的电源电压，并耦接到电流源406和n型mosfet 408的漏极。
55.vout低检测电路116还包括p型mosfet 410和n型mosfet 412，其中的每一者包括栅极、源极和漏极。上述n型mosfet 408的源极耦接到p型mosfet 410的源极，而p型mosfet 410的漏极耦接到n型mosfet 412的漏极，并且形成提供vout_low的节点416。p型mosfet 410和n型mosfet 412两者的栅极耦接到vout，并且因此用作vout的高阻抗输入。n型mosfet 412的源极耦接到提供偏置电流(icmp)的电流源414。电流源414也耦接到接地。在图4的示例中，vout_low是模拟信号；然而，vout_low在被提供给开关118之前可被转换为数字信号(例如，通过施密特触发器)，如上文所述。在另一个示例中，n型mosfet 412被移除，并且电流源414被电阻器取代，尽管对工艺、温度和输入电压变化有影响。
56.参考图5的波形500来描述图4的示例性vout低检测电路116的功能。例如，ref、vout、vgate、iref和icmp波形对应于上面介绍的值。另外，v_m_sf_s波形对应于作为源极跟随器的n型mosfet 408的源极电压。vout_low波形对应于节点416处的模拟电压，而vout_low_d波形对应于vout_low信号的数字化版本。例如，施密特触发器接收模拟vout_low作为输入并且生成数字vout_low_d作为输出。
57.如相对于图2，假定设备处于弱反转(其中漏极电流对vgs具有指数级依赖性)，并且icmp的标称值是iref的约100倍。还假定图4的设备的亚阈值斜率为约90mv/decade。进一步假定p型mosfet 402和410是相同的设备类型并且因此其vth抵消。还假定n型mosfet 404和408是相同的设备类型并且因此其vth抵消。
58.为了本示例的目的，假定ref是1.5v，而由vout低检测电路116施加的附加阈值是360mv。也就是说，当vout下降到低于约1.14v时，应断言vout_low_d。
59.图4的vout低检测电路116的跳变点(例如，vout_low被断言的点)如下计算。
60.vgate＝ref+vth402+vov402+vth404+vov404
61.v_m_sf_s＝vgate
‑
(vth408+vov408)；或
62.v_m_sf_s＝ref+vth402+vov402+vth404+vov404
‑
63.(vth408+vov408)
64.为了断言vout_low，并且因此断言vout_low_d：
65.vout<v_m_sf_s
‑
(vth410+vov410)，或
66.vout<ref+vth402+vov402+vth404+vov404
‑
67.(vth408+vov408)
‑
(vth410+vov410)
68.如上所述，vth402和vth410抵消，vth404和vth408也抵消，这导致
69.vout<ref+(vov402
‑
vov410)+(vov404
‑
vov408)
70.与vth在vout跳变点确定中保持的图2不同，在图4的示例中vth不保持，这消除了对n型mosfet 408的工艺依赖性。考虑到设备的亚阈值斜率为90mv/decade并且icmp为100倍的iref的以上假定：
71.vov402
‑
vov410＝
‑
180mv；和
72.vov404
‑
vov408＝
‑
180mv
73.因此，在该示例中，当vout<1.5v
‑
180mv
‑
180mv＝1.14v时，出现vout跳变点。换句话说，当vout下降到低于1.14v时，vout_low变为高，并且因此vout_low_d被断言。
74.最初，vout和vref都是1.5v，并且因此施加到p型mosfet 402和410的栅极的电压相同。在该示例中，由于p型mosfet 402、410是相同的设备类型且大小相等，则通过p型mosfet 202、208的电流与iref在相同的范围内。
75.只要通过p型mosfet 208的电流低于icmp，vout_low就保持为低。由于vout_low为低，vout_low_d保持取消断言，并且因此开关118将vout耦接到avdd以供应pwm调制器108。在该配置中，由vout低检测电路116汲取的电流被限制为iref+icmp。在该示例中，假定电流icmp永远不能高于通过p型mosfet 410的电流，并且一旦n型mosfet 412不能再提供电流icmp，电流源414就断开。这些假定描述了mosfet充当电流源的行为。在该配置中并且在这些假定下，由vout低检测电路116汲取的电流被限制为2*iref，其在该示例中为约2na。在示例中，对于通过向pwm调制器108供应vout而不是vin而获得的效率，这是可接受的折衷。
76.随着vout减少，p型mosfet 410的漏极电流增加，而充当源极跟随器的n型mosfet 408将其源极(以及p型mosfet 410的源极)保持在vgate的vgs408内。一旦通过p型mosfet 410的电流大于icmp，则对应于vout_low的节点416处的电压将增加。一旦vout减少到远低于vth412，则断开电流源414，从而加速输出端处的短路检测。
77.n型mosfet 408将其源极保持在vgate
‑
vgs408。因此，随着vout接近1.14v，根据上面概述的方程和假定导出，icmp继续增加。一旦vout在时间302处越过到1.14v阈值以下，p型mosfet 410完全导通，并且vout_low被拉到n型mosfet 408的源极电压，或者在该示例中约1.4v。同时，n型mosfet 410的源极受到vout的减少值及其vgs值的限制。
78.如上所述，vout_low是模拟电压。然而，vout_low可作为输入提供给数字化器诸如施密特触发器，并且因此当vout_low越过到某个阈值以上时，施密特触发器的输出被断言。vout_low_d波形反映示例性施密特触发器的数字信号输出，该数字信号输出被提供给开关118，从而致使开关118将vin耦接到avdd以供应pwm调制器。
79.如以上相对于图2，在一些示例中，在负载114处产生短路，从而致使vout急剧下降到0v。在该示例中，n型mosfet 412用作快速检测晶体管，因为它将以0v的栅极电压完全关断。同时，p型mosfet 410将完全导通，并且vout_low将迅速上升到n型mosfet 408的源极电压。如上所述，这致使vout_low_d被断言，这继而致使开关118将vin耦接到avdd以供应pwm调制器108。在解决短路并恢复vout后，vout_low被拉回接地，如上所述。因此，vout_low_d被取消断言，这继而致使开关118将vout耦接到avdd以供应pwm调制器108，从而增加dc
‑
dc转换器102的效率。
80.如上所述，在一些示例中，n型mosfet 408和n型mosfet 404都包括自然晶体管。作为自然晶体管的n型mosfet 408允许更多的净空以调整阈值，当vout下降到低于该阈值时，将致使vout_low被拉到n型mosfet 408的源极电压。也就是说，自然晶体管的vth相当低，而较高的vth导致n型mosfet 408的源极处的较低电压，这导致用于检测vout已经下降得太低或者需要较高输入电压来维持的较低电压。
81.在前述讨论和权利要求中，术语“包括”和“包含”以开放式方式使用，并且因此应解释为意味着“包括，但不限于
…”
。此外，术语“耦接(couple)”或“耦接(couples)”旨在指
间接或直接的连接。因此，如果第一设备耦接到第二设备，则该连接可通过直接连接或通过经由其他设备和连接的间接连接。类似地，耦接在第一部件或位置与第二部件或位置之间的设备可通过直接连接或通过经由其他设备和连接的间接连接。“被配置为”执行任务或功能的元件或特征可在制造时由制造商配置(例如，编程或结构设计)以执行该功能，和/或可由用户在制造后配置(或可重新配置)以执行该功能和/或其他附加或替代功能。配置可通过设备的固件和/或软件编程、通过硬件部件的构造和/或布局以及设备的互连、或其组合。此外，在前述讨论中对短语“接地”或类似术语的使用旨在包括底盘接地、地面接地、浮动接地、虚拟接地、数字接地、公共接地和/或适用于或适合于本公开的教导的任何其他形式的接地连接。除非另有说明，否则在值之前的“大约”、“约”或“基本上”是指所述值的+/
‑
10％。
82.上述讨论意在说明本公开的原理和各种实施例。一旦上述公开被充分理解，许多变化和修改对于本领域的技术人员将变得明显。旨在将所附权利要求解释为包含所有此类变化和修改。