一种高端PMOS功率管驱动电路

一种高端pmos功率管驱动电路
技术领域
1.本发明属于集成电路技术领域，具体涉及一种高端pmos功率管驱动电路。


背景技术：

2.随着近年来我国ic行业的迅猛发展，有着高集成度，高可靠性，低成本等优势的智能功率集成电路(spic)应用广泛。在spic中，桥式驱动电路由于其拓扑结构和控制方式简单等优点被广泛应用。而在桥式电路的高端功率管的选择中，若采用nmos功率管，则需要产生一个比输入电压更高的电平，才能正常开启nmos功率管，因此通常需要采用自举电容，功率二极管等片外元件。这不仅增加了使用成本和使用面积，还会由于电磁干扰等带来额外的可靠性问题。
3.解决这些问题恰当的方式是在高端使用pmos功率管作为开关管，这样当功率管源极接输入最高电平时，只需要将功率管栅极电平拉低就可以将其导通。但是由于功率管栅源电压耐压值通常很低，因此需要有效控制pmos功率管栅极的最低电平，才能避免其击穿，另外，由于功率管栅极电容通常很大，如何对其迅速充放电也是影响pmos功率管能否高效率工作的一大因素。
4.现有的pmos功率管电路，是通过引入箝位电源并外接一个储能电容，让箝位电源以小电流给储能电容充电，在需要开启pmos功率管时，短时间内用储能电容内的电量给栅源极寄生电容充放电，这样箝位电源电路可以实现通过小电流输出快速给大的栅源极寄生电容充电，达到快速开启与关闭pmos功率管的目的。但其具有以下缺点：需要使用外接片下电容实现对功率管栅极电容的充放电，电路面积较大且不易集成；功率管栅源电压钳位电路复杂，容易引起功率管击穿等可靠性问题。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种高端pmos功率管驱动电路。本发明要解决的技术问题通过以下技术方案实现：
6.本发明提供了一种高端pmos功率管驱动电路，包括：高端线性稳压模块、偏置电压产生模块、高压电平移位模块和输出缓冲模块，其中，
7.所述高端线性稳压模块的输出端连接所述输出缓冲模块的输入端，所述偏置电压产生模块的输出端分别连接所述高端线性稳压模块的输入端和所述高压电平移位模块的输入端，所述高压电平移位模块的输出端连接所述输出缓冲模块的输入端，所述输出缓冲模块的输出端连接高端pmos功率管的栅极；
8.所述高端线性稳压模块，用于根据输入的参考电压信号v
ref
产生控制电平，所述控制电平的大小为v
in
‑
v
gs
，其中，v
in
为电源电压，v
gs
为所述高端pmos功率管工作时允许的最大栅源电压；
9.所述偏置电压产生模块，用于产生偏置电平，为所述高端线性稳压模块和所述高压电平移位模块提供偏置电压；
10.所述高压电平移位模块，用于对输入的第一方波控制信号p_ctrl进行电平移位，将其转换为第二方波控制信号p_ctrl
‑
hs输出，所述第二方波控制信号p_ctrl
‑
hs的幅值高电平为v
in
，低电平为v
in
‑
v
gs
。
11.所述输出缓冲模块，用于根据所述第二方波控制信号p_ctrl
‑
hs为所述高端pmos功率管的栅极进行充电或放电，以控制所述高端pmos功率管的开启或关断，其中，通过所述高端线性稳压模块对所述高端pmos功率管的栅极进行放电。
12.在本发明的一个实施例中，所述高端线性稳压模块包括：误差放大器单元、预稳压单元、瞬态增强单元和稳压输出单元，其中，
13.所述误差放大器单元、所述预稳压单元、所述瞬态增强单元和所述稳压输出单元并接于第一电源端与接地端之间；
14.所述偏置电压产生模块的第一输出端分别连接所述误差放大器单元的第一输入端和第二输入端以及所述预稳压单元的输入端；
15.所述参考电压信号v
ref
分别连接所述误差放大器单元的反相输入端和所述预稳压单元的反相输入端；
16.所述误差放大器单元的输出端分别连接所述稳压输出单元的输入端和所述瞬态增强单元的第一输入端；
17.所述预稳压单元的输出端连接所述瞬态增强单元的第二输入端，所述稳压输出单元的第一输出端输出所述控制电平，分别与所述瞬态增强单元的第三输入端和所述输出缓冲模块的输入端连接；
18.所述稳压输出单元的第二输出端连接所述误差放大器单元的同相输入端，所述偏置电压产生模块的第二输出端连接所述瞬态增强单元的第四输入端。
19.在本发明的一个实施例中，所述误差放大器单元包括：第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第一电阻和第一电容，其中，
20.所述第一mos管的源极和所述第六mos管的源极均连接所述第一电源端；
21.所述第一mos管的栅极和所述第六mos管的栅极均连接所述偏置电压产生模块的第一输出端，所述第一mos管的漏极连接所述第二mos管的源极和所述第三mos管的源极，所述第六mos管的漏极分别连接所述第一电阻的第一端和所述第七mos管的漏极；
22.所述第二mos管的栅极输入所述参考电压信号v
ref
，所述第二mos管的漏极分别连接所述第四mos管的漏极、所述第四mos管的栅极和所述第五mos管的栅极；
23.所述第三mos管的栅极连接所述稳压输出单元的第二输出端，所述第三mos管的漏极连接所述第五mos管的漏极和第七mos管的栅极；
24.所述第一电容串接在所述第一电阻的第二端与所述第七mos管的栅极之间，所述第七mos管的漏极作为所述误差放大器单元的输出端；
25.所述第四mos管的源极、所述第五mos管的源极和所述第七mos管的源极均连接所述接地端。
26.在本发明的一个实施例中，所述预稳压单元包括：第八mos管、第九mos管、第十mos管、第十一mos管、第十二mos管、第十三mos管、第二电阻、第三电阻和第二电容，其中，
27.所述第八mos管的源极连接所述第一电源端，栅极连接所述偏置电压产生模块的第一输出端，漏极连接所述第九mos管的源极和所述第十mos管的源极；
28.所述第九mos管的栅极输入所述参考电压信号v
ref
，所述第九mos管的漏极连接所述第十一mos管的漏极和所述第十三mos管的栅极；
29.所述第二电阻和所述第三电阻依次串接在所述第一电源端和所述第十三mos管的漏极之间，所述第三电阻的第二端作为所述预稳压单元的输出端；
30.所述第十mos管的栅极连接在所述第二电阻与所述第三电阻之间，所述第十mos管的漏极分别连接所述第十一mos管的栅极、所述第十二mos管的栅极和所述第十二mos管的漏极；
31.所述第二电容串接在所述第十三mos管的漏极和栅极之间；
32.所述第十一mos管的源极、所述第十二mos管的源极和所述第十三mos管的源极均连接所述接地端。
33.在本发明的一个实施例中，所述瞬态增强单元包括：第十四mos管、第十五mos管和第十六mos管，其中，
34.所述第十四mos管的源极连接所述预稳压单元的输出端，所述第十四mos管的栅极分别连接其漏极、所述第十五mos管的漏极以及所述第十六mos管的栅极；
35.所述第十五mos管的栅极连接所述偏置电压产生模块的第二输出端，所述第十五mos管的源极连接所述接地端；
36.所述第十六mos管的漏极连接所述误差放大器单元的输出端，源极作为所述瞬态增强单元的第三输入端。
37.在本发明的一个实施例中，所述稳压输出单元包括第十七mos管、第四电阻和第五电阻，其中，
38.所述第四电阻和所述第五电阻依次串接在所述第一电源端和所述第十七mos管的漏极之间；
39.所述第四电阻的第二端作为所述稳压输出单元的第二输出端，所述第五电阻的第二端作为所述稳压输出单元的第一输出端；
40.所述第十七mos管的栅极连接所述误差放大器单元的输出端，所述第十七mos管的源极连接所述接地端。
41.在本发明的一个实施例中，所述偏置电压产生模块包括：第十八mos管、第十九mos管、第二十mos管、第二十一mos管、第二十二mos管、第二十三mos管、第六电阻和第七电阻，其中，
42.所述第六电阻串接在所述第一电源端与所述第十八mos管的漏极之间；
43.所述第二十mos管的源极和所述第二十一mos管的源极均连接所述第一电源端；
44.所述第二十mos管的栅极分别连接其漏极和所述第二十一mos管的栅极，所述第二十mos管的漏极连接所述第十九mos管的漏极；
45.所述第十九mos管的栅极连接所述第十八mos管的漏极，所述第十九mos管的源极连接所述第十八mos管的栅极；
46.所述第七电阻串接在所述第十九mos管的源极与所述接地端之间；
47.所述第二十一mos管的漏极连接所述第二十二mos管的漏极和栅极，所述第二十二mos管的源极连接所述第二十三mos管的漏极和栅极；
48.第十八mos管的源极与所述第二十三mos管的源极均连接所述接地端；
49.所述第二十mos管的栅极和漏极之间作为所述偏置电压产生模块的第一输出端，接所述第二十二mos管)的栅极和漏极之间作为所述偏置电压产生模块的第二输出端，所述第二十三mos管的栅极和漏极之间作为所述偏置电压产生模块的第三输出端。
50.在本发明的一个实施例中，所述高压电平移位模块包括：第二十四mos管、第二十五mos管、第二十六mos管、逻辑反相器、第八电阻和第九电阻，其中，
51.所述第八电阻串接在所述第一电源端与所述第二十四mos管的漏极之间，所述第九电阻串接在所述第一电源端与所述第二十五mos管的漏极之间；
52.所述逻辑反相器的正电源端连接第二电源端，负电源端连接所述接地端；
53.所述第一方波控制信号p_ctrl输入所述第二十四mos管的栅极和所述逻辑反相器的输入端，所述逻辑反相器的输出端连接所述第二十五mos管的栅极；
54.所述第二十四mos管的源极分别连接所述第二十五mos管的源极和所述第二十六mos管的漏极；
55.所述第二十六mos管的栅极连接所述偏置电压产生模块的第三输出端，源极连接所述接地端；
56.所述第二十五mos管的漏极作为所述高压电平移位模块的输出端，输出所述第二方波控制信号p_ctrl
‑
hs。
57.在本发明的一个实施例中，所述输出缓冲模块包括：第二十七mos管、第二十八mos管、第二十九mos管、第三十mos管、第三十一mos管、第三十二mos管、第三十三mos管和第三十四mos管，其中，
58.所述第二十七mos管、所述第二十八mos管、所述第二十九mos管和所述第三十mos管的源极均连接所述第一电源端；
59.所述第三十一mos管、所述第三十二mos管、所述第三十三mos管和所述第三十四mos管的源极均连接所述稳压输出单元的第一输出端；
60.所述高压电平移位模块的输出端分别连接所述第二十七mos管的栅极和所述第三十一mos管的栅极；
61.所述第二十七mos管的漏极连接所述第三十一mos管的漏极、所述第二十八mos管的栅极和所述第三十二mos管的栅极；
62.所述第二十八mos管的漏极连接所述第三十二mos管的漏极、所述第二十九mos管的栅极和所述第三十三mos管的栅极；
63.所述第二十九mos管的漏极连接所述第三十三mos管的漏极、所述第三十mos管的栅极和所述第三十四mos管的栅极；
64.所述第三十mos管的漏极连接所述第三十四mos管的漏极，并作为所述输出缓冲模块的输出端。
65.与现有技术相比，本发明的有益效果在于：
66.1.本发明的高端pmos功率管驱动电路，通过高端线性稳压等模块产生一个有很大驱动能力的控制电平，该控制电平能有效地将高端pmos功率管的栅源电压控制在最大导通电压以内，保证功率管不被击穿，且最大程度上导通功率管，降低导通损耗。
67.2.本发明的高端pmos功率管驱动电路，由于实现的电路不需要使用片下电容等元件，能够极大的提高电路集成度，降低使用成本和使用面积。
68.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
69.图1是本发明实施例提供的一种高端pmos功率管驱动电路的结构框图；
70.图2是本发明实施例提供的一种高端线性稳压模块的电路图；
71.图3是本发明实施例提供的一种偏置电压产生模块的电路图；
72.图4是本发明实施例提供的一种高压电平移位模块的电路图；
73.图5是本发明实施例提供的一种输出缓冲模块的电路图；
74.图6为本发明实施例提供的一种电路波形示意图；
75.图7为本发明实施例提供的另一种电路波形示意图。
具体实施方式
76.为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种高端pmos功率管驱动电路进行详细说明。
77.有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
78.实施例一
79.请参见图1，图1是本发明实施例提供的一种高端pmos功率管驱动电路的结构框图，如图所示，本实施例的高端pmos功率管驱动电路，包括：高端线性稳压模块1、偏置电压产生模块2、高压电平移位模块3和输出缓冲模块4。其中，高端线性稳压模块1的输出端连接输出缓冲模块4的输入端，偏置电压产生模块2的输出端分别连接高端线性稳压模块1的输入端和高压电平移位模块3的输入端，高压电平移位模块3的输出端连接输出缓冲模块4的输入端，输出缓冲模块4的输出端p
out
连接高端pmos功率管m的栅极。
80.具体地，高端线性稳压模块1用于根据输入的参考电压信号v
ref
产生控制电平，控制电平的大小为v
in
‑
v
gs
，其中，v
in
为电源电压，v
gs
为高端pmos功率管m工作时允许的最大栅源电压。
81.在本实施例中，参考电压信号v
ref
由外部其它电路提供，具体地，该参考电压信号v
ref
为始终比电源电压v
in
小1.2v的带隙基准电压，即v
ref
＝(v
in
‑
1.2)v。
82.需要说明的是，目前常见的高端pmos功率管导通的最大栅源电压v
gs
为5v，因此，在本实施例中，高端线性稳压模块1产生的控制电平的大小为(v
in
‑
5)v。
83.进一步地，偏置电压产生模块2用于产生偏置电平，为高端线性稳压模块1和高压电平移位模块3提供偏置电压。高压电平移位模块3，用于对输入的第一方波控制信号p_ctrl进行电平移位，将其转换为第二方波控制信号p_ctrl
‑
hs输出，第二方波控制信号p_ctrl
‑
hs的幅值高电平为v
in
，低电平为v
in
‑
v
gs
。
84.在本实施例中，第一方波控制信号p_ctrl的幅值为5v，当p_ctrl为5v时，高压电平
移位模块3输出的第二方波控制信号p_ctrl
‑
hs为v
in
；当p_ctrl为0v时，高压电平移位模块3输出的第二方波控制信号p_ctrl
‑
hs为(v
in
‑
5)v；
85.进一步地，输出缓冲模块4，用于根据第二方波控制信号p_ctrl
‑
hs为高端pmos功率管m的栅极进行充电或放电，以控制高端pmos功率管m的开启或关断，其中，通过高端线性稳压模块1对高端pmos功率管m的栅极进行放电。
86.具体地，当高压电平移位模块3输出的第二方波控制信号p_ctrl
‑
hs为v
in
时，输出缓冲模块4上接第一电源端vin，对高端pmos功率管m的栅电容进行充电；当高压电平移位模块3输出的第二方波控制信号p_ctrl
‑
hs为(v
in
‑
5)v时，输出缓冲模块4下接高端线性稳压模块1形成到地的放电通路，对高端pmos功率管m的栅极进行放电且将高端pmos功率管m的栅极电位钳位在(v
in
‑
5)v，实现对高端pmos功率管m开启或关断的控制。
87.本实施例的高端pmos功率管驱动电路，通过高端线性稳压等模块产生一个有很大驱动能力的控制电平，该控制电平能有效地将高端pmos功率管的栅源电压控制在最大导通电压以内，保证功率管不被击穿，且最大程度上导通功率管，降低导通损耗。
88.进一步地，对本实施例的高端pmos功率管驱动电路的具体结构进行说明。
89.请参见图2，图2是本发明实施例提供的一种高端线性稳压模块的电路图，如图所示，高端线性稳压模块1包括：误差放大器单元101、预稳压单元102、瞬态增强单元103和稳压输出单元104。
90.其中，误差放大器单元101、预稳压单元102、瞬态增强单元103和稳压输出单元104并接于第一电源端vin与接地端之间；偏置电压产生模块2的第一输出端v
b1
分别连接误差放大器单元101的第一输入端和第二输入端以及预稳压单元102的输入端；参考电压信号v
ref
分别连接误差放大器单元101的反相输入端和预稳压单元102的反相输入端；误差放大器单元101的输出端v
g
分别连接稳压输出单元104的输入端和瞬态增强单元103的第一输入端；预稳压单元102的输出端连接瞬态增强单元103的第二输入端，稳压输出单元104的第一输出端v
hs_out
输出控制电平，分别与瞬态增强单元103的第三输入端和输出缓冲模块4的输入端连接；稳压输出单元104的第二输出端v
fb
连接误差放大器单元101的同相输入端，偏置电压产生模块2的第二输出端v
b2
连接瞬态增强单元103的第四输入端。
91.具体地，误差放大器单元101包括：第一mos管m1、第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5、第六mos管m6、第七mos管m7、第一电阻r1和第一电容c1。
92.其中，第一mos管m1的源极和第六mos管m6的源极均连接第一电源端vin；第一mos管m1的栅极和第六mos管m6的栅极均连接偏置电压产生模块2的第一输出端v
b1
，第一mos管m1的漏极连接第二mos管m2的源极和第三mos管m3的源极，第六mos管m6的漏极分别连接第一电阻r1的第一端和第七mos管m7的漏极。
93.第二mos管m2的栅极输入参考电压信号v
ref
，第二mos管m2的漏极分别连接第四mos管m4的漏极、第四mos管m4的栅极和第五mos管m5的栅极；第三mos管m3的栅极连接稳压输出单元104的第二输出端v
fb
，第三mos管m3的漏极连接第五mos管m5的漏极和第七mos管m7的栅极。
94.第一电容c1串接在第一电阻r1的第二端与第七mos管m7的栅极之间，第七mos管m7的漏极作为误差放大器单元101的输出端v
g
；第四mos管m4的源极、第五mos管m5的源极和第七mos管m7的源极均连接接地端。
95.进一步地，预稳压单元102包括：第八mos管m8、第九mos管m9、第十mos管m10、第十一mos管m11、第十二mos管m12、第十三mos管m13、第二电阻r2、第三电阻r3和第二电容c2。
96.其中，第八mos管m8的源极连接第一电源端vin，栅极连接偏置电压产生模块2的第一输出端v
b1
，漏极连接第九mos管m9的源极和第十mos管m10的源极。
97.第九mos管m9的栅极输入参考电压信号v
ref
，第九mos管m9的漏极连接第十一mos管m11的漏极和第十三mos管m13的栅极；第二电阻r2和第三电阻r3依次串接在第一电源端vin和第十三mos管m13的漏极之间，第三电阻r3的第二端作为预稳压单元102的输出端。
98.第十mos管m10的栅极连接在第二电阻r2与第三电阻r3之间，第十mos管m10的漏极分别连接第十一mos管m11的栅极、第十二mos管m12的栅极和第十二mos管m12的漏极；第二电容c2串接在第十三mos管m13的漏极和栅极之间；第十一mos管m11的源极、第十二mos管m12的源极和第十三mos管m13的源极均连接接地端。
99.进一步地，瞬态增强单元103包括：第十四mos管m14、第十五mos管m15和第十六mos管m16。其中，第十四mos管m14的源极连接预稳压单元102的输出端，第十四mos管m14的栅极分别连接其漏极、第十五mos管m15的漏极以及第十六mos管m16的栅极。
100.第十五mos管m15的栅极连接偏置电压产生模块2的第二输出端v
b2
，第十五mos管m15的源极连接接地端；第十六mos管m16的漏极连接误差放大器单元101的输出端v
g
，源极作为瞬态增强单元103的第三输入端。
101.进一步地，稳压输出单元104包括第十七mos管m17、第四电阻r4和第五电阻r5。其中，第四电阻r4和第五电阻r5依次串接在第一电源端vin和第十七mos管m17的漏极之间；第四电阻r4的第二端作为稳压输出单元104的第二输出端v
fb
，第五电阻r5的第二端作为稳压输出单元104的第一输出端v
hs_out
；第十七mos管m17的栅极连接误差放大器单元101的输出端v
g
，第十七mos管m17的源极连接接地端。
102.在本实施例的高端线性稳压模块1中，具体地，第一mos管m1、第六mos管m6、第八mos管m8形成偏置电流镜结构。第二mos管m2、第三mos管m3、第四mos管m4和第五mos管m5形成误差放大器单元101的第一级放大电路；第六mos管m6和第七mos管m7形成误差放大器单元101的第二级放大电路。第一电阻r1和第一电容c1形成环路补偿结构。
103.在本实施例的预稳压单元102中，具体地，第九mos管m9、第十mos管m10、第十一mos管m11和第十二mos管m12形成预稳压单元102的第一级放大电路；第十三mos管m13、第二电阻r2和第三电阻r3形成预稳压单元102的第二级放大电路。第二电阻r2和第三电阻r3同时起到分压电阻的作用，利用预稳压单元102的反馈作用将第十四mos管m14的源级电压稳定在(v
in
‑
5)v。第二电容c2是预稳压单元102的环路补偿电容。
104.在瞬态增强单元103中，具体地，第十五mos管m15是偏置管；第十四mos管m14、第十六mos管m16形成电流镜结构。具体地，当稳压输出单元104的第一输出端v
hs_out
瞬态响应中出现上冲时，第十六mos管m16会将该上冲小信号电压进行放大，则第十七mos管m17的栅极电压变大，提升第十七mos管m17泄放电流的速度，从而减小稳压输出单元104的第一输出端v
hs_out
的过冲，起到瞬态增强的作用。
105.在稳压输出单元104中，具体地，第四电阻r4和第五电阻r5为反馈分压电阻，第十七mos管m17为功率管且尺寸较大，可流过较大电流，由于误差放大器单元101的反馈作用，稳压输出单元104的第二输出端v
fb
输出的电压v
fb
＝v
ref
＝(v
in
‑
1.2)v，那么，稳压输出单元
104的第一输出端v
hs_out
输出的控制电平为：
[0106][0107]
其中，r4表示第四电阻r4的阻值，r5表示第五电阻r5的阻值，通过调节第四电阻r4和第五电阻r5的阻值的比例，可将第一输出端v
hs_out
输出的控制电平固定在(v
in
‑
5)v。
[0108]
请参见图3，图3是本发明实施例提供的一种偏置电压产生模块的电路图。如图所示，本实施例的偏置电压产生模块2包括：第十八mos管m18、第十九mos管m19、第二十mos管m20、第二十一mos管m21、第二十二mos管m22、第二十三mos管m23、第六电阻r6和第七电阻r7。
[0109]
其中，第六电阻r6串接在第一电源端vin与第十八mos管m18的漏极之间；第二十mos管m20的源极和第二十一mos管m21的源极均连接第一电源端vin；第二十mos管m20的栅极分别连接其漏极和第二十一mos管m21的栅极，第二十mos管m20的漏极连接第十九mos管m19的漏极。
[0110]
第十九mos管m19的栅极连接第十八mos管m18的漏极，第十九mos管m19的源极连接第十八mos管m18的栅极；第七电阻r7串接在第十九mos管m19的源极与接地端之间；第二十一mos管m21的漏极连接第二十二mos管m22的漏极和栅极，第二十二mos管m22的源极连接第二十三mos管m23的漏极和栅极；第十八mos管m18的源极与第二十三mos管m23的源极均连接接地端。
[0111]
第二十mos管m20的栅极和漏极之间作为偏置电压产生模块2的第一输出端v
b1
，接第二十二mos管m22的栅极和漏极之间作为偏置电压产生模块2的第二输出端v
b2
，第二十三mos管m23的栅极和漏极之间作为偏置电压产生模块2的第三输出端v
b3
。
[0112]
在本实施例的偏置电压产生模块2中，具体地，第六电阻r6和第七电阻r7为偏置电阻，控制偏置电路的偏置电流。第十八mos管m18和第十九mos管m19为自偏置管，则计算可得偏置电流第二十mos管m20和第二十一mos管m21形成电流镜结构，将偏置电流i复制到其他支路。第二十二mos管m22和第二十三mos管m23为偏置管，通过调节第二十二mos管m22和第二十三mos管m23的尺寸，可得到合适的偏置电压。
[0113]
请参见图4，图4是本发明实施例提供的一种高压电平移位模块的电路图。如图所示，本实施例的高压电平移位模块3包括：第二十四mos管m24、第二十五mos管m25、第二十六mos管m26、逻辑反相器inv、第八电阻r8和第九电阻r9。
[0114]
其中，第八电阻r8串接在第一电源端vin与第二十四mos管m24的漏极之间，第九电阻r9串接在第一电源端vin与第二十五mos管m25的漏极之间；逻辑反相器inv的正电源端连接第二电源端vdd，负电源端连接接地端；第一方波控制信号p_ctrl输入第二十四mos管m24的栅极和逻辑反相器inv的输入端，逻辑反相器inv的输出端连接第二十五mos管m25的栅极。
[0115]
第二十四mos管m24的源极分别连接第二十五mos管m25的源极和第二十六mos管m26的漏极；第二十六mos管m26的栅极连接偏置电压产生模块2的第三输出端v
b3
，源极连接接地端；第二十五mos管m25的漏极作为高压电平移位模块3的输出端，输出第二方波控制信号p_ctrl
‑
hs。
[0116]
在本实施例的高压电平移位模块3中，具体地，第八电阻r8和第九电阻r9为上拉电阻，第二十四mos管m24和第二十五mos管m25为开关管，第二十六mos管m26为偏置管，提供尾电流偏置。反相器inv将第一方波控制信号p_ctrl进行反相，当第一方波控制信号p_ctrl为0v时，第二十四mos管m24关断，第二十五mos管m25导通，第二方波控制信号p_ctrl
‑
hs在第九电阻r9的分压下为(v
in
‑
5)v，当第一方波控制信号p_ctrl为5v时，第二十四mos管m24导通，第二十五mos管m25关断，第二方波控制信号p_ctrl
‑
hs为v
in
。
[0117]
请参见图5，图5是本发明实施例提供的一种输出缓冲模块的电路图，如图所示，本实施例的输出缓冲模块4包括：第二十七mos管m27、第二十八mos管m28、第二十九mos管m29、第三十mos管m30、第三十一mos管m31、第三十二mos管m32、第三十三mos管m33和第三十四mos管m34。其中，
[0118]
第二十七mos管m27、第二十八mos管m28、第二十九mos管m29和第三十mos管m30的源极均连接第一电源端vin；第三十一mos管m31、第三十二mos管m32、第三十三mos管m33和第三十四mos管m34的源极均连接稳压输出单元104的第一输出端v
hs_out
；高压电平移位模块3的输出端分别连接第二十七mos管m27的栅极和第三十一mos管m31的栅极。
[0119]
第二十七mos管m27的漏极连接第三十一mos管m31的漏极、第二十八mos管m28的栅极和第三十二mos管m32的栅极；第二十八mos管m28的漏极连接第三十二mos管m32的漏极、第二十九mos管m29的栅极和第三十三mos管m33的栅极；第二十九mos管m29的漏极连接第三十三mos管m33的漏极、第三十mos管m30的栅极和第三十四mos管m34的栅极；第三十mos管m30的漏极连接第三十四mos管m34的漏极，并作为输出缓冲模块4的输出端p
out
。
[0120]
在本实施例的输出缓冲模块4中，具体地，第二十七mos管m27、第二十八mos管m28、第二十九mos管m29，第三十mos管m30为上拉开关管。第三十一mos管m31、第三十二mos管m32、第三十三mos管m33，第三十四mos管m34为下拉开关管。
[0121]
同普通输出缓冲模块不同的是，在本实施例的中，下拉管的源极连接高端线性稳压模块1的输出端(也就是稳压输出单元104的第一输出端v
hs_out
)，输出缓冲模块4的输出端p
out
连接需要驱动的高端pmos功率管m的栅极。
[0122]
当第二方波控制信号p_ctrl
‑
hs为v
in
时，输出缓冲模块4通过上拉部分由第一电源端vin为高端pmos功率管m的栅电容充电。当第二方波控制信号p_ctrl
‑
hs为(v
in
‑
5)v时，输出缓冲模块4通过连接至下拉管的高端线性稳压模块1的第十七mos管m17进行放电，且由于高端线性稳压模块1的稳压作用，可将高端pmos功率管m的栅极的低电平有效钳位在(v
in
‑
5)v，避免其被击穿。
[0123]
进一步地，对本实施例的高端pmos功率管驱动电路的性能进行检测，请参见图6，图6为本发明实施例提供的一种电路波形示意图。如图所示，当输入电源电压为v
in
时，首先由外部提供的参考电压信号v
ref
＝(v
in
‑
1.2)v；然后，该参考电压作为高端线性稳压模块1的输入电压，通过调节高端线性稳压模块1的分压电阻(也就是第四电阻r4和第五电阻r5)的阻值比值，得到高端线性稳压模块1的输出端(也就是稳压输出单元104的第一输出端v
hs_out
)输出的控制电平v
hs
‑
out
＝(v
in
‑
5)v。如图所示，v
hs
‑
out
随着输入电源电压v
in
的增大而线性增大，且两者电压差值始终固定在5v，5v也是高端pmos功率管m正常工作不被击穿时的最大栅源电压。
[0124]
请参见图7，图7为本发明实施例提供的另一种电路波形示意图，如图所示，图中，
p_ctrl是外部输入的幅值为5v的第一方波控制信号，首先经过高压电平移位模块3升压为高电平为v
in
，低电平为(v
in
‑
5)v的第二方波控制信号p_ctrl
‑
hs，此信号为逻辑控制信号，由于驱动能力较弱无法直接驱动高端pmos功率管m，因此，将第二方波控制信号p_ctrl
‑
hs输入到输出缓冲模块4中。
[0125]
当第二方波控制信号p_ctrl
‑
hs为v
in
时，输出缓冲模块4通过上拉部分由第一电源端vin为高端pmos功率管m的栅电容充电，输出缓冲模块4的输出端p
out
输出电平为v
in
；当第二方波控制信号p_ctrl
‑
hs为(v
in
‑
5)v时，输出缓冲模块4通过连接至下拉管的高端线性稳压模块1的第十七mos管m17进行放电，且由于高端线性稳压模块1的稳压作用，将输出缓冲模块4的输出端p
out
输出的低电平有效钳位在(v
in
‑
5)v，导通高端pmos功率管m。因此，如图所示，外部输入的幅值为5v的第一方波控制信号p_ctrl，经过该高端pmos功率管驱动电路，升压为高电平为v
in
，低电平为(v
in
‑
5)v的第二方波控制信号p_ctrl
‑
hs为，然后通过输出缓冲模块4直接用于驱动高端pmos功率管m。
[0126]
本实施例的高端pmos功率管驱动电路，由于实现的电路不需要使用片下电容等元件，能够极大的提高电路集成度，降低使用成本和使用面积。
[0127]
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
[0128]
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。