技术特征：
1.一种高端pmos功率管驱动电路，其特征在于，包括：高端线性稳压模块(1)、偏置电压产生模块(2)、高压电平移位模块(3)和输出缓冲模块(4)，其中，所述高端线性稳压模块(1)的输出端连接所述输出缓冲模块(4)的输入端，所述偏置电压产生模块(2)的输出端分别连接所述高端线性稳压模块(1)的输入端和所述高压电平移位模块(3)的输入端，所述高压电平移位模块(3)的输出端连接所述输出缓冲模块(4)的输入端，所述输出缓冲模块(4)的输出端(p
out
)连接高端pmos功率管(m)的栅极；所述高端线性稳压模块(1)，用于根据输入的参考电压信号v
ref
产生控制电平，所述控制电平的大小为v
in
‑
v
gs
，其中，v
in
为电源电压，v
gs
为所述高端pmos功率管(m)工作时允许的最大栅源电压；所述偏置电压产生模块(2)，用于产生偏置电平，为所述高端线性稳压模块(1)和所述高压电平移位模块(3)提供偏置电压；所述高压电平移位模块(3)，用于对输入的第一方波控制信号p_ctrl进行电平移位，将其转换为第二方波控制信号p_ctrl
‑
hs输出，所述第二方波控制信号p_ctrl
‑
hs的幅值高电平为v
in
，低电平为v
in
‑
v
gs
。所述输出缓冲模块(4)，用于根据所述第二方波控制信号p_ctrl
‑
hs为所述高端pmos功率管(m)的栅极进行充电或放电，以控制所述高端pmos功率管(m)的开启或关断，其中，通过所述高端线性稳压模块(1)对所述高端pmos功率管(m)的栅极进行放电。2.根据权利要求1所述的高端pmos功率管驱动电路，其特征在于，所述高端线性稳压模块(1)包括：误差放大器单元(101)、预稳压单元(102)、瞬态增强单元(103)和稳压输出单元(104)，其中，所述误差放大器单元(101)、所述预稳压单元(102)、所述瞬态增强单元(103)和所述稳压输出单元(104)并接于第一电源端(vin)与接地端之间；所述偏置电压产生模块(2)的第一输出端(v
b1
)分别连接所述误差放大器单元(101)的第一输入端和第二输入端以及所述预稳压单元(102)的输入端；所述参考电压信号v
ref
分别连接所述误差放大器单元(101)的反相输入端和所述预稳压单元(102)的反相输入端；所述误差放大器单元(101)的输出端(v
g
)分别连接所述稳压输出单元(104)的输入端和所述瞬态增强单元(103)的第一输入端；所述预稳压单元(102)的输出端连接所述瞬态增强单元(103)的第二输入端，所述稳压输出单元(104)的第一输出端(v
hs_out
)输出所述控制电平，分别与所述瞬态增强单元(103)的第三输入端和所述输出缓冲模块(4)的输入端连接；所述稳压输出单元(104)的第二输出端(v
fb
)连接所述误差放大器单元(101)的同相输入端，所述偏置电压产生模块(2)的第二输出端(v
b2
)连接所述瞬态增强单元(103)的第四输入端。3.根据权利要求2所述的高端pmos功率管驱动电路，其特征在于，所述误差放大器单元(101)包括：第一mos管(m1)、第二mos管(m2)、第三mos管(m3)、第四mos管(m4)、第五mos管(m5)、第六mos管(m6)、第七mos管(m7)、第一电阻(r1)和第一电容(c1)，其中，所述第一mos管(m1)的源极和所述第六mos管(m6)的源极均连接所述第一电源端(vin)；
所述第一mos管(m1)的栅极和所述第六mos管(m6)的栅极均连接所述偏置电压产生模块(2)的第一输出端(v
b1
)，所述第一mos管(m1)的漏极连接所述第二mos管(m2)的源极和所述第三mos管(m3)的源极，所述第六mos管(m6)的漏极分别连接所述第一电阻(r1)的第一端和所述第七mos管(m7)的漏极；所述第二mos管(m2)的栅极输入所述参考电压信号v
ref
，所述第二mos管(m2)的漏极分别连接所述第四mos管(m4)的漏极、所述第四mos管(m4)的栅极和所述第五mos管(m5)的栅极；所述第三mos管(m3)的栅极连接所述稳压输出单元(104)的第二输出端(v
fb
)，所述第三mos管(m3)的漏极连接所述第五mos管(m5)的漏极和第七mos管(m7)的栅极；所述第一电容(c1)串接在所述第一电阻(r1)的第二端与所述第七mos管(m7)的栅极之间，所述第七mos管(m7)的漏极作为所述误差放大器单元(101)的输出端(v
g
)；所述第四mos管(m4)的源极、所述第五mos管(m5)的源极和所述第七mos管(m7)的源极均连接所述接地端。4.根据权利要求2所述的高端pmos功率管驱动电路，其特征在于，所述预稳压单元(102)包括：第八mos管(m8)、第九mos管(m9)、第十mos管(m10)、第十一mos管(m11)、第十二mos管(m12)、第十三mos管(m13)、第二电阻(r2)、第三电阻(r3)和第二电容(c2)，其中，所述第八mos管(m8)的源极连接所述第一电源端(vin)，栅极连接所述偏置电压产生模块(2)的第一输出端(v
b1
)，漏极连接所述第九mos管(m9)的源极和所述第十mos管(m10)的源极；所述第九mos管(m9)的栅极输入所述参考电压信号v
ref
，所述第九mos管(m9)的漏极连接所述第十一mos管(m11)的漏极和所述第十三mos管(m13)的栅极；所述第二电阻(r2)和所述第三电阻(r3)依次串接在所述第一电源端(vin)和所述第十三mos管(m13)的漏极之间，所述第三电阻(r3)的第二端作为所述预稳压单元(102)的输出端；所述第十mos管(m10)的栅极连接在所述第二电阻(r2)与所述第三电阻(r3)之间，所述第十mos管(m10)的漏极分别连接所述第十一mos管(m11)的栅极、所述第十二mos管(m12)的栅极和所述第十二mos管(m12)的漏极；所述第二电容(c2)串接在所述第十三mos管(m13)的漏极和栅极之间；所述第十一mos管(m11)的源极、所述第十二mos管(m12)的源极和所述第十三mos管(m13)的源极均连接所述接地端。5.根据权利要求2所述的高端pmos功率管驱动电路，其特征在于，所述瞬态增强单元(103)包括：第十四mos管(m14)、第十五mos管(m15)和第十六mos管(m16)，其中，所述第十四mos管(m14)的源极连接所述预稳压单元(102)的输出端，所述第十四mos管(m14)的栅极分别连接其漏极、所述第十五mos管(m15)的漏极以及所述第十六mos管(m16)的栅极；所述第十五mos管(m15)的栅极连接所述偏置电压产生模块(2)的第二输出端(v
b2
)，所述第十五mos管(m15)的源极连接所述接地端；所述第十六mos管(m16)的漏极连接所述误差放大器单元(101)的输出端(v
g
)，源极作为所述瞬态增强单元(103)的第三输入端。
6.根据权利要求2所述的高端pmos功率管驱动电路，其特征在于，所述稳压输出单元(104)包括第十七mos管(m17)、第四电阻(r4)和第五电阻(r5)，其中，所述第四电阻(r4)和所述第五电阻(r5)依次串接在所述第一电源端(vin)和所述第十七mos管(m17)的漏极之间；所述第四电阻(r4)的第二端作为所述稳压输出单元(104)的第二输出端(v
fb
)，所述第五电阻(r5)的第二端作为所述稳压输出单元(104)的第一输出端(v
hs_out
)；所述第十七mos管(m17)的栅极连接所述误差放大器单元(101)的输出端(v
g
)，所述第十七mos管(m17)的源极连接所述接地端。7.根据权利要求2所述的的高端pmos功率管驱动电路，其特征在于，所述偏置电压产生模块(2)包括：第十八mos管(m18)、第十九mos管(m19)、第二十mos管(m20)、第二十一mos管(m21)、第二十二mos管(m22)、第二十三mos管(m23)、第六电阻(r6)和第七电阻(r7)，其中，所述第六电阻(r6)串接在所述第一电源端(vin)与所述第十八mos管(m18)的漏极之间；所述第二十mos管(m20)的源极和所述第二十一mos管(m21)的源极均连接所述第一电源端(vin)；所述第二十mos管(m20)的栅极分别连接其漏极和所述第二十一mos管(m21)的栅极，所述第二十mos管(m20)的漏极连接所述第十九mos管(m19)的漏极；所述第十九mos管(m19)的栅极连接所述第十八mos管(m18)的漏极，所述第十九mos管(m19)的源极连接所述第十八mos管(m18)的栅极；所述第七电阻(r7)串接在所述第十九mos管(m19)的源极与所述接地端之间；所述第二十一mos管(m21)的漏极连接所述第二十二mos管(m22)的漏极和栅极，所述第二十二mos管(m22)的源极连接所述第二十三mos管(m23)的漏极和栅极；第十八mos管(m18)的源极与所述第二十三mos管(m23)的源极均连接所述接地端；所述第二十mos管(m20)的栅极和漏极之间作为所述偏置电压产生模块(2)的第一输出端(v
b1
)，接所述第二十二mos管(m22))的栅极和漏极之间作为所述偏置电压产生模块(2)的第二输出端(v
b2
)，所述第二十三mos管(m23)的栅极和漏极之间作为所述偏置电压产生模块(2)的第三输出端(v
b3
)。8.根据权利要求7所述的的高端pmos功率管驱动电路，其特征在于，所述高压电平移位模块(3)包括：第二十四mos管(m24)、第二十五mos管(m25)、第二十六mos管(m26)、逻辑反相器(inv)、第八电阻(r8)和第九电阻(r9)，其中，所述第八电阻(r8)串接在所述第一电源端(vin)与所述第二十四mos管(m24)的漏极之间，所述第九电阻(r9)串接在所述第一电源端(vin)与所述第二十五mos管(m25)的漏极之间；所述逻辑反相器(inv)的正电源端连接第二电源端(vdd)，负电源端连接所述接地端；所述第一方波控制信号p_ctrl输入所述第二十四mos管(m24)的栅极和所述逻辑反相器(inv)的输入端，所述逻辑反相器(inv)的输出端连接所述第二十五mos管(m25)的栅极；所述第二十四mos管(m24)的源极分别连接所述第二十五mos管(m25)的源极和所述第二十六mos管(m26)的漏极；所述第二十六mos管(m26)的栅极连接所述偏置电压产生模块(2)的第三输出端(v
b3
)，
源极连接所述接地端；所述第二十五mos管(m25)的漏极作为所述高压电平移位模块(3)的输出端，输出所述第二方波控制信号p_ctrl
‑
hs。9.根据权利要求2所述的的高端pmos功率管驱动电路，其特征在于，所述输出缓冲模块(4)包括：第二十七mos管(m27)、第二十八mos管(m28)、第二十九mos管(m29)、第三十mos管(m30)、第三十一mos管(m31)、第三十二mos管(m32)、第三十三mos管(m33)和第三十四mos管(m34)，其中，所述第二十七mos管(m27)、所述第二十八mos管(m28)、所述第二十九mos管(m29)和所述第三十mos管(m30)的源极均连接所述第一电源端(vin)；所述第三十一mos管(m31)、所述第三十二mos管(m32)、所述第三十三mos管(m33)和所述第三十四mos管(m34)的源极均连接所述稳压输出单元(104)的第一输出端(v
hs_out
)；所述高压电平移位模块(3)的输出端分别连接所述第二十七mos管(m27)的栅极和所述第三十一mos管(m31)的栅极；所述第二十七mos管(m27)的漏极连接所述第三十一mos管(m31)的漏极、所述第二十八mos管(m28)的栅极和所述第三十二mos管(m32)的栅极；所述第二十八mos管(m28)的漏极连接所述第三十二mos管(m32)的漏极、所述第二十九mos管(m29)的栅极和所述第三十三mos管(m33)的栅极；所述第二十九mos管(m29)的漏极连接所述第三十三mos管(m33)的漏极、所述第三十mos管(m30)的栅极和所述第三十四mos管(m34)的栅极；所述第三十mos管(m30)的漏极连接所述第三十四mos管(m34)的漏极，并作为所述输出缓冲模块(4)的输出端(p
out
)。
技术总结
本发明涉及一种高端PMOS功率管驱动电路，包括：高端线性稳压模块、偏置电压产生模块、高压电平移位模块和输出缓冲模块，其中，高端线性稳压模块，用于根据输入的参考电压信号V
技术研发人员：张艺蒙 丁允 张玉明 汤晓燕 宋庆文
受保护的技术使用者：西安电子科技大学
技术研发日：2021.06.17
技术公布日：2021/11/4