一种半桥驱动集成电路及电机驱动电路的制作方法

1.本实用新型涉及电子电路技术领域，尤其涉及一种半桥驱动集成电路及电机驱动电路。


背景技术：

2.随着三相直流无刷电机驱动电路自动化、集成化程度越来越高，在中低压电机驱动系统中，以pn为主的半桥栅极驱动电路主要有两种方案：(一)、由pn驱动芯片与6个分立的mos管组成的驱动电路，在pcb上布局灵活，但pcb大量走线产生的寄生参数大，emi特性差；(二)、将pn驱动器和6个功率管集成于一体作为电机的驱动模块的全集成方案，这种方案emi特性良好，但不能根据pcb样板进行灵活设计，且6个功率管集中，运行时温度集中，不利于散热。
3.可见，现有技术中的电机驱动电路不能同时满足emi特性好且能在pcb上灵活布局。


技术实现要素：

4.针对现有技术中所存在的不足，本实用新型提供了一种半桥驱动集成电路及电机驱动电路，其解决了现有技术中存在的电机驱动电路不能同时满足emi特性好且能在pcb上灵活布局的问题。
5.第一方面，本实用新型提供一种半桥驱动集成电路，所述半桥驱动集成电路包括：逻辑控制单元、高侧驱动单元、低侧驱动单元、第一mos管和第二mos管；所述逻辑控制单元的输入端分别与外部mcu、高侧驱动单元、低侧驱动单元相连，用于接收外部mcu发出的第一控制信号和第二控制信号，还用于根据所述第一控制信号向所述高侧驱动单元发出第一逻辑信号，还用于根据所述第二控制信号向所述低侧驱动单元发出第二逻辑信号；所述高侧驱动单元与所述第一mos管的栅极相连，用于根据所述第一逻辑信号向所述第一mos管发出高侧驱动信号控制所述第一mos管导通或截止；所述第一mos管的源极与第一电源端相连，所述第一mos管的漏极与电机相连；所述低侧驱动单元与所述第二mos管的栅极相连，用于根据所述第二逻辑信号向所述第二mos管发出低侧驱动信号控制所述第二mos管导通或截止；所述第二mos管的漏极与所述第一mos管的漏极相连，所述第二mos管的源极接地；所述逻辑控制单元、高侧驱动单元、低侧驱动单元、第一mos管和第二mos管集成于一体。
6.可选地，所述半桥驱动集成电路还包括：内部电源电路单元；所述内部电源电路单元分别与所述第一电源端和所述逻辑控制单元相连，用于控制所述第一电源端是否向所述逻辑控制单元提供电能。
7.可选地，所述半桥驱动集成电路还包括：零待机单元；所述零待机单元分别与所述逻辑控制单元的输入端、内部电源电路单元相连，用于当检测到所述逻辑控制的单元的输入端在预设时间内未接收到所述第一控制信号和第二控制信号时向所述内部电源电路单元发出待机信号，使所述内部电源电路单元与所述第一电源端断开。
8.可选地，所述半桥驱动集成电路还包括：死区调节单元；所述死区调节单元分别与所述逻辑控制单元、所述第一mos管的栅极和所述第二mos管的栅极相连，用于采集所述第一mos管的栅极的第一工作电压，还用于采集所述第二mos管的栅极的第二工作电压，还用于根据所述第一工作电压和所述第二工作电压向所述逻辑控制单元发出死区调节信号；所述逻辑控制单元还用于根据所述死区调节信号分别向所述高侧驱动单元和所述低侧驱动单元发出第一调节逻辑信号和第二调节逻辑信号；所述高侧驱动单元还用于根据所述第一调节逻辑信号调节所述第一mos管的功率；所述低侧驱动单元还用于根据所述第二调节逻辑信号调节所述第二mos管的功率。
9.可选地，所述死区调节单元包括：第一比较器和第二比较器；所述逻辑控制单元包括第一与门和第二与门；所述第一比较器的第一输入端与内部电源电路单元相连，用于采集所述内部电源电路单元输出的第一参考电压；所述第一比较器的第二输入端与所述第一mos管的栅极相连，用于采集所述第一mos管的栅极的第一工作电压；所述第一比较器的输出端与所述第一与门的第二输入端相连，用于根据第一参考电压和所述第一工作电压向所述第一与门发出第一死区调节信号；所述第一与门的第一输入端与所述外部mcu相连，用于接收所述第一控制信号，所述第一与门的输出端与所述高侧驱动单元相连，用于根据接收到的所述第一控制信号和所述第一死区调节信号向所述高侧驱动单元发出第一调节逻辑信号，使所述高侧驱动单元根据所述第一调节逻辑信号调节所述第一mos管的功率；所述第二比较器的第一输入端与内部电源电路单元相连，用于采集所述内部电源电路单元输出的第二参考电压；所述第二比较器的第二输入端与所述第二mos管的栅极相连，用于采集所述第二mos管的栅极的第二工作电压；所述第二比较器的输出端与所述第二与门的第二输入端相连，用于根据第二参考电压和所述第二工作电压向所诉和第二与门的第二输出端发出第二死区调节信号；所述第二与门的第一输入端与所述外部mcu相连，用于接收所述第二控制信号，所述第二与门的输出端与所述低侧驱动单元相连，用于根据接收到的所述第二控制信号和所述第二死区调节信号向所述低侧驱动单元发出第二调节逻辑信号，使所述低侧驱动单元根据所述第二调节逻辑信号调节所述第二mos管的功率。
10.可选地，所述半桥驱动集成电路还包括：欠压保护单元；所述欠压保护单元分别与第一电源端和所述逻辑控制单元相连，用于根据采集所述第一电源电源端的第一输入电压，还用于根据所述第一输入电压的大小控制输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元输出高侧驱动信号控制所述第一mos管截止，使所述低侧驱动单元输出低侧驱动信号控制所述第二mos管截止。
11.可选地，所述半桥驱动集成电路还包括：过温保护单元；所述过温保护单元分别与所述第一mos管、第二mos管和逻辑控制单元相连，用于采集所述第一mos管的pn节电压和所述第二mos管的pn节电压并将所述第一mos管的pn节电压和所述第二mos管的pn节电压与预设过温保护电压进行比较得到过温保护比较结果，使所述逻辑控制单元根据所述过温比较结果输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元输出高侧驱动信号控制所述第一mos管截止，使所述低侧驱动单元输出低侧驱动信号控制所述第二mos管截止。
12.可选地，所述半桥驱动集成电路还包括：短路保护单元；所述短路保护单元分别与外部mcu和所述第二mos管的源极相连，用于分别监测所述外部mcu发出的第一控制信号和第二控制信号，还用于采集所述第二mos管的源极的电压，还用于根据第一控制信号、第二
控制信号和所述第二mos管的源极的电压向所述逻辑控制单元发出所述短路保护信号，使所述逻辑控制单元根据短路保护信号输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元输出高侧驱动信号控制所述第一mos管截止，使所述低侧驱动单元输出低侧驱动信号控制所述第二mos管截止。
13.可选地，所述集成电路的封装采用：sop8/esop8封装、dfn3*3-8l封装或to252-4封装。
14.第二方面，本实用新型提供一种电机驱动电路，其特征在于，所述电机驱动电路包括：mcu、第一半桥驱动集成电路、第二半桥驱动集成电路和第三半桥驱动集成电路，所述每个半桥驱动集成电路半桥驱动集成电路；所述第一半桥驱动集成电路的输入端分别与所述mcu的第一输出端相连，用于接收所述mcu发出的第一控制信号和第二控制信号；所述第一半桥驱动集成电路的输出端与电机的第一相相连，用于向所述电机发出第一驱动信号；所述第二半桥驱动集成电路的输入端分别与所述mcu的第二输出端相连，用于接收所述mcu发出的第一控制信号和第二控制信号；所述第二半桥驱动集成电路的输出端与电机的第二相相连，用于向所述电机发出第二驱动信号；所述第三半桥驱动集成电路的输入端分别与所述mcu的第三输出端相连，用于接收所述mcu发出的第一控制信号和第二控制信号；所述第三半桥驱动集成电路的输出端与电机的第三相相连，用于向所述电机发出第三驱动信号；其中，所述每个驱动信号通过每个半桥驱动集成电路的第一mos管的漏极输出。
15.相比于现有技术，本实用新型具有如下有益效果：
16.1、相比于现有技术中的全集成方案：将三相驱动器和6个功率管集成在一起，集成度高，然而其集成度越高，功率管运行温度集中，发热量越多，不适用于更大功率场合运用，若要在大功率场合应用，需要额外增加散热器，这将会导致成本增加；三相驱动芯片和6个功率管集成在一起，封装固定，其占用的面积较大，使用时对pcb板的面积有一定限制，在一些空间受限的场合全集成方案并不能适用。本技术通过仅仅将逻辑控制单元、高侧驱动单元、低侧驱动单元和2个mos管集成在一起，功率管运行分散，减少了发热量，其2个功率管的发热量仅仅是全集成方案中6个功率管发热量的三分之一，其发热量的大幅减少使本实施例集成的芯片更适用于更大功率场合，无需增加额外的散热器实现散热，降低了成本；在使用过程中，相比于全集成方案集成于1颗芯片，需要使用3颗本实施例集成的芯片去控制电机，单颗芯片封装面积小，适用于更小的pcb板，尤其是在一些异形pcb板上的使用，其布局更加灵活，可以减少pcb板的使用面积。
17.2、相比于现有技术中的分立方案：采用分立元器件在pcb板上走线的方式实现对电机的控制，然而走线寄生电感大，emi特性差；驱动芯片与功率器件参数匹配性差，需外加驱动电阻进行匹配，需要花费人力和时间去选择合适的驱动电阻；外围器件多，需要驱动芯片3个、电阻12个，电容6个，功率管6个，一共27个器件，造成pcb布线困难。本技术将逻辑控制单元、高侧驱动单元、低侧驱动单元和2个mos管集成在一起，功率管走线寄生电感小，emi特性好；且无需增加驱动电阻进行驱动，节约人力和时间去选择驱动电阻调试；将逻辑控制单元、高侧驱动单元、低侧驱动单元和2个mos管集成于一颗芯片，无需单独额外走线，在pcb板上布局简单。
附图说明
18.图1为本实用新型实施例提供的第一种半桥驱动集成电路的结构图；
19.图2为本实用新型实施例提供的第二种半桥驱动集成电路的结构图；
20.图3为本实用新型实施例提供的第三种半桥驱动集成电路的结构图；
21.图4为本实用新型实施例提供的第四种半桥驱动集成电路的结构图；
22.图5为本实用新型实施例提供的第五种半桥驱动集成电路的结构图；
23.图6为本实用新型实施例提供的一种采用sop8/esop8封装的结构示意图；
24.图7为本实用新型实施例提供的一种采用dfn3*3-8l封装的结构示意图；
25.图8为本实用新型实施例提供的一种采用to252-4封装的结构示意图；
26.图9为本实用新型实施例提供的一种电机驱动电路的电路图。
具体实施方式
27.下面结合附图及实施例对本实用新型中的技术方案进一步说明。
28.图1为本实用新型实施例提供的第一种半桥驱动集成电路的结构图，如图1所示，所述半桥驱动集成电路包括：逻辑控制单元100、高侧驱动单元200、低侧驱动单元300、第一mos管p和第二mos管n；
29.所述逻辑控制单元100的输入端分别与外部mcu、高侧驱动单元200、低侧驱动单元300相连，用于接收外部mcu发出的第一控制信号和第二控制信号，还用于根据所述第一控制信号向所述高侧驱动单元200发出第一逻辑信号，还用于根据所述第二控制信号向所述低侧驱动单元300发出第二逻辑信号；
30.所述高侧驱动单元200与所述第一mos管p的栅极相连，用于根据所述第一逻辑信号向所述第一mos管p发出高侧驱动信号控制所述第一mos管p导通或截止；
31.所述第一mos管p的源极与第一电源端vm相连，所述第一mos管p的漏极与电机相连；
32.所述低侧驱动单元300与所述第二mos管n的栅极相连，用于根据所述第二逻辑信号向所述第二mos管n发出低侧驱动信号控制所述第二mos管n导通或截止；
33.所述第二mos管n的漏极与所述第一mos管p的漏极相连，所述第二mos管n的源极接地。
34.在本实施例中，通过逻辑控制单元100用于接收外部mcu的第一控制信号和第二控制信号，根据第一控制信号向高侧驱动单元200发出第一逻辑信号，根据第二控制信号向低侧驱动单元300发出第二逻辑信号，高侧驱动单元200根据第一逻辑信号向第一mos管p发出高侧驱动信号控制第一mos管p导通或截止，低侧驱动单元300根据第二逻辑信号向第二mos管n发出低侧驱动信号控制第二mos管n导通或截止，第一mos管p和第二mos管n组成电机驱动电路的单相桥臂，通过控制第一mos管p导通和第二mos管n的导通或截止从而实现三相桥臂的单相桥臂的控制；将逻辑控制单元100、高侧驱动单元200、低侧驱动单元300、第一mos管p和第二mos管n集成于一体，避免了现有技术中采用pn驱动芯片与6个分立的mos管组成的驱动电路需要大量走线导致emi特性差的情况。
35.现有技术中的全集成方案：将三相驱动器和6个功率管集成在一起，集成度高，然而其集成度越高，功率管运行温度集中，发热量越多，不适用于更大功率场合运用，若要在
大功率场合应用，需要额外增加散热器，这将会导致成本增加；三相驱动芯片和6个功率管集成在一起，封装固定，其占用的面积较大，使用时对pcb板的面积有一定限制，在一些空间受限的场合全集成方案并不能适用。本实施例通过仅仅将逻辑控制单元100、高侧驱动单元200、低侧驱动单元300和2个mos管集成在一起，功率管运行分散，减少了发热量，其2个功率管的发热量仅仅是全集成方案中6个功率管发热量的三分之一，其发热量的大幅减少使本实施例集成的芯片更适用于更大功率场合，无需增加额外的散热器实现散热，降低了成本；在使用过程中，相比于全集成方案集成于1颗芯片，需要使用3颗本实施例集成的芯片去控制电机，单颗芯片封装面积小，适用于更小的pcb板，尤其是在一些异形pcb板上的使用，其布局更加灵活，可以减少pcb板的使用面积。
36.现有技术中的分立方案：采用分立元器件在pcb板上走线的方式实现对电机的控制，然而走线寄生电感大，emi特性差；驱动芯片与功率器件参数匹配性差，需外加驱动电阻进行匹配，需要花费人力和时间去选择合适的驱动电阻；外围器件多，需要驱动芯片3个、电阻12个，电容6个，功率管6个，一共27个器件，造成pcb布线困难。本实施例的方案将逻辑控制单元100、高侧驱动单元200、低侧驱动单元300和2个mos管集成在一起，功率管走线寄生电感小，emi特性好；且无需增加驱动电阻进行驱动，节约人力和时间去选择调试；将逻辑控制单元100、高侧驱动单元200、低侧驱动单元300和2个mos管集成于一颗芯片，无需单独额外走线，在pcb板上布局简单。
37.需要说明的是，第一mos管p为pmos管，第二mos管n为nmos管。
38.图2为本实用新型实施例提供的第二种半桥驱动集成电路的结构图，如图2所示，所述半桥驱动集成电路还包括：内部电源电路单元400；所述内部电源电路单元400分别与所述第一电源端vm和所述逻辑控制单元100相连，用于控制所述第一电源端vm是否向所述逻辑控制单元100提供电能。所述半桥驱动集成电路还包括：零待机单元500；所述零待机单元500分别与所述逻辑控制单元100的输入端、内部电源电路单元400相连，用于当检测到所述逻辑控制的单元的输入端在预设时间内未接收到所述第一控制信号和第二控制信号时向所述内部电源电路单元400发出待机信号，使所述内部电源电路单元400与所述第一电源端vm断开。
39.在本实施例中，通过零待机单元500检测逻辑控制单元100的第一控制信号和第二控制信号接收情况，当逻辑控制单元100在预设时间内未接收到第一控制信号和第二控制信号时，则说明当前无需启动控制电机，逻辑控制单元100向内部电源电路单元400发出待机信号，使内部电路电路单元与第一电源端vm断开，降低半桥驱动集成电路的使用功耗。
40.图3为本实用新型实施例提供的第三种半桥驱动集成电路的结构图，如图3所示，所述半桥驱动集成电路还包括：死区调节单元600；
41.所述死区调节单元600分别与所述逻辑控制单元100、所述第一mos管p的栅极和所述第二mos管n的栅极相连，用于采集所述第一mos管p的栅极的第一工作电压，还用于采集所述第二mos管n的栅极的第二工作电压，还用于根据所述第一工作电压和所述第二工作电压向所述逻辑控制单元100发出死区调节信号；
42.所述逻辑控制单元100还用于根据所述死区调节信号分别向所述高侧驱动单元200和所述低侧驱动单元300发出第一调节逻辑信号和第二调节逻辑信号；
43.所述高侧驱动单元200还用于根据所述第一调节逻辑信号调节所述第一mos管p的
功率；
44.所述低侧驱动单元300还用于根据所述第二调节逻辑信号调节所述第二mos管n的功率。
45.在本实施例中，通过死区调节单元600根据采集到的第一mos管p的栅极的第一工作电压和第二mos管n的栅极的第二工作电压向逻辑控制单元100发出死区调节信号，逻辑控制单元100分别向高侧驱动单元200和低侧驱动单元300分别发送第一调节逻辑信号和第二调节逻辑信号，高侧驱动单元200根据第一调节逻辑信号调节第一mos管p的功率，低侧驱动单元300根据第二调节逻辑信号调节第二mos管n的功率，从而实现对第一mos管p和第二mos管n的死区调节。通过在芯片内集成死区调节单元600，相比于现有技术中的全集成方案没有死区调节单元600，对mos管的功率范围选择范围较窄；本实施例的技术方案集成了死区调节单元600，能够选择更多不同功率的mos管集成于芯片内，适用场合更多；相比于现有技术中的分立方案：分立方案在对死区进行调节时，需要将采集管驱动信号采集回驱动芯片，这样的驱动芯片价格高昂，成本高；或通过mcu设置固定死区，若死区设置过大，会降低系统工作效率，不能很好还原输入信号波形，若设置过小，有桥臂功率管直通风险，降低功率管寿命；本实施例的技术方案通过设置单独的死区调节单元600分别采集第一mos管p和第二mos管n的第一工作电压和第二工作电压并向驱动单元反馈死区调节信号，实现对第一mos管和第二mos管的自适应调节，无需通过mcu设置死区，通过死区调节单元600自动调节出最小死区时间，达到死区自适应功能，既不影响mos管的寿命，也提高了mos管的工作效率，有效还原输入信号的波形。
46.图4为本实用新型实施例提供的第四种半桥驱动集成电路的结构图，如图4所示，所述死区调节单元600包括：第一比较器u1和第二比较器u2；所述逻辑控制单元100包括第一与门u3和第二与门u4；
47.所述第一比较器u1的第一输入端与内部电源电路单元400相连，用于采集所述内部电源电路单元400输出的第一参考电压；所述第一比较器u1的第二输入端与所述第一mos管p的栅极相连，用于采集所述第一mos管p的栅极的第一工作电压；所述第一比较器u1的输出端与所述第一与门u3的第二输入端相连，用于根据第一参考电压和所述第一工作电压向所述第一与门u3发出第一死区调节信号；
48.所述第一与门u3的第一输入端与所述外部mcu相连，用于接收所述第一控制信号，所述第一与门u3的输出端与所述高侧驱动单元200相连，用于根据接收到的所述第一控制信号和所述第一死区调节信号向所述高侧驱动单元200发出第一调节逻辑信号，使所述高侧驱动单元200根据所述第一调节逻辑信号调节所述第一mos管p的功率；
49.所述第二比较器u2的第一输入端与内部电源电路单元400相连，用于采集所述内部电源电路单元400输出的第二参考电压；所述第二比较器u2的第二输入端与所述第二mos管n的栅极相连，用于采集所述第二mos管n的栅极的第二工作电压；所述第二比较器u2的输出端与所述第二与门u4的第二输入端相连，用于根据第二参考电压和所述第二工作电压向所述第二与门u4发出第二死区调节信号；
50.所述第二与门u4的第一输入端与所述外部mcu相连，用于接收所述第二控制信号，所述第二与门u4的输出端与所述低侧驱动单元300相连，用于根据接收到的所述第二控制信号和所述第二死区调节信号向所述低侧驱动单元300发出第二调节逻辑信号，使所述低
侧驱动单元300根据所述第二调节逻辑信号调节所述第二mos管n的功率。
51.在本实施例中，第一比较器u1将采集到的第一mos管p的栅极的第一工作电压与内部电源电路单元400输出的第一参考电压相比较并将比较输出结果即死区调节信号发送给第一与门u3，第一与门u3根据第一控制信号和死区调节信号向高侧驱动单元200输出第一调节逻辑信号，高侧驱动单元200根据第一调节逻辑信号控制第一mos管p导通或截止；第二比较器u2将采集到的第二mos管n的栅极的第二工作电压与内部电源电路单元400输出的第二参考电压相比较并将比较输出结果即死区调节信号发送给第二与门u4，第二与门u4根据第二控制信号和死区调节信号向低侧驱动单元300输出第二调节逻辑信号，低侧驱动单元300根据第二调节逻辑信号控制第二mos管n导通或截止；从而实现对第一mos管p和第二mos管n的死区调节。具体地，当第一控制信号为高，第二控制信号为低时，第一比较器u1采集到第一工作电压信号小于第一参考电压信号时，第一比较器u1输出高即死区调节信号，第一与门u3根据输入的第一控制信号和比较器输出的高信号输出高信号即第一调节逻辑信号，第一mos管p接收到第一调节逻辑信号直接开启，无需等待一个固定死区时间后再开启第一mos管p。第二mos管n的死区调节原理与第一mos管的死区调节原理类似，因此不再赘述。
52.图5为本实用新型实施例提供的第五种半桥驱动集成电路的结构图，如图5所示，所述半桥驱动集成电路还包括：欠压保护单元701；所述欠压保护单元701分别与第一电源端vm和所述逻辑控制单元100相连，用于根据采集所述第一电源电源端的第一输入电压，还用于根据所述第一输入电压的大小控制输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元200输出高侧驱动信号控制所述第一mos管p截止，使所述低侧驱动单元300输出低侧驱动信号控制所述第二mos管n截止。
53.在本实施例中，通过设置欠压保护单元701监测第一电源端vm的电压，但第一电源端vm的电压超过预设值时，逻辑控制单元100向高侧驱动单元200和低侧驱动单元300输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元200输出高侧驱动信号控制所述第一mos管p截止，使所述低侧驱动单元300输出低侧驱动信号控制所述第二mos管n截止，实现对驱动电路的保护。
54.在本实用新型的另一实施例中，如图5所示，所述半桥驱动集成电路还包括：过温保护单元702；所述过温保护单元702分别与所述第一mos管p、第二mos管n和逻辑控制单元100相连，用于采集所述第一mos管p的pn节电压和所述第二mos管n的pn节电压并将所述第一mos管p的pn节电压和所述第二mos管n的pn节电压与预设过温保护电压进行比较得到过温保护比较结果，使所述逻辑控制单元100根据所述过温比较结果输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元200输出高侧驱动信号控制所述第一mos管p截止，使所述低侧驱动单元300输出低侧驱动信号控制所述第二mos管n截止。
55.在本实施例中，正向导通pn结电压对温度敏感，pn结电压每升高1c
°
，pn结导通压降约降低2.2mv，通过过温保护单元702采集第一mos管p的pn节电压和所述第二mos管n的pn节电压，判断所述第一mos管p的pn节电压和所述第二mos管n的pn节电压是否超过预设过温保护电压，比较得到过温保护比较结果，使所述逻辑控制单元100根据所述过温比较结果输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元200输出高侧驱动信号控制所述第一mos管p截止，使所述低侧驱动单元300输出低侧驱动信号控制所述第二mos管n截止，实现对驱动电路的保护。
56.在本实用新型的另一实施例中，如图5所示，所述半桥驱动集成电路还包括：短路保护单元703；所述短路保护单元703分别与外部mcu和所述第二mos管n的源极相连，用于分别监测所述外部mcu发出的第一控制信号和第二控制信号，还用于采集所述第二mos管n的源极的电压，还用于根据第一控制信号、第二控制信号和所述第二mos管n的源极的电压向所述逻辑控制单元100发出所述短路保护信号，使所述逻辑控制单元100根据短路保护信号输出第一逻辑信号和第二逻辑信号，从而使所述高侧驱动单元200输出高侧驱动信号控制所述第一mos管p截止，使所述低侧驱动单元300输出低侧驱动信号控制所述第二mos管n截止。
57.在本实施例中，当第一控制信号为低电平，第二控制信号为高电平，监测到第二mos管n的源极电压为高电平，短路保护单元703向逻辑控制单元100发出短路保护信号，所述逻辑控制单元100根据短路保护信号输出第一逻辑信号和第二逻辑信号，使所述高侧驱动单元200输出高侧驱动信号为高，低侧驱动单元300输出低侧驱动单元300为低，控制第一mos管p和第二mos管n截止，从而实现短路保护；当第一控制信号为高电平，第二控制信号为低电平，监测到第二mos管n的源极电压为低电平，所述逻辑控制单元100根据短路保护信号输出第一逻辑信号和第二逻辑信号，使所述高侧驱动单元200输出高侧驱动信号为高，低侧驱动单元300输出低侧驱动单元300为低，控制第一mos管p和第二mos管n截止，从而实现短路保护。
58.在本实用新型的另一实施例中，所述集成电路的封装采用：sop8/esop8封装、dfn3*3-8l封装或to252-4封装。
59.在本实施例中，图6为本实用新型实施例提供的一种采用sop8/esop8封装的结构示意图，采用sop8/esop8封装时，体积小，在pcb板上的占用面积小，适用于较小场合的pcb板使用；图7为本实用新型实施例提供的一种采用dfn3*3-8l封装的结构示意图，采用dfn3*3-8l封装时，dfn3*3-8l封装上设置有散热焊板，适用于较大功率管的场合使用；图8为本实用新型实施例提供的一种采用to252-4封装的结构示意图，采用to252-4封装时，to252-4封装可以外装散热片，适用于更大功率场合的使用。
60.图6为本实用新型实施例提供的一种电机驱动电路的电路图，如图6所示，所述电机驱动电路包括：mcu、第一半桥驱动集成电路a1、第二半桥驱动集成电路a2和第三半桥驱动集成电路a3，所述每个半桥驱动集成电路包括半桥驱动集成电路；所述第一半桥驱动集成电路a1的输入端分别与所述mcu的第一输出端相连，用于接收所述mcu发出的第一控制信号和第二控制信号；所述第一半桥驱动集成电路a1的输出端与电机的第一相相连，用于向所述电机发出第一驱动信号；所述第二半桥驱动集成电路a2的输入端分别与所述mcu的第二输出端相连，用于接收所述mcu发出的第一控制信号和第二控制信号；所述第二半桥驱动集成电路a2的输出端与电机的第二相相连，用于向所述电机发出第二驱动信号；所述第三半桥驱动集成电路a3的输入端分别与所述mcu的第三输出端相连，用于接收所述mcu发出的第一控制信号和第二控制信号；所述第三半桥驱动集成电路a3的输出端与电机的第三相相连，用于向所述电机发出第三驱动信号；其中，所述每个驱动信号通过每个半桥驱动集成电路的第一mos管p的漏极输出。
61.所述电机驱动电路还包括直流电源；所述直流电源分别与所述mcu、第一半桥驱动集成电路a1、第二半桥驱动集成电路a2和第三半桥驱动集成电路a3，用于分别向所述mcu、
所述第一半桥驱动集成电路a1、所述第二半桥驱动集成电路a2和所述第三半桥驱动集成电路a3提供工作电压。
62.在本实施例中，通过分别采用第一半桥驱动集成电路a1、第二半桥驱动集成电路a2和第三半桥驱动集成电路a3分别向电机输出电机驱动信号，且每个驱动电路作为一种集成电路，在pcb板上占用面积小，能够根据实际需要灵活布置；每个驱动电路仅仅将两个mos管集成在一起，相比于现有技术中6个mos管集成在一起，能够减少mos管的发热，具有良好的散热性；相比于现有技术中，将6个mos管分散布置在pcb板上需要走线，大大降低了emi，提高了电机驱动电路的emi。
63.需要说明的是，mcu第一输出端、第二输出端和第三输出端分别包括两个输出接口，用于分别输出第一控制信号和第二控制信号；每个半桥驱动集成电路的输入端包括两个输入接口，用于分别接收第一控制信号和第二控制信号。直流电源两端还并联又电容，用于滤波。
64.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
65.以上所述仅是本实用新型的具体实施方式，使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。