一种数字化变压器差动保护装置的制造方法
【技术领域】
[0001]本发明涉及一种保护装置，具体是一种数字化变压器差动保护装置。
【背景技术】
[0002]变压器是电力系统发电厂、变电站中的重要设备之一，起着汇集和分配电能及电压等级变换的作用。基于差动原理的变压器差动保护作为变压器保护的主保护，和后备保护、非电量保护一起实现了变压器的二次继电保护，这些继电保护功能得到了普遍的应用。
[0003]当前国内外常规的变压器差动保护，是把变压器的各侧间隔的回路电流量引入变压器差动保护装置，由变压器差动保护装置完成模拟量的同步采样及差动逻辑判别。这种方法需要接入大量二次电缆，不仅电缆投资大，而且现场施工工作量大，在智能变电站中已经很难得到运行单位的认可。
[0004]现阶段在智能变电站变压器差动保护的技术方案中，“网采网跳”模式主要采用“GPS+INIG- B码组网”或者技术先进，但电力系统应用成熟度尚不成熟的“IEEE1588”的时钟同步技术，在采集的电流电压数据中加入时间标签，求出同一时刻变压器上面的差流。但是随之而来的弊端也是明显的，这种变压器差动保护对GPS信号具有很强的依赖性，在失去GPS同步信号时差动保护就要退出运行；同时GPS数据信息还要占用大量的通道资源。“直采直跳”模式，虽然可以不需要对时，但是需要数字化变压器保护装置硬件上设计众多的光以太网口，硬件成本增加，光口功耗的总和增大，发热问题突出，装置可靠性降低。
【发明内容】
[0005]本发明的目的在于提供一种可靠性高、成本低的数字化变压器差动保护装置，以解决上述【背景技术】中提出的问题。
[0006]为实现上述目的，本发明提供如下技术方案:
一种数字化变压器差动保护装置，包括OLT设备、数字化变压器保护装置、合并器和数字信号处理器，所述合并器包括变压器高压侧合并器、变压器中压侧合并器和变压器低压侧合并器，所述数字信号处理器包括第一数字信号处理器和第二数字信号处理器，所述OLT设备分别与数字化变压器保护装置、变压器高压侧合并器、变压器中压侧合并器、变压器低压侧合并器线路、第一数字信号处理器和第二数字信号处理器连接，所述合并器包括A/D模块、第一 CPU插件、第一 EPON通信插件、第一公用数据缓冲区，所述A/D模块与第一 CPU插件信号连接，所述第一 CPU插件分别与第一 EPON通信插件、第一公用数据缓冲区信号连接，所述第一 EPON通信插件与第一公用数据缓冲区信号连接，所述A/D模块与变压器线路连接，所述EPON通信插件与OLT设备线路连接，所述数字化变压器保护装置包括NPI插件、第二 CPU插件、第二 EPON通信插件和第二公用数据缓冲区，所述NPI插件分别与第二 CPU插件、第二公用数据缓冲区信号连接，所述第二 CPU插件分别与第二公用数据缓冲区、第二EPON通信插件信号连接；所述NPI插件与OLT设备线路连接，所述第一数字信号处理器和第二数字信号处理器的分别连接第一滤波采样保持模块和第二滤波采样保持模块，所述第一滤波采样保持模块的另一端和第二滤波采样保持模块的另一端均连接电压形成模块，所述第一数字信号处理器的另一端和第二数字信号处理器的另一端分别连接第一 CPU插件的另一端和第二 CPU插件的另一端。
[0007]作为本发明进一步的方案:所述第一 CPU插件的另一端和第二 CPU插件之间还连接有人机交互模块。
[0008]作为本发明再进一步的方案:所述第一数字信号处理器还连接有第一程序存储器和第一数据存储器，所述第二数字信号处理器还连接有第二程序存储器和第二数据存储器。
[0009]与现有技术相比，本发明的有益效果是:
本发明能够实时完成间断角闭锁变压器差动保护的全部计算，实现了间断角闭锁的判另IJ，并提高了间断角计算精度，适应变压器保护主后备一体化的要求，提高了保护装置动作的安全性和可靠性；采用小矢量方式传输数字化采样值，提高了变压器差动保护的快速性，降低了网络通道的带宽占用，且降低了光功耗及发热使装置可靠性大幅提高，减少了其成本。
【附图说明】
[0010]图1为本发明的结构示意图。
[0011]图2为本发明中合并器的结构示意图。
[0012]图3为本发明中数字化变压器保护装置的结构示意图。
[0013]图4为本发明中数字信号处理器的结构示意图。
【具体实施方式】
[0014]下面结合【具体实施方式】对本专利的技术方案作进一步详细地说明。
[0015]请参阅图1-4，一种数字化变压器差动保护装置，包括OLT设备1、数字化变压器保护装置2、合并器和数字信号处理器，所述合并器包括变压器高压侧合并器3、变压器中压侧合并器4和变压器低压侧合并器5，所述数字信号处理器包括第一数字信号处理器14和第二数字信号处理器15，所述OLT设备I分别与数字化变压器保护装置2、变压器高压侧合并器3、变压器中压侧合并器4、变压器低压侧合并器5线路、第一数字信号处理器14和第二数字信号处理器15连接，所述合并器包括A/D模块6、第一 CPU插件7、第一 EPON通信插件8、第一公用数据缓冲区9，所述A/D模块6与第一 CPU插件7信号连接，所述第一 CPU插件7分别与第一 EPON通信插件8、第一公用数据缓冲区9信号连接，所述第一 EPON通信插件8与第一公用数据缓冲区9信号连接，所述A/D模块6与变压器线路连接，所述EPON通信插件8与OLT设备I线路连接，所述数字化变压器保护装置2包括NPI插件10、第二 CPU插件11、第二 EPON通信插件12和第二公用数据缓冲区13，所述NPI插件10分别与第二CPU插件11、第二公用数据缓冲区13信号连接，所述第二 CPU插件11分别与第二公用数据缓冲区13、第二 EPON通信插件12信号连接；所述NPI插件10与OLT设备I线路连接，所述第一数字信号处理器14和第二数字信号处理器15的分别连接第一滤波采样保持模块16和第二滤波采样保持模块17，所述第一滤波采样保持模