一种自适应带pll锁存功能的外同步dc/dc转换器的制造方法
【专利摘要】本发明公开了一种自适应带PLL锁存功能的外同步DC/DC转换器，该转换器包括频率锁定模块，电感电流采样控制模块，逻辑运算驱动模块；频率锁定模块包括鉴相/鉴频器，鉴相/鉴频器比较外部频率和功率管电路中上管驱动信号频率的相位差，并且调节功率管电路中上管驱动信号处于高电平状态的时间；电感电流采样控制模块，采集电感电路中的电感电流，通过电感电流采样电路，误差放大器和PWM比较器，来调节功率管电路中上管驱动信号处于低电平状态的时间。本发明的转换器在外加频率工作时，不需要专门的内部振荡器电路产生频率信号，也能实现DC/DC转换器工作频率和外加频率同步的功能。
【专利说明】
一种自适应带PLL锁存功能的外同步DC/DC转换器
技术领域
[0001 ]本发明属于电子设备技术领域，涉及一种DC/DC转换器，尤其是一种自适应带PLL锁存功能的外同步DC/DC转换器。
【背景技术】
[0002]DC/DC转换器是将一种输入直流电压转换成另一种稳定的直流输出电压器件，它具有效率高，精度高等优点，因此广泛应用于电池供电的各种电子设备，通信设备，电源等。带PLL锁存功能的外同步DC/DC转换器，其可以按照用户外加的频率(一定的频率范围内)工作，这给用户带来了更大的便利，因此越来越受到重视。
[0003]在设计带PLL锁存功能的DC/DC转换器的时候，最关键的问题就是要让DC/DC转换器工作频率和外加频率同步，同步即两个频率信号的每个上升沿都重合，g卩DC/DC转换器工作周期和外加周期相同，而且要保证DC/DC转换器的工作频率稳定并被锁存住。传统的带PLL锁存功能的DC/DC转换器是将外加频率和内部振荡器产生频率进行相位比较，将比较结果转换成电压，而后将电压转换成电流，由该电流通过对电容充放电来产生内部的振荡器频率，当外加频率和内部振荡器产生频率不同步即有相位差时，就不断的调节电流，直到由该电流产生的内部振荡器频率和外加频率同步。当外加频率和内部振荡器产生频率同步时，内部振荡器产生频率恒定并处于锁存状态，从而使得DC/DC转换器工作频率可控。目前大多数的带PLL锁存功能的DC/DC转换器就是利用上述方法实现的。
[0004]如图1所示，传统的带PLL锁存功能外同步的DC/DC转换器结构包括，鉴相/鉴频器电路201，和鉴相/鉴频器电路201输出端直接相连的电压转电流模块202、内部振荡器电路203、斜波电路204，PWM比较器电路205、逻辑驱动电路206，输出功率管207，电感电路208，电阻分压网络209，输出负载电路210，基准电压源电路211，与基准电压源相连误差放大器电路212，采样电路213，与采样电路和误差放大器输出相连叠加电路214。所述的鉴相/鉴频器电路201的两个输入端分别为外加频率PLLIN和内部产生频率0SC，所述的鉴相/鉴频器电路201比较两个输入信号的相位差，将其转化成电压信号Vpll，而后经过所述的电压转电流电路202转化成电流信号1SC，1SC电流信号在所述的内部振荡器电路203中得到所述的内部频率信号0SC，当外加频率PLLIN和内部产生频率OSC同步时，所述的电压信号Vpll和电流1sc维持固定的值，DC/DC转换器工作频率固定并一直被锁存住。所述的内部频率信号OSC经过所述的斜波电路204产生一个斜波信号作用于所述的PWM比较器电路205的一端，所述的采样电路213采样所述电感电路208中电感电流的峰值，将其转换成对应的输出信号，所述的叠加电路214将所述的误差放大器212输出信号和所述的采样电路213输出信号进行相应的操作得到输出信号Vsense_comp，将所述的输出信号Vsense_comp作用于P丽比较器电路205的另一端，所述的PffM比较器电路205将其两个输入端信号进行比较，得到输出信号作用于所述的辑驱动电路206，所述的辑驱动电路206输出作用于所述的输出功率管207，得到对应的控制信号。所述误差放大器电路212两个输入端分别为基准电压源电路211的输出的不随着温度变化的电压Vref和输出电压VOUT通过电阻分压网络209，反馈回来的一个电压Vfb，当系统处于稳定状态时，误差放大器电路212两个输入端电压相等，SPVfb = Vref^S所述的电阻反馈网络209使得DC/DC转换器输出电压恒定。
[0005]上述带PLL锁存功能的外同步DC/DC转换器结构要求必须有所述的内部振荡器电路203，这种结构适用于传统的峰值电流控制方式，DC/DC转换器在所述的内部频率信号OSC上升沿时，所述的输出功率管207中N沟道MOS管丽21开启，N沟道MOS管丽22关断，此时检测所述电感电路208电感电流，当电感电流达到要求峰值后，通过所述的采样电路213，误差放大器212，PWM比较器电路204和所述的叠加电路214共同作用，将N沟道MOS管MN21关断，N沟道MOS管MN22开启，直到所述的内部频率信号OSC下一个上升沿来临，重复上述开关动作，实现了 PLL锁存外同步峰值电流控制DC/DC转换器设计。
[0006]而对应固定开启时间的波谷电流控制方式的DC/DC转换器，其内部没有专门的内部振荡器电路，按照上述的PLL锁存功能电路结构，外同步功能没办法实现。
【发明内容】
[0007]本发明的目的在于克服上述现有技术的缺点，提供一种自适应带PLL锁存功能的外同步DC/DC转换器，这种转换器在外加频率工作时，不需要专门的内部振荡器电路产生频率信号，也能实现DC/DC转换器工作频率和外加频率同步的功能。
[0008]本发明的目的是通过以下技术方案来解决的:
[0009]该种自适应带PLL锁存功能的外同步DC/DC转换器，包括频率锁定模块，电感电流采样控制模块，逻辑运算驱动模块；
[0010]所述逻辑运算驱动模块包括逻辑驱动电路，逻辑驱动电路将频率锁定模块和电感电流采样控制模块的输出信号转换成相应的逻辑信号，逻辑信号驱动功率管电路；
[0011]所述频率锁定模块包括鉴相/鉴频器，鉴相/鉴频器比较外部频率和功率管电路中上管驱动信号频率的相位差，并且调节功率管电路中上管驱动信号处于高电平状态的时间；
[0012]所述电感电流采样控制模块，采集电感电路中的电感电流，通过电感电流采样电路，误差放大器和PWM比较器，来调节功率管电路中上管驱动信号处于低电平状态的时间。
[0013]更进一步的，本发明的特点还在于:
[0014]其中频率锁定模块还包括与连接鉴相/鉴频器输出端的开启时间产生电路，开启时间产生电路的输出端与逻辑驱动电路连接。
[0015]其中开启时间产生电路包括输入电压分压电路，输入电压分压电路与放大器电路的正极连接，放大器电路的输出端与电流产生电路连接，电流产生电路与比例电流电路和比较器电路连接;且比较器电路的输出端与逻辑驱动电路连接。
[0016]其中逻辑驱动电路接收开启时间产生电路和PffM比较器的输出信号，并且得到2个输出信号，2个输出信号分别控制功率管丽I和功率管丽2的高、低电平时间。
[0017]其中开启时间产生电路接收不一致的工作频率和外部频率，并改变功率管电路中功率上管MNl的处于高电平的时间。
[0018]其中电感电流采样控制模块包括电感电流采样电路采集电感电流的谷值，并将其转化为电压信号，该电压信号与误差放大器的输出电压通过PWM比较器进行比较。
[0019]其中电压信号不大于输出电压时，PWM比较器的输出信号进行改变。
[0020]本发明相比于现有技术，具有以下有益效果:
[0021 ] (I)本发明线路设计新颖，使用方便，能够通过检测外加频率和N沟道MOS功率管MNl信号频率的相位差，合理的设置充电电流，控制N沟道MOS功率管MNl栅端信号高电平时间。
[0022 ] (2)本发明采样新颖频率锁存功能，通过内部自适应电流控制和电感电流采样，实现了转换器工作频率和外加频率同步的功能。
[0023](3)本发明具有较快的反应速度，不需要内部额外的振荡器电路，极大的节约了芯片的面积。
[0024]综上所述，本发明线路设计新颖，使用方便，很好的解决了需要外同步功能的固定开启时间模式的DC/DC转换器，因而有较广的使用范围。
【附图说明】
[0025]图1为传统的PLL外同步的原理图；
[0026]图2为本发明开启时间产生电路图；
[0027]图3为本发明自适应的PLL外同步原理框图。
[0028]上图中:201-鉴相/鉴频器电路;202-电压转电流电路;203-内部振荡器电路;204-斜波电路;205-PWM比较器;206-逻辑驱动电路;207-功率管电路;208-电感电路;209-电阻分压网络;210-输出负载电路;211-基准电压源;212-误差放大器;213-采样电路;214-叠加电路;215-误差放大器补偿网络；101-基准电压源；102-误差放大器；103-PWM比较器；104-鉴相/鉴频器电路；105-电压转电流电路；106-开启时间产生电路；107-逻辑驱动电路；108-功率管电路；109-电感电流采样电路；110-电感模块；111-电阻分压网络；112-输出负载电路；113-误差放大器补偿网络;301-输入电压分压电路;302-放大器电路;303-电流产生电路;304-比较器电路;305-比例电流电路;丽为N沟道MOS管;MP为P沟道MOS管;C为电容;R为电阻。
【具体实施方式】
[0029]下面结合附图对本发明做进一步详细描述:
[0030]如图3所示，本发明的自适应带锁存功能的外同步频率DC/DC转换器，包括基准电压源101，与基准电压源101直接相连的误差放大器102，与误差放大器102相连接的补偿网络113，与误差放大器102输出端和电感电流采样电路109输出端相连接的PffM比较器103，鉴相/鉴频器电路104，与鉴相/鉴频器输出端相连的电压转电流电路105，与电压转电流电路105连接的开启时间产生电路106，与开启时间产生电路106和HVM比较器103输出端直接相连的逻辑驱动电路107，逻辑驱动电路107与功率管电路108连接;功率管电路108包括2个N沟道MOS管丽I和丽2，且逻辑驱动电路107分别与丽I和丽2连接;功率管电路108还与电感模块110连接，电感模块110与电阻分压网络111和输出负载电路112连接;电阻分压网络111包括2个串联的电阻Rl和R2，电阻分压网络111还与误差放大器102的负极连接;输出负载电路112包括并联的输出电容Cout和输出负载电阻Rload。
[0031]如图2所示，开启时间产生电路106包括输入电压分压电路301，电压分压电路301与放大器电路302的正极连接，放大器电路302的输出端与电流产生电路303连接，电流产生电路303与比较器电路304的负极连接，电流产生电路303还比例电流电路305连接。所述放大器电路302输入正向端为输入电压分压电路301输出信号，反向输入端连接电阻RSET和N沟道MOS管MNOl的源端，所述放大器电路302在平衡状态时，其正向输入端电压和负向输入端电压相等。所述的N沟道MOS管MNOI的栅端直接连所述放大器电路302的输出端，N沟道MOS管丽01的漏端连接P沟道MOS管MPOl的栅端和漏端和P沟道MOS管MP02的栅端，P沟道MOS管MPOl和P沟道MOS管MP02的源端接电源电压VDD，P沟道MOS管MP03源端接P沟道MOS管MP02的漏端，P沟道MOS管MP03漏端接电容Cl正向端，P沟道MOS管MP03栅端接控制信号EN。由上述连接关系可知，P沟道MOS管MP02流过的电流和P沟道MOS管MPOl流过的电流成比例，在所述控制信号EN为低电平时，该电流经过P沟道MOS管MP03，给电容Cl充电。图3中Ipll电流经过所述的比例电流电路305，产生K*Ipll作用于电容Cl正向端，其中P沟道MOS管MP04栅端和漏端一起接Ipl I电流和P沟道MOS管ΜΡ05的栅端，P沟道MOS管ΜΡ04源端和P沟道MOS管ΜΡ05源端接电源电压VDD，P沟道MOS管ΜΡ05漏端接电容Cl正向端，P沟道MOS管ΜΡ06漏端与管ΜΡ04和管MP05的栅端连接在一起，P沟道MOS管MP06栅端接上述控制信号EN，P沟道MOS管MP06源端接电源电压VDD ο所述的比较器电路304，其输入端信号分别为电容CI的正向输入端和DC/DC转换器整体输出电压信号V0UT，所述的比较器电路304的输出信号Tlogic作用于图3所述的逻辑驱动电路107的输入端。
[0032]在所述鉴相/鉴频器电路104输入端PLLIN悬空或接地时，DC/DC转换器按照固定开启时间模式工作，图2中所述的P沟道MOS管MP03和P沟道MOS管MP06的栅端电压即所述的控制信号EN为低电平，则流过所述的P沟道MOS管MP02的电流给电容Cl充电，而P沟道MOS管MP05没有电流流过。即由输入电压转换成一定比例的电流给内部的电容Cl充电，直到电容Cl正向输入端电压充电到DC/DC转化器的输出电压V0UT，充电时间Ton = Cl*V0UT/(mVIN/REST) = (Cl*REST)/m*(VOUT/VIN)=D*T，在输入电压和输出电压固定时，所述的充电时间Ton恒定，这个阶段图3中所述功率上管N沟道MOS管丽I栅端电压TG为高电平，电感电流线性上升，在经过固定充电时间Ton后，令功率上管N沟道MOS管丽I栅端电压TG变为低电平，所述电容Cl放电，电感电流线性下降，此时采样电感电流，当电感电流下降到一定值使得电感电流的平均值等于负载电流时，通过所述的电感电流采样电路109，误差放大器102，PWM比较器103和逻辑驱动电路107共同作用，重新触发对电容Cl充电模式，进而不断重复上述动作。由式可知DC/DC转换器的工作周期是个常数，与输入电压和输出电压无关。DC/DC转换器在不同负载下的调节是通过采样电感电流来实现调控的，所述的DC/DC转换器没有内部的振荡器产生电路。
[0033]在所述鉴相/鉴频器电路104输入端PLLIN加入外部的工作频率后，DC/DC转换器按照外部同步频率工作。图2中所述P沟道MOS管MP03和P沟道MOS管MP06的栅端电压即所述的控制信号EN为高电平，则由所述的P沟道MOS管MP05的电流K*Ip11给电容Cl充电，而P沟道MOS管MP02没有电流流过电容Cl，此时图3中所述N沟道MOS管丽I栅端电压TG为高电平，电感电流开始线性上升，直到充电使得电容Cl上的电压到达输出电压VOUT，则N沟道MOS管MNl栅端电压TG由高电平变成低电平，所述电容Cl放电，电感电流开始线性下降，此时采样电感电流，当电感电流的平均值等于负载电流时，由所述的P沟道MOS管MPO 5的电流K* IP11重新给电容Cl充电。所述鉴相/鉴频器电路104比较外加的工作频率PLLIN和功率上管MNl的栅极电压TG信号的相位差，将相位差转换成所述鉴相/鉴频器电路104的输出电压信号PLLFLTR，而后由所述电压转电流电路105转换成电流Ipll电流给图2所述的比例电流电路305，产生所述的K*Ipll电流给电容Cl充电，只要两个频率存在着相位差，所述电流Ipll就不同，电容的充电时间也不同即N沟道MOS管丽I栅极电压TG高电平的时间也不同，则电感电流上升时间不同，电感电流上升值不同，所述的电感电流采样电路109采样电感电流值，仍要维持电感电流平均值等于负载电流，所以电感电流下降时间也在改变，从而使得N沟道MOS管MNl栅极电压TG频率发生改变。直到N沟道MOS管MNl的栅极电压TG信号的上升沿和外加频率同步，电流Ipl I才维持一个恒定的值，此时N沟道MOS管MNl栅端电压TG高电平时间固定，则电感电流上升值相同，而电感电流平均值仍等于负载电流，所以电感电流下降值也相同则其下降时间固定，从而使得功率上管MNl的栅极电压TG频率固定，即转换器处于一种自适应的稳定状态。所述的IP11会根据外加的PLLIN和N沟道MOS管丽I栅极电压TG自动的调节其电流值，直到Ipll的电流使得充电时间满足t = VOut/Vin*T = D*T，T为外加信号工作周期，此时加入外部的工作频率PLLIN和功率上管MNl的栅极电压TG信号上升沿重合同时满足开启时间的要求，这种状态会被锁存维持住。此时DC/DC转换器工作频率与外加工作频率PLLIN相同，同时TG高电平时间等于转换器输出电压与输入电压的比值与外加信号工作周期的乘积。
[0034]上述结构实现了一种自适应的外同步功能，而且不需要内部振荡器电路。
[0035]以上所述，仅是本发明的较佳实施例，并非对本发明做任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改，变更以及等效结构变化，均仍属于本发明技术方案的保护范围内。
【主权项】
1.一种自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，包括频率锁定模块，电感电流采样控制模块，逻辑运算驱动模块； 所述逻辑运算驱动模块包括逻辑驱动电路(107)，逻辑驱动电路(107)将频率锁定模块和电感电流采样控制模块的输出信号转换成相应的逻辑信号，逻辑信号驱动功率管电路(108); 所述频率锁定模块包括鉴相/鉴频器(104)，鉴相/鉴频器(104)比较外部频率和功率管电路(108)中上管驱动信号频率的相位差，并且调节功率管电路(108)中上管驱动信号处于高电平状态的时间； 所述电感电流采样控制模块，采集电感电路(I 10)中的电感电流，通过电感电流采样电路(109)，误差放大器(102)和PffM比较器(103)，来调节功率管电路(108)中上管驱动信号处于低电平状态的时间。2.根据权利要求1所述的一种自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，所述频率锁定模块还包括与鉴相/鉴频器(104)输出端连接的开启时间产生电路(106)，开启时间产生电路(106)的输出端与逻辑驱动电路(107)连接。3.根据权利要求2所述的一种自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，所述开启时间产生电路(106)包括输入电压分压电路(301)，输入电压分压电路(301)与放大器电路(302)的正极连接，放大器电路(302)的输出端与电流产生电路(303)连接，电流产生电路(303)与比例电流电路(305)和比较器电路(304)连接;且比较器电路(304)的输出端与逻辑驱动电路(107)连接。4.根据权利要求1-3任意一项所述的自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，所述逻辑驱动电路(107)接收开启时间产生电路(106)和PffM比较器(103)的输出信号，并且得到2个输出信号，2个输出信号分别控制功率管MNl和功率管MN2的高、低电平时间。5.根据权利要求4所述的一种自适应带PLL锁存功能的外同步DC/DC其特征在于，所述开启时间产生电路(106)接收不一致的工作频率和外部频率，并改变功率管电路(108)中功率上管MNl的处于高电平的时间。6.根据权利要求1所述的一种自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，所述电感电流采样控制模块包括电感电流采样电路(I 09)采集电感电流的谷值，并将其转化为电压信号，该电压信号与误差放大器(102)的输出电压通过PffM比较器(103)进行比较。7.根据权利要求6所述的一种自适应带PLL锁存功能的外同步DC/DC转换器，其特征在于，所述电压信号不大于输出电压时，PWM比较器(103)的输出信号进行改变。
【文档编号】H02M3/156GK105932875SQ201610301688
【公开日】2016年9月7日
【申请日】2016年5月9日
【发明人】赵盼盼, 唐文海, 代国定, 吴雷, 潘鹏飞
【申请人】昌芯(西安)集成电路科技有限责任公司