一种电荷泵的制作方法
【专利摘要】本发明提供一种电荷泵，其包括电压源、电压转换模块、第一输出模块、第二输出模块和驱动模块，电压转换模块包括第一电容、第二电容和九个开关。驱动模块控制第一开关至第九开关的导通或关断，在控制第一开关和第二开关导通时，控制第三开关至第九开关关断；在控制第三开关、第四开关和第五开关导通时，控制第一开关、第二开关、第六开关至第九开关；在控制第三开关、第八开关和第六开关导通时，控制第一开关、第二开关、第四开关、第五开关、第七开关和第九开关关断；在控制第七开关、第八开关和第九开关导通时，控制第一开关至第六开关关断。与现有技术相比，本发明仅用两个飞电容就能产生4倍率和7倍率两个电压输出，从而节省芯片成本。
【专利说明】
_种电荷泵
【技术领域】
[0001]本发明涉及电压转换的技术领域，特别涉及一种可同时产生两个不同倍率的电荷栗(Charge Pump)。
【【背景技术】】
[0002]在功率电荷栗领域，一般通过飞电容(Flying Capacitor)来产生不同倍率的电压输出。飞电容的个数越多，可能产生的倍率种数越多。但实际应用中，通常希望所需的飞电容个数越少越好，原因是每个飞电容至少需要占用2个芯片管脚，同时飞电容数目越多，所需成本越高，印刷电路板的体积也越大，从而增加了芯片成本，且不利于系统小型化。
[0003]因此，有必要提供一种改进的技术方案来克服上述问题。
【
【发明内容】
】
[0004]本发明的目的在于提供一种电荷栗，其仅用两个飞电容就能同时产生4倍率和7倍率两个电压输出，从而节省芯片成本，且利于系统小型化。
[0005]为了解决上述问题，本发明提供一种电荷栗，其包括电压源、电压转换模块、第一输出模块、第二输出模块和驱动模块。所述电压转换模块包括第一电容、第二电容和九个开关，所述九个开关分别为第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关，其中，第一开关、第四开关、第六开关依次连接于电压源的正极与第一电压输出端之间，电压源的负极与地节点相连;第一电容的一端与所述第一开关和第四开关之间的连接节点相连，第一电容的另一端经第二开关与地节点相连;第二电容的一端与所述第四开关和第六开关之间的连接节点相连，第二电容的另一端经第五开关与地节点相连;第三开关的一端与电压源VIN的正极相连，其另一端与第一电容和第二开关之间的连接节点相连;第八开关的一端与第一开关和第四开关之间的连接节点相连，第八开关的另一端与第二电容和第五开关之间的连接节点相连;第七开关的一端与第一电容和第二开关之间的连接节点相连，第七开关的另一端与所述第一电压输出端相连;第九开关的一端与第四开关和第六开关之间的连接节点相连;第九开关的另一端与第二电压输出端相连。所述第一输出模块包括第一输出电容，所述第一输出电容连接于第一电压输出端和地节点之间；第二输出模块包括第二输出电容，所述第二输出电容连接于第二电压输出端和地节点之间;所述驱动模块输出驱动信号以控制第一开关至第九开关的导通或关断，其中，在控制第一开关和第二开关导通时，控制第三开关至第九开关关断;在控制第三开关、第四开关和第五开关导通时，控制第一开关、第二开关、第六开关至第九开关;在控制第三开关、第八开关和第六开关导通时，控制第一开关、第二开关、第四开关、第五开关、第七开关和第九开关关断；在控制第七开关、第八开关和第九开关导通时，控制第一开关至第六开关关断。
[0006]进一步的，所述驱动模块输出的驱动信号包括第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号，所述电压转换模块还包括第一逻辑控制电路和第二逻辑控制电路，其中，第一驱动信号与第一开关和第二开关的控制端相连，以控制第一开关和第二开关的导通或者关断；第二驱动信号与第四开关、第五开关的控制端相连，以控制第四开关、第五开关的导通或者关断;第三驱动信号与第六开关控制端相连，以控制第六开关的导通或者关断;第四驱动信号与第七开关和第九开关的控制端相连，以控制第七开关和第九开关的导通或者关断;第八开关的控制端与第一逻辑控制电路的输出端相连，第一逻辑控制电路的第一输入端和第二输入端分别与第三驱动信号和第四驱动信号相连，第一逻辑控制电路基于第三驱动信号和第四驱动信号输出第五驱动信号，以控制第八开关的导通或者关断;第三开关的控制端与第二逻辑控制电路的输出端相连，第二逻辑控制电路的第一输入端和第二输入端分别与第二驱动信号和第三驱动信号相连，第二逻辑控制电路基于第三驱动信号和第二驱动信号输出第六驱动信号，以控制第八开关的导通或者关断。
[0007]进一步的，所述九个开关都为MOS晶体管，第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号都为时钟信号。
[0008]进一步的，第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号之间存在一定的死区时间，以避免所述九个开关同时导通。
[0009]进一步的，驱动信号为高电平时使对应的开关导通，驱动信号为低电平时使对应的开关关断，当第一驱动信号为高电平时，第二驱动信号、第三驱动信号和第四驱动信号为低电平，第一逻辑控制电路输出的第五驱动信为低电平，第二逻辑控制电路输出的第六驱动信号为低电平，满足如下关系:
[0010]VCl=VIN (I)；
[0011]当第二驱动信号为高电平时，第一驱动信号、第三驱动信号和第四驱动信号为低电平，第一逻辑控制电路输出的第五驱动信号为低电平，第二逻辑控制电路输出的第六驱动信号为高电平，满足如下关系:
[0012]VC2 = VIN+VC1 (2)；
[0013]当第三驱动信号为高电平时，第一驱动信号、第二驱动信号和第四驱动信号为低电平，第一逻辑控制电路输出的第五驱动信号为高电平，第二逻辑控制电路输出的第六驱动信号高电平，满足如下关系:
[0014]V01=VIN+VC2+VC1 (3)
[0015]其中，V01为第一输出电容两端的电压值，VOl等于第一电压输出端的电压值，VC2为第二电容两端的电压值，VCl为第一电容两端的电压值，VIN为电压源VIN的电压值，
[0016]联合公式(1)、(2)和(3)求解得:
[0017]V01=4VIN，即第一电压输出端的电压值为电压源的电压值的4倍；
[0018]当第四驱动信号为高电平时，第一驱动信号、第二驱动信号和第三驱动信号为低电平，第一逻辑控制电路输出的第五驱动信号为高电平，第二逻辑控制电路输出的第六驱动信号为低电平，满足如下关系:
[0019]V02 = V01+VC1+VC2 (4)
[0020]其中，V02为第二输出电容两端的电压值，V02等于第二电压输出端的电压值，VOl为第一输出电容两端的电压值，VCl为第一电容两端的电压值，VC2为第二电容两端的电压值，
[0021]联合公式(1)、(2)、(3)和(4)求解得:[0022 ] V02 = 7VIN，即第二电压输出端的电压值为电压源的电压值的7倍。
[0023]进一步的，所述第二逻辑控制电路包括第二或门。
[0024]进一步的，所述第一电容和第二电容为飞电容。
[0025]与现有技术相比，本发明仅用两个飞电容就能同时产生4倍率和7倍率两个电压输出，从而节省芯片成本，且利于系统小型化。
【【附图说明】】
[0026]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0027]图1为本发明在一个实施例中的电荷栗的电路示意图。
【【具体实施方式】】
[0028]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0029]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0030]请参考图1所示，其为本发明在一个实施例中的电荷栗的电路示意图，其仅用两个飞电容就能同时产生4倍率和7倍率两个电压输出。图1所示的电荷栗包括电压源(或称电压)VIN、电压转换模块110、第一输出模块120、第二输出模块130和驱动模块140。
[0031]所述电压转换模块110包括第一电容Cl、第二电容C2、第一开关Sll、第二开关S12、第三开关S21、第四开关S22、第五开关S23、第六开关S31、第七开关S41、第八开关S42、第九开关S43。其中，第一开关S11、第四开关S22、第六开关S31依次连接于电压源VIN的正极与第一电压输出端VOl之间，电压源VIN的负极与地节点相连;第一电容Cl的一端与所述第一开关Sll和第四开关S22之间的连接节点相连，第一电容Cl的另一端经第二开关S12与地节点相连;第二电容C2的一端与所述第四开关S22和第六开关S31之间的连接节点相连，第二电容C2的另一端经第五开关S23与地节点相连;第三开关S21的一端与电压源VIN的正极相连，其另一端与第一电容Cl和第二开关S12之间的连接节点相连;第八开关S42的一端与第一开关Sll和第四开关S22之间的连接节点相连，第八开关S42的另一端与第二电容C2和第五开关S23之间的连接节点相连;第七开关S41的一端与第一电容Cl和第二开关S12之间的连接节点相连，第七开关S41的另一端与所述第一电压输出端VOl相连;第九开关S43的一端与第四开关S22和第六开关S31之间的连接节点相连;第九开关S43的另一端与第二电压输出端V02相连。
[0032]在一个优选的实施例中，所述第一电容Cl和第二电容C2可以为飞电容(或称快速电容)，并且飞电容为陶瓷电容。
[0033]所述第一输出模块120包括第一输出电容CoI，所述第一输出电容Co I连接于第一电压输出端VOI和地节点之间。
[0034]第二输出模块130包括第二输出电容Co2，所述第二输出电容Co2连接于第二电压输出端V02和地节点之间。
[0035]所述驱动模块140输出驱动信号以控制开关311、312、321、322、323、331、341、342、S43的导通或关断，其中，在控制第一开关311和第二开关312导通时，控制开关321、322、S23、S31、S41、S42和S43关断；在控制第三开关S21、第四开关S22和第五开关S23导通时，控制Sll、S12、S31、S41、S42和S43关断;在控制第三开关S21、第八开关S42和第六开关S31导通时，控制开关311、312、322、323、341、343关断;在控制第七开关341、第八开关342和第九开关343导通时，控制开关511、512、521、522、523和531。
[0036]在图1所示的实施例中，所述驱动模块140输出的驱动信号包括第一驱动信号CK1、第二驱动信号CK2、第三驱动信号CK3和第四驱动信号CK4，所述电压转换模块110还包括第一逻辑控制电路112和第二逻辑控制电路114。其中，第一驱动信号CKl与第一开关Sll和第二开关S12的控制端相连，以控制第一开关Sll和第二开关S12的导通或者关断;第二驱动信号CK2与第四开关S22、第五开关S23的控制端相连，以控制第四开关S22、第五开关S23的导通或者关断;第三驱动信号CK3与第六开关S31控制端相连，以控制第六开关S31的导通或者关断;第四驱动信号CK4与第七开关S41和第九开关S43的控制端相连，以控制第七开关S41和第九开关S43的导通或者关断;第八开关S42的控制端与第一逻辑控制电路112的输出端相连，第一逻辑控制电路112的第一输入端I和第二输入端2分别与第三驱动信号CK3和第四驱动信号CK4相连，即第一逻辑控制电路112基于第三驱动信号CK3和第四驱动信号CK4输出第五驱动信号GS42，以控制第八开关S42的导通或者关断；第三开关S21的控制端与第二逻辑控制电路114的输出端相连，第二逻辑控制电路114的第一输入端I和第二输入端2分别与第二驱动信号CK2和第三驱动信号CK3相连，即第二逻辑控制电路114基于第三驱动信号CK3和第二驱动信号CK2输出第六驱动信号GS21，以控制第八开关S42的导通或者关断。
[0037]在图1所示的实施例中，第一逻辑控制电路112为或门ORl，第二逻辑控制电路114为或门 0R2，开关 511、512、521、522、523、531、541、542、543都为匪050-01&111161 MetalOxide Semiconductor)晶体管，驱动信号为高电平时使对应的开关导通，驱动信号为低电平时使对应的开关关断，其驱动信号CK1、CK2、CK3和CK4的高电平(即第一电平)时间不交叠(也可以说四个驱动信号之间存在一定的死区时间，即驱动信号CK1、CK2、CK3和CK4为四相不交叠时钟信号)，这样，可以避免开关311、312、321、322、323、331、341、342、343同时导通。
[0038]为了便于理解本发明，以下通过一个实施例具体介绍图1所示的电荷栗的工作过程，在以下实施例中，驱动信号为高电平时使对应的开关导通，驱动信号为低电平时使对应的开关关断，第一逻辑控制电路112为或门ORl，第二逻辑控制电路114为或门0R2。
[0039]首先，当第一驱动信号CKl为高电平时，第二驱动信号CK2、第三驱动信号CK3和第四驱动信号CK4为低电平，或门ORl输出的第五驱动信号GS42为低电平，或门0R2输出的第六驱动信号GS21为低电平，驱动模块140控制第一开关SI和第二开关S2导通，控制开关S21、322、323、331、341、342和343关断，电压源￥1顺寸第一电容(:1充电，第一电容(:1与电压源￥1~并联，因此，此时图1中的电荷栗满足如下关系:
[0040]VCl=VIN (I)
[0041 ] 其中，VIN为所述电压源VIN的电压值，VCl为第一电容Cl的电压值。
[0042]当第二驱动信号CK2为高电平时，第一驱动信号CKl、第三驱动信号CK3和第四驱动信号CK4为低电平，或门ORl输出的第五驱动信号GS42为低电平，或门0R2输出的第六驱动信号GS21为高电平，驱动模块140控制第三开关S21、第四开关S22和第五开关S23导通，控制311、312、331、341、342和343关断，第一电容(:1与电压源￥1~串联后与第二电容02并联，因此，此时图1所示的电荷栗满足如下关系:
[0043]VC2 = VIN+VC1 (2)
[0044]其中，VIN为所述电压源VIN的电压值，VCl为第一电容Cl两端的电压值，VC2为第二电容C2两端的电压值，
[0045]联合公式(1),(2)求解得:
[0046]VC2 = 2VIN，即第二电容C2两端的电压值为电压源VIN的电压值的2倍。
[0047]当第三驱动信号CK3为高电平时，第一驱动信号CKl、第二驱动信号CK2和第四驱动信号CK4为低电平，或门ORl输出的第五驱动信号GS42为高电平，或门0R2输出的第六驱动信号GS21为高电平，驱动模块140控制第三开关S21、第八开关S42和第六开关S31导通时，控制开关311、312、322、323、341、343关断;第二电容02与第一电容(:1和电压源￥爪串联后与第一输出电容Col并联，因此，此时图1所示的电荷栗满足如下关系:
[0048]V01=VIN+VC2+VC1 (3)
[0049]其中，VOl为第一输出电容Col两端的电压值(其等于第一电压输出端VOl的电压值)，VC2为第二电容C2两端的电压值，VCl为第一电容Cl两端的电压值，VIN为电压源VIN的电压值，
[0050]联合公式(1)、(2)和(3)求解得:
[0051 ] VOl =4VIN，即第一电压输出端VOl的电压值为电压源VIN的电压值的4倍。
[0052]当第四驱动信号CK4为高电平时，第一驱动信号CKl、第二驱动信号CK2和第三驱动信号CK3为低电平，或门ORl输出的第五驱动信号GS42为高电平，或门0R2输出的第六驱动信号GS21为低电平，驱动模块140控制第七开关S41、第八开关S42和第九开关S43导通，控制开关311、312、321、322、323和331关断，第一输出电容(:01与第一电容(:1、第二电容02串联后与第二输出电容Co2并联，因此，此时图1所示的电荷栗满足如下关系:
[0053]V02 = V01+VC1+VC2 (4)
[0054]其中，V02为第二输出电容Co2两端的电压值(其等于第二电压输出端V02的电压值)，V01为第一输出电容Col两端的电压值，VCl为第一电容Cl两端的电压值，VC2为第二电容C2两端的电压值，
[0055]联合公式(1)、(2)、(3)和(4)求解得:
[0056]V02 = 7VIN，即第二电压输出端V02的电压值为电压源VIN的电压值的7倍。
[0057]综上可知，本发明中的电荷栗仅用两个飞电容Cl和C2就能同时产生4倍率和7倍率两个电压输出，其可以节省飞电容所需的芯片管脚，可以采用管脚数更少的封装形式，从而减小芯片封装成本，有助于系统小型化。
[0058]在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
[0059]需要指出的是，熟悉该领域的技术人员对本发明的【具体实施方式】所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【主权项】
1.一种电荷栗，其特征在于，其包括电压源、电压转换模块、第一输出模块、第二输出模块和驱动模块， 所述电压转换模块包括第一电容、第二电容和九个开关，所述九个开关分别为第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、第八开关、第九开关，其中，第一开关、第四开关、第六开关依次连接于电压源的正极与第一电压输出端之间，电压源的负极与地节点相连;第一电容的一端与所述第一开关和第四开关之间的连接节点相连，第一电容的另一端经第二开关与地节点相连;第二电容的一端与所述第四开关和第六开关之间的连接节点相连，第二电容的另一端经第五开关与地节点相连;第三开关的一端与电压源VIN的正极相连，其另一端与第一电容和第二开关之间的连接节点相连;第八开关的一端与第一开关和第四开关之间的连接节点相连，第八开关的另一端与第二电容和第五开关之间的连接节点相连;第七开关的一端与第一电容和第二开关之间的连接节点相连，第七开关的另一端与所述第一电压输出端相连;第九开关的一端与第四开关和第六开关之间的连接节点相连;第九开关的另一端与第二电压输出端相连， 所述第一输出模块包括第一输出电容，所述第一输出电容连接于第一电压输出端和地节点之间； 第二输出模块包括第二输出电容，所述第二输出电容连接于第二电压输出端和地节点之间； 所述驱动模块输出驱动信号以控制第一开关至第九开关的导通或关断，其中，在控制第一开关和第二开关导通时，控制第三开关至第九开关关断;在控制第三开关、第四开关和第五开关导通时，控制第一开关、第二开关、第六开关至第九开关;在控制第三开关、第八开关和第六开关导通时，控制第一开关、第二开关、第四开关、第五开关、第七开关和第九开关关断;在控制第七开关、第八开关和第九开关导通时，控制第一开关至第六开关关断。2.根据权利要求1所述的电荷栗，其特征在于， 所述驱动模块输出的驱动信号包括第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号，所述电压转换模块还包括第一逻辑控制电路和第二逻辑控制电路， 其中，第一驱动信号与第一开关和第二开关的控制端相连，以控制第一开关和第二开关的导通或者关断；第二驱动信号与第四开关、第五开关的控制端相连，以控制第四开关、第五开关的导通或者关断；第三驱动信号与第六开关控制端相连，以控制第六开关的导通或者关断;第四驱动信号与第七开关和第九开关的控制端相连，以控制第七开关和第九开关的导通或者关断;第八开关的控制端与第一逻辑控制电路的输出端相连，第一逻辑控制电路的第一输入端和第二输入端分别与第三驱动信号和第四驱动信号相连，第一逻辑控制电路基于第三驱动信号和第四驱动信号输出第五驱动信号，以控制第八开关的导通或者关断;第三开关的控制端与第二逻辑控制电路的输出端相连，第二逻辑控制电路的第一输入端和第二输入端分别与第二驱动信号和第三驱动信号相连，第二逻辑控制电路基于第三驱动信号和第二驱动信号输出第六驱动信号，以控制第八开关的导通或者关断。3.权利要求2所述的电荷栗，其特征在于， 所述九个开关都为MOS晶体管，第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号都为时钟信号。4.根据权利要求3所述的共享飞电容的电荷栗，其特征在于， 第一驱动信号、第二驱动信号、第三驱动信号和第四驱动信号之间存在一定的死区时间，以避免所述九个开关同时导通。5.根据权利要求4所述的电荷栗，其特征在于， 驱动信号为高电平时使对应的开关导通，驱动信号为低电平时使对应的开关关断，当第一驱动信号为高电平时，第二驱动信号、第三驱动信号和第四驱动信号为低电平，第一逻辑控制电路输出的第五驱动信为低电平，第二逻辑控制电路输出的第六驱动信号为低电平，满足如下关系: VCl=VIN (I)； 当第二驱动信号为高电平时，第一驱动信号、第三驱动信号和第四驱动信号为低电平，第一逻辑控制电路输出的第五驱动信号为低电平，第二逻辑控制电路输出的第六驱动信号为高电平，满足如下关系: VC2 = VIN+VC1 (2)； 当第三驱动信号为高电平时，第一驱动信号、第二驱动信号和第四驱动信号为低电平，第一逻辑控制电路输出的第五驱动信号为高电平，第二逻辑控制电路输出的第六驱动信号高电平，满足如下关系: V01=VIN+VC2+VC1 (3) 其中，VOl为第一输出电容两端的电压值，VOl等于第一电压输出端的电压值，VC2为第二电容两端的电压值，VCl为第一电容两端的电压值，VIN为电压源VIN的电压值， 联合公式(1)、(2)和(3)求解得: V01 = 4VIN，即第一电压输出端的电压值为电压源的电压值的4倍； 当第四驱动信号为高电平时，第一驱动信号、第二驱动信号和第三驱动信号为低电平，第一逻辑控制电路输出的第五驱动信号为高电平，第二逻辑控制电路输出的第六驱动信号为低电平，满足如下关系: V02 = V01+VC1+VC2 (4) 其中，V02为第二输出电容两端的电压值，V02等于第二电压输出端的电压值，VOl为第一输出电容两端的电压值，VCl为第一电容两端的电压值，VC2为第二电容两端的电压值， 联合公式(1)、(2)、(3)和(4)求解得: V02 = 7VIN，即第二电压输出端的电压值为电压源的电压值的7倍。6.根据权利要求5所述的电荷栗，其特征在于， 所述第一逻辑控制电路包括第一或门； 所述第二逻辑控制电路包括第二或门。7.根据权利要求1所述的电荷栗，其特征在于，所述第一电容和第二电容为飞电容。
【文档编号】H02M3/07GK105932872SQ201610330846
【公开日】2016年9月7日
【申请日】2016年5月18日
【发明人】王钊
【申请人】无锡中感微电子股份有限公司