一种低电荷泄露的四支路电荷泵的制作方法
【技术领域】
[0001] 本发明涉及电荷泵领域，具体涉及一种低电荷泄露的四支路电荷泵。
【背景技术】
[0002] 电荷泵锁相环具有高速、低功耗、低抖动、低成本等优点，在频率合成、时钟恢复等 电路中被广泛采用。电荷泵作为电荷泵锁相环中的最重要的组成模块之一，电荷泵的性能 将很大程度的影响电荷泵锁相环的性能。电荷泵电路结构中，由于节点寄生电容、PVT工艺 等非理想因素，不可避免地存在着电荷泄露、充放电流失配、电荷共享和时钟馈通等非理想 效应，这些非理想效应会引入相位噪声、引起输出电压的抖动，严重地影响电荷泵的性能。 对于一个应用于尚性能的锁相环电路中电荷栗而目，必须具有尚稳定、尚精度的性能。
【发明内容】
[0003] 本发明的目的就是提供一种低电荷泄露的四支路电荷泵，其可有效解决上述问 题，具有高稳定、高精度的性能。
[0004] 为实现上述目的，本发明采用以下技术方案进行实施：
[0005] -种低电荷泄露的四支路电荷泵，其特征在于：包括电荷泵，电荷泵分别与偏置电 路模块、时钟产生模块相连接，电荷泵包括晶体管Ml、M2,晶体管Ml、M2的源极分别与电源 电压相连接，晶体管M1、M2的源极相连且连接至偏置电路模块的偏置电压输出端Vbl，晶体 管Ml的漏极分两路分别连接开关philc、phiId的一端，开关phiId的另一端分三路分别连 接运算放大器0PA2的输出端、运算放大器0PA2的反向输入端以及开关phi2d的一端；开关 philc的另一端分三路分别连接运算放大器0PA2的正向输入端、运算放大器0PA1的正向 输入端以及开关phi2c的一端；开关phi2c、phi2d的另一端相连接并连接至晶体管M3的 漏极，晶体管M3的源极接地；晶体管M2的漏极分两路分别连接开关phila、philb的一端； 开关philb的另一端分两路分别连接运算放大器0PA1的正向输入端、开关phi2b的一端； 开关phila的另一端分两路分别连接运算放大器0PA1的反向输入端、开关phi2a的一端； 开关phi2a、phi2b的另一端相连接并连接至晶体管M4的漏极；晶体管M4、M3的栅极相连 接并连接至运算放大器0PA1的输出端，晶体管M3、M4的源极分别接地；开关phila、phi2a 之间的连接接点分两路分别连接电容CP的一端、电阻R1的a端，电阻R1的b端连接电容 C1，电容Cl、CP的另一端相连接并接地，电阻R1的a端为电荷泵的电压输出端Vout。开关 phila、philb、philc、phiId、phi2a、phi2b、phi2c、phi2d均为传输门开关。
[0006] 本发明在传统电荷泵的核心电路进行改进，采用传输门开关代替传统的单管开 关，以降低电荷泄漏对电荷泵性能的影响；并采用相同的四路开关支路并加入单位增益缓 冲器，以提高充放电流匹配、抑制电荷分享，使得电荷泵输出稳定、高精度的电压信号。
【附图说明】
[0007] 图1为本发明的结构示意图；
[0008] 图2为电荷泵的电路结构原理图；
[0009] 图3为偏置电路模块的结构原理图；
[0010] 图4为运算放大器0PA1的电路结构原理图；
[0011] 图5为运算放大器0PA2的电路结构原理图；
[0012] 图6为时钟产生模块的结构原理图；
[0013] 图7为传输门开关的结构原理图。
【具体实施方式】
[0014] 为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说 明。应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明 具体请求的保护范围进行严格限定。
[0015] 本发明采取的技术方案如图1所示，一种低电荷泄露的四支路电荷泵，包括电荷 泵，电荷泵分别与偏置电路模块、时钟产生模块相连接。来自于鉴频/鉴相器的输出数字信 号XI进入时钟产生模块产生控制电荷泵中开关的数字信号X2,来自带隙的基准信号X3进 入偏置电路模块的偏置电路，通过偏置电路为电荷泵提供电流源的偏置电压x4,电荷泵在 时钟的控制下产生稳定的模拟信号x5。
[0016] 具体的操作为：
[0017] 电荷泵包括晶体管Ml、M2,晶体管Ml、M2的源极分别与电源电压相连接，晶体管 Ml、M2的源极相连且连接至偏置电路模块的偏置电压输出端Vbl，晶体管Ml的漏极分两路 分别连接开关philc、phiId的一端，开关phiId的另一端分三路分别连接运算放大器0PA2 的输出端、运算放大器0PA2的反向输入端以及开关phi2d的一端；开关philc的另一端 分三路分别连接运算放大器0PA2的正向输入端、运算放大器0PA1的正向输入端以及开关 phi2c的一端；开关phi2c、phi2d的另一端相连接并连接至晶体管M3的漏极，晶体管M3的 源极接地；晶体管M2的漏极分两路分别连接开关phila、philb的一端；开关philb的另一 端分两路分别连接运算放大器0PA1的正向输入端、开关phi2b的一端；开关phila的另一 端分两路分别连接运算放大器0PA1的反向输入端、开关phi2a的一端；开关phi2a、phi2b 的另一端相连接并连接至晶体管M4的漏极；晶体管M4、M3的栅极相连接并连接至运算放大 器0PA1的输出端，晶体管M3、M4的源极分别接地；开关phila、phi2a之间的连接接点分两 路分别连接电容CP的一端、电阻R1的a端，电阻R1的b端连接电容C1，电容C1、CP的另一 端相连接并接地，电阻R1的a端为电荷泵的电压输出端Vout，如图2所示。Vout为输出电 压，Vbl为偏置电压来自偏置电路模块。
[0018] 图3为偏置电路模块的电路原理图，IKEF为参考电流，IQUT为输出电流；电源电压 VDD分九路分别与晶体管M5、M6、M7、M8、M9的源极以及开关S2、S4、S6、S8的一端相连接； 晶体管M5的漏极分别连接电流源IKEF的输入端、晶体管M5的栅极以及开关S1、S3、S5、S7 的一端；电流源IKEF的输出端连地，开关S1的一端与晶体管M5的栅极相连接，开关S1的另 一端与开关S2的另一端相连接并连接到晶体管M6的栅极；开关S3的另一端与开关S4的 另一端相连接并连接到晶体管M7的栅极；开关S5的另一端与开关S6的另一端相连接并连 接到晶体管M8的棚极；开关S7的另一端与开关S8的另一端相连接并连接到晶体管M9的 栅极；晶体管16^7、118、119的漏极相连接并连接偏置电路模块的电流输出端1_。
[0019] 图4为运算放大器0PA1的电路结构原理图，运算放大器0PA1包括晶体管M10、 Mil、M12、M13、M15、M16、M17、M26,晶体管M15、M16、M17、M26的源极均与电源电压相连接， 晶体管M15、M16、M17的栅极相连接并连接偏置电压Vb2 ;晶体管M10、M12的栅极相连接并 连接差分输入信号Vinl+，晶体管Mil、M13的栅极相连接并连接差分输入信号Vinl-，晶体 管M12的源极分别连接晶体管M13的源极以及晶体管M15的漏极；晶体管M10的源极分别连 接晶体管Mil的源极、晶体管M14的漏极，晶体管M14的栅极连接偏置信号Vb3,晶体管M14 的源极接地；晶体管M16的漏极分两路分别连接晶体管M10的漏极和晶体管M18的源极；晶 体管M17的漏极分两路分别连接晶体管Mil的漏极和晶体管M19的源极；晶体管M18、M19 的栅极相连接并接入偏置电压Vb4 ;晶体管M18的漏极分别连接晶体管M20的漏极、晶体管 M22的栅极以及晶体管M23的栅极；晶体管M19的漏极分别连接晶体管M26的栅极、晶体管 M24的源极、晶体管M25的漏极以及电容C2的一端；电容C2的另一端与电阻R2的一端连 接，电阻R2的另一端分别连接晶体管M26的漏极和晶体管M27的漏极；晶体管M24、M25的 栅极分别连接偏置电压Vb5、Vb6 ;晶体管M24的漏极和晶体管M25的源极相连接且接点分 三路分别连接晶体管M27的栅极、晶体管M21的漏极以及电容C3的一端；电容C3的另一端 与电阻R3的一端连接，电阻R3的另一端分别连接晶体管M26的漏极和晶体管M27的漏极； 晶体管M20、M21栅极相连接并接入偏置电压Vb7 ;晶体管M20的源极分两路分别连接晶体 管M12的漏极和晶体管M22的漏极；晶体管M21的源极分两路分别连接晶体管M13的漏极 和晶体管M23的漏极；晶体管M22栅极分别连接晶体管M23的栅极和晶体管M20的漏极；晶 体管1122^23127^14的源极相连接并接地；晶体管1126^27的漏极相连接并接到并连接 到运算放大器0PA1的电压输出端Voutl。Vinl+和Vinl-为运算放大器0PA1的差分电压 输入信号，Voutl为运算放大器0PA1的输出电压信号。Vb2、Vb3、Vb4、Vb5和Vb6和Vb7分 别是偏置电压信号。
[0020] 图5为运算放大器0PA2的电路结构原理图。运算放大器0PA2包括晶体管M28、 M34、M35,晶体管M28、M34、M35的源极均与电源电压相连接，晶体管M28、M34、M35的栅极相 连接并连接偏置电压Vb8 ;晶体管M29、M31的栅极相连接并连接差分输入信号Vin2+，晶体 管M30、M32的栅极相连接并连接差分输入信号Vin2-，晶体管M31的源极分别连接晶体管 M32的源极、晶体管M28的漏极；晶体管M29的源极分别连接晶体管M30的源极、晶体管M33 的漏极；晶体管M33的栅极连接偏置电压Vb9,晶体管M33的源极接地；晶体管M34的漏极分 两路分别连接晶体管M29的漏极、晶体管M36的源极；晶体管