第一端耦接参考电压VDD，第二晶体管MPl的第二端耦接第一晶体管T的第二端，第二晶体管MPl的控制端耦接偏置电压Vbias。第三晶体管丽I具有第一端、第二端和控制端，其中第三晶体管丽I的第一端耦接短路保护电路的第二输入端232用于接收第二电压V2，第三晶体管丽I的第二端耦接使能开关的第二端，第三晶体管丽I的控制端耦接使能电路31的第二输出端即与非门Xl的输出端。第四晶体管MP2具有第一端、第二端和控制端，其中第四晶体管MP2的第一端耦接参考电压VDD，第四晶体管MP2的第二端耦接第一晶体管T的第二端，第四晶体管MP2的控制端耦接使能电路31的输出端用于接收使能信号EN。反相电路X3具有输入端和输出端，其中反相电路X3的输入端耦接第一晶体管T的第二端，反相电路X3的输出端提供比较信号CMP并输送至锁存电路33。在图示的实施例中，第一晶体管T为NMOSFET (N型金属氧化物半导体场效应管)，第二晶体管MPl为PMOSFET (P型金属氧化物半导体场效应管)，第三晶体管MNl为NM0SFET，第四晶体管MP2为PMOSFET。在一个实施例中，反相电路X3为滞环反相电路。
[0054]在一个实施例中，逻辑电路Xl-XlO以参考电压VDD为高压偏置电压源，以第二功率节点P2处的第二电压为低压偏置电压源。这样，逻辑电路Xl-XlO输出的高逻辑电平接近参考电压VDD，输出的低逻辑电平接近第二电压V2。
[0055]当使能信号EN为逻辑高时，使能开关K导通，晶体管T的栅极耦接第一功率节点Pl用于接收第一电压VI。这样，功率开关Q两端的差值电压Vd(Vd = V1-V2)等于晶体管T栅极电压与源极电压的差值，即晶体管T的栅源电压Vgs。同时，晶体管丽I和MP2关断。这时，如果功率开关Q的差值电压Vd超过晶体管T的导通阈值电压Vth，晶体管T克服晶体管MPl的偏置电流导通，反相电路X3输入端电压为低电平电压。同时反相电路X3输出的比较信号CMP为高电平的有效状态，使得锁存电路33置位，短路保护信号SP变换为有效状态的低电平电压，用于将功率开关Q关断。
[0056]然而，如果功率开关Q两端的差值电压低于阈值电压Vth，晶体管T为关断状态，晶体管MPl的偏置电流将反相电路X3的输入端保持在高电位。因此反相电路X3输出的比较信号CMP为低电平的无效状态。
[0057]当使能信号EN转变为低电平，使能开关K关断，短路保护电路23被抑制。这是，晶体管丽I和MP2导通。因此，反相电路X3输入端的电压等于晶体管MP2源极端的电压，为高电平电压。相应地，反相电路X3输出的比较信号CMP处于低电平的无效状态。
[0058]锁存电路33包括第一或非门X4，第二或非门X5和反相电路X6。或非门X4具有第一输入端、第二输入端和输出端，其中或非门X4的第一输入端接收启动信号P0R。或非门X5具有第一输入端、第二输入端和输出端，其中或非门X5的第一输入端耦接或非门X4的输出端，或非门X5的第二输入端耦接比较电路32的输出端用于接收比较信号CMP，或非门X5的输出端耦接或非门X4的第二输入端。反相电路X6具有输入端和输出端，其中反相电路X6的输入端耦接或非门X4的输出端，反相电路X6的输出端提供短路保护信号SP。当启动信号POR转变为有效状态的高电平，锁存电路33被复位，短路保护信号SP转变为逻辑高的无效状态，功率开关Q受开关信号ON控制。在一个实施例中，启动信号POR的有效状态仅维持一个短期的脉冲之后马上转变为无效状态。锁存电路33的输出信号维持高电平的无效状态直到比较信号CMP再次切换到高电平。当比较信号CMP变换为高电平时，比较电路33被置位，短路保护信号SP切换到低电平的有效状态，用于关断功率开关Q。应当知道，锁存电路可为其它形式，具有不同的元件，但也能实现当比较信号CMP切换为有效状态时输出有效的短路保护信号SP用于关断功率开关Q。
[0059]逻辑电路24包含与非门X7。与非门X7具有第一输入端、第二输入端和输出端，其中第一输入端接收开关信号0N，第二输入端接收短路保护信号SP，输出端耦接至驱动电路34。
[0060]驱动电路34包含三个串联的反相电路X8、X9和X10。驱动电路34具有输入端和输出端，其中输入端耦接到与非门Tl的输出端，驱动电路34的输出端提供栅极控制信号GATE，并耦接至功率开关Q的控制端。
[0061]当短路保护信号SP变换为低电平的有效状态时，与非门X7的输出信号变换为高电平，驱动电路34输出的栅极控制信号GATE为无效状态的低电压，功率开关Q关断。当短路保护信号SP变换为无效状态的高电平时，与非门X7的输出为开关信号ON的反相信号，驱动电路34的输出信号跟随开关信号0N，具有相似形状的波形，因此功率开关Q根据开关信号ON导通和关断。
[0062]应当知道，逻辑电路和驱动电路可具有不同于图示的结构，只要保证当短路保护信号SP为有效状态时功率开关Q关断，当短路保护信号SP为无效状态时功率开关Q受开关信号ON控制即可。
[0063]图6A-6C示出了根据本实用新型一实施例的如图5所示电路在三种情形下的波形示意图。图6A示出了没有短路情形发生的正常情况下的波形。图6B示出了功率开关在导通前发生短路情形的波形。图6C示出了功率开关在导通时发生短路情形的波形。
[0064]先看图6A没有短路发生情况下的波形。在使能信号EN为高电平的有效状态下，短路保护电路的比较电路检测到的差值电压Vd 一直为低电压水平，因此短路保护信号SP抑制保持无效状态的高电平。栅极控制信号GATE基于开关信号ON产生并有一个延迟。在时间t3，栅极控制信号GATE变换为高电平的有效状态。一空白时间后，在时间t4，延时栅极控制信号DELAY切换为高电平的有效状态。同时，使能信号EN变换为高电平的有效状态。在时间t5，开关信号ON切换为低电平的无效状态，使能信号EN同时切换为低电平的无效状态。应当知道，时间标记tl-t7仅用于说明一幅图中的时间顺序，不同图(图4、图6A，图6B，图6C)中的相同的时间标记没有任何关联。
[0065]再看图6B中的功率开关导通前的短路发生情形。在时间t2，开关信号ON切换为高电平的有效状态。一短暂的延时后，在时间t3，栅极控制信号GATE变换为高电平的有效状态。一空白时间后，在时间t4，延时栅极控制信号DELAY变为高电平的有效状态，使能信号EN也变为有效的高电平用于使能短路保护电路。同时，功率开关两端的差值电压Vd由短路保护电路检测到。这是，由于功率开关Q被短路，检测到的差值电压Vd高于一晶体管的阈值电压，短路保护信号SP被触发至低电平的有效状态。一短暂延时后，在时间t5，栅极控制信号GATE变换为低电平的无效状态用于关断功率开关。同时，延时栅极控制信号DELAY以及使能信号EN在信号GATE的下降沿触发为低电平的无效状态。短路保护信号SP维持低电平使得功率开关持续关断。直到时间t6，启动信号POR变换为有效的高电平，短路保护信号SP重新被触发为高电平的无效状态。
[0066]最后参看图6C，功率开关在导通过程中被短路。在时间t5前，功率开关处于正常工作状态。如在时间t2，开关信号ON变换为高电平的有效状态，一短暂延时后，在时间t3，栅极控制信号GATE变换为高电平用于导通功率开关。一空白时间后，在时间t4，延时栅极控制信号DELAY变为高电平。同时，使能信号EN亦变为高电平，短路保护电路被使能用于检测功率开关两端的差值电压，并将该差值电压和短路保护电路中一晶体管的阈值电压相比较。在正常工作状态下，差值电压Vd低于该阈值电压，短路保护信号SP为高电平的无效状态。在时间t5，短路情形发生，差值电压Vd高于晶体管的阈值电压。同时，短路保护信号SP变为低电平的有效状态。一短暂电路延时后，在时间t6，栅极控制信号GATE变为低电平，功率开关被关断。同时，延时栅极控制信号DELAY和使能信号EN变为无效的低电平状态，短路保护电路被抑制。由于本实用新型多个实施例中的比较电路对精度要求很低，功率开关短路情形发生和功率开关被关断之间的时间差仅主要由驱动电路的延时决定，因此时间差非常短。短路保护信号SP维持低电平直到在时间t7，启动信号POR变为有效状态用于重新启动功率开关。此时，短路保护信号SP被触发为高电平的无效状态，并进入正常工作状态。
[0067]图7示出了根据本实用新型一实施例的包含P型功率开关Q的功率开关控制电路700。P型功率开关Q在栅极低电压时导通，在高电压时关断。这样，功率开关控制电路700中的逻辑电路Y1-Y13和比较电路73的晶体管T因不同的逻辑计算而与图5中的控制电路有所不同，用于保证当功率开关在导通时若其两端的差值电压大于晶体管T的阈值电压时关断功率开关Q。
[0068]图8示出了根据本实用新型一实施例的降压变换器800示意图。降压变换器800包含耦接在输入端IN和开关节点SW之间的高位功率开关Ql，耦接在系统地和开关节点SW之间的低位开关Q2，耦接在开关节点SW和输出端OUT之间的电感L，以及耦接在输出端OUT和系统地之间的输出电容Cout。其中输出端OUT提供输出电压Vout用于