择电路相连;可编程延时模块D2的输入端与非门模块NOTl相连，可编程延时模块D4的输入端与非门模块N0T2相连;PffM脉冲信号的INA分别输至可编程延时模块Dl和非门模块NOTl，PWM信号的INB分别输至可编程延时模块D3和非门模块N0T2。即INA经可编程延时模块Dl得到的信号与INB经非门模块N0T2和可编程延时模块D4后的信号送至与或门集成模块Ml，得到输出PWM驱动信号0UTA;同理，INB经可编程延时模块D3得到的信号与INA经非门模块NOTl和可编程延时模块D2后的信号送至与或门集成模块M2，得到输出PWM驱动信号OUTB。
[0019]本实施例中外部控制电平选择电路的输入电平信号来控制与或门集成模块进行与或运算;如图2所示，当外部控制电平信号选择电路输出高电平信号I时，与或门集成模块做与运算，与或门集成模块输出高电平有效，输出互锁同时为低电平；当外部控制电平信号选择电路输出低电平信号O时，与或门集成模块做或运算，与或门集成模块输出低电平有效，输出互锁同时为高电平。如图3所示，外部控制电平选择电路通过跳线来设定高低电平，当外部驱动板高电平有效时，跳线连接2、3 口，外部控制电平信号选择电路输出高电平信号，当外部驱动板低电平有效时，跳线连接1、2 口，外部控制电平信号选择电路输出低电平信号。
[0020]本实施例中可编程延时模块采用上升沿延时或下降沿延时；无延时时，输出状态I，电平保持;如图4所示，有延时时，设定时钟信号单元的一个时钟信号周期计数器计数一次，当计数器counter小于设定次数N时，计数器加I过程中输出状态I，当计数器counter不小于设定次数N时，输出状态2，电平翻转。通过设定N值来调整延时时间的长短，延时时间等于时钟信号周期乘以N。
[0021 ]图5、图6为本实施例的互锁与死区时序逻辑图，在Quartus软件中仿真实现。图中脉冲对INA、INB本实用新型的经基于CPLD芯片的PffM波互锁保护电路输出OUTA、OUTB。图5为驱动板高电平有效时的死区时间产生实例，死区时间为Td;图6为驱动板高电平有效时的互锁情况实例，当INA、INB同时为高电平时，输出互锁同时为低电平。
[0022]基于CPLD芯片的P丽波互锁保护电路基本工作过程如下:由DSP得到一对P丽脉冲信号(INA与INB)接到CPLD芯片上，通过外部控制电平选择电路设定CPLD芯片中有效电平，经过CPLD芯片内部可编程延时模块产生带死区的Pmi驱动信号(OUTA与OUTB)。死区时间由CPLD芯片内部可编程延时模块来灵活调控，并可实现互锁自保护功能。
【主权项】
1.一种基于CPLD芯片的PffM波互锁保护电路，包括四个可编程延时模块，分别为可编程延时模块Dl、可编程延时模块D2、可编程延时模块D3及可编程延时模块D4，四个可编程延时模块的输入端均与时钟信号单元相连;其特征在于:还包括用于输出PWM驱动信号的两个与或门集成模块，分别为与或门集成模块Ml和与或门集成模块M2 ；所述可编程延时模块DI和所述可编程延时模块D4的输出端与所述与或门集成模块Ml的输入端相连，所述可编程延时模块D2和所述可编程延时模块D3的输出端与所述与或门集成模块M2的输入端相连，所述与或门集成模块Ml和所述与或门集成模块M2的输入端均与外部控制电平选择电路相连;所述可编程延时模块D2的输入端与非门模块NOTl相连，所述可编程延时模块D4的输入端与非门模块N0T2相连;PffM脉冲信号的INA分别输至所述可编程延时模块Dl和非门模块NOTl，PWM信号的INB分别输至所述可编程延时模块D3和非门模块N0T2。2.根据权利要求1所述的基于CPLD芯片的HVM波互锁保护电路，其特征在于:所述外部控制电平选择电路的输入电平信号来控制与或门集成模块进行与或运算；当外部控制电平信号选择电路输出高电平信号时，与或门集成模块做与运算，与或门集成模块输出高电平有效；当外部控制电平信号选择电路输出低电平信号时，与或门集成模块做或运算，与或门集成模块输出低电平有效。3.根据权利要求1所述的基于CPLD芯片的HVM波互锁保护电路，其特征在于:所述外部控制电平选择电路通过跳线来设定高低电平，外部驱动板高电平有效时，跳线连接2、3 口，外部控制电平信号选择电路输出高电平信号，外部驱动板低电平有效时，跳线连接1、2 口，外部控制电平信号选择电路输出低电平信号。4.根据权利要求1所述的基于CPLD芯片的HVM波互锁保护电路，其特征在于:所述可编程延时模块采用上升沿延时或下降沿延时;无延时时，输出状态I，电平保持;有延时时，时钟信号单元的一个时钟信号周期计数器计数一次，计数器counter小于设定次数N时，计数器加I过程中输出状态I，计数器counter不小于设定次数N时，输出状态2，电平翻转。
【专利摘要】本实用新型公开了一种基于CPLD芯片的PWM波互锁保护电路，包括可编程延时模块D1、可编程延时模块D2、可编程延时模块D3及可编程延时模块D4、与或门集成模块M1、与或门集成模块M2、非门模块NOT1、非门模块NOT2及外部控制电平选择电路。本实用新型基于CPLD芯片的PWM波互锁保护电路，不仅能实现上、下桥臂PWM波的互锁功能，而且通过可编程延时模块能精确可控死区时间，省去了硬件产生死区方法中更换电阻、电容的麻烦；可以实现不同的有效电平来触发不同公司、不同型号的驱动板，灵活方便、适应性强。
【IPC分类】H02M1/08, H02M1/38
【公开号】CN205195550
【申请号】CN201521015826
【发明人】宫力, 刘乐然, 丁稳房, 蒋云昊, 席自强, 张 杰
【申请人】湖北工业大学
【公开日】2016年4月27日
【申请日】2015年12月8日