专利名称：三态比较电路、三态电路的双向组合及多阈值驱动形式的制作方法
技术领域：
本发明涉及基础电压比较器电路，具体是一种三态比较电路及模拟与数字的转换电路。
电压比较电路应用极为广泛，结构、类型因用途而异，特别具有代表性的电压比较电路为差分电压比较电路，由于该电路具有许多优点，因此，现行各种电压比较器电路均采用差分比较电路，但是由于比较器设计思想的原则性限制，包括差分比较电路的现行各种比较电路具有如下不足。
1．电压比较电路的输入及输出信号均是模拟信号，当需要逻辑电平输出时，是把比较后的误差信号进行放大而获得的。
2．由于比较电路的模拟特征，不能构成“相等”或“平衡”的状态输出，故使比较器的逻辑输出不完整。
双限比较和双限三态比较、以及射耦双稳态的具有回差特性的比较，和各种具有双阈值的比较电路，均可以实现鉴别两个输入的三种明确状态，但这些功能的实现都是在比较电路之外用其它方法实现的，因此使电路结构复杂、难以发挥三态比较的固有特性，从一定意义上讲，限制了比较电路更为广泛的运用。
本发明旨在实现一种电路结构简单、具有三态逻辑输出的更具有广泛应用的比较电路，以及用普通比较电路不能实现的器件应用，亦是同本人发明<三态比较电路的单向组合及逻辑电路的模拟驱动形式>及<三态比较电路的调宽组合及逻辑电路的模拟驱动形式>具同等功能的又一种形式。
下面结合附图描述本发明的技术方案及有益效果。
参照
图1，本发明是由两个晶体管和四个电阻构成，其特点是晶体管1的发射极接晶体管2的基极构成节点8，晶体管2的发射极接晶体管1的基极构成节点7，节点7和节点8接电阻3和电阻4，电阻3和4的另一端接地，晶体管1和2的集电极分别接电阻5和6，并A构成节点MA和MB，电阻5和6的另一端接电源VCC，从节点MA和MB分别引出一线作为输出FA和FB，节点7和节点8直接作为输入A和B，该电路是这样工作的，当输入A＞B且A-B大于晶体管1的发射结死区电压时，晶体管1导通，晶体管2截止，输出FA为低电平、FB为高电平，当输入A＜B且B-A大于晶体管2的发射结死区电压时，晶体管2导通，晶体管1截止，FA输出高电平，FB输出低电平，当输入A≥B或A≤B并且A-B或B-A小于晶体管发射结死区电压时，晶体管1和2均截止，FA和FB输出高电平。
参照图2，把图1所述电路中的集电极电阻5和6合并作为电阻9，节点MA和MB连接构成节点M，并从M引出一线作为输出F，即构成单输出三态比较电路。
参照图3，把图1所述电路的节点MA和MB用两个二极管DA和DB连接，DA的负极接MA，DB的负极接MB，DA和DB的正极相接，再和电阻9相接，构成节点M，电阻9的另一端接电源VCC，分别从节点MA、M、MB引出一线作为三个输出FA、F、FB即构成三输出的三态比较电路。
参照图4，该电路是本发明比较电路的复合结构，其特点是晶体管1的基极同晶体管TA的发射极相接，晶体管2的基极同晶体管TB的发射极相接，把晶体管TA的基极和晶体管2的发射极相接构成节点7，把晶体管TB的基极同晶体管1的发射极相接构成节点8，节点7和节点8分别同电阻3和4相接，电阻3和4的另一端接地，晶体管1和2的集电极相接构成节点M，节点M接电阻9再接电源VCC，晶体管TA和TB的集电极分别接电阻5和6，并构成节点MA和MB，电阻5和6另一端接电源VCC。输入A和B由节点7和8引入，并分别从节点MA、M、MB引出一线作为输出FA、F、FB。
图2、图3、图4所述电路的工作方式同于图1所述电路的工作方式。
图1、图2、图3、图4所述的电路具有如下特点1．具有三态比较特性由于该电路在输入模拟信号时输出表现为“状态”特性，在限定的条件下，输出不跟随输入连续变化，只有当两个模拟信号的输入越过规定的阈值区间时，输出便由原来的状态转变至新的状态，并且输出有三种状态，即A＞B和A＜B以及A-B或B-A小于阈值区间的状态。
2．具有“量化”识别特性如果把A-B或B-A小于规定的阈值区间的情况“量化”为A=B，则对任意两个模拟信号比较时，可以识别为“A是B”或“B是A”和“A非B”或“B非A”。
3．具有“量化”逻辑特性普通逻辑信号本无量的结构，而本电路的逻辑信号输出总有一个模拟量与之对应。
4．具有“量化”驱动、扫描、选择等特性如果把上述电路进行组合，形成许多输出，则当两个模拟输入在一定差值下，总有一个输出并且只有一个输出同其它输出处于相反的状态，而且这个输出在模拟信号的作用下，朝两个方向移动。
5．具有模数转换特性用该电路的组合形式可以构成一系列模数转换电路，亦可以构成数模转换电路。
参照图5，把图2所述电路的输入节点7和8分别与晶体管TC和TD的发射极相接，晶体管TC、TD的集电极接电源VCC，晶体管TC、TD的基极作为输入A和B，并在节点M引出线上加驱动器Q后作为输出F，则构成单输出电压比较器电路。
参照图6，把图1所述电路的输入节点7和8，分别接晶体管TC和TD的发射极，晶体管TC、TD的集电极接电源VCC，晶体管TC、TD的基极分别作为输入A和B，并在节点MA和MB的引出线上加驱动器Q后作为输出FA和FB，则构成二输出电压比较器电路。
参照图7，把图3所述电路的输入节点7和8分别接晶体管TC、TD的发射极，晶体管TC、TD的集电极接电源VCC，基极分别作为输入A和B，并在输出节点MA、M、MB的引出线上加驱动器QA、Q、QB后作为输出FA、F、FB，则构成比较器电路的三输出结构。
图5、图6、图7所述的电压比较器电路，与差分电压比较器电路相比，具有实质性的特点，该电路具有模拟信号的比较能力，亦具有模拟信号的“量化”识别能力，它既能工作在模拟电路里，对两个模拟信号进行比较和“量化”识别，亦能工作在数字电路中、对两组数据进行比较和识别。
参照图8，把图2所述的电路作为基本单元，并把各单元按队列形式排列起来，形成单元①、单元②…单元 ，用各单元的输出F作为本组合的各输出F1、F2…Fn，并把各单元的一个同名输入节点81、82…8n，分别用电阻R1、R2…Rn与电源相接，把各单元节点71、72…7n上的接地电阻31、32…3n的接地端与地分开，并相互连接，构成输入VI，即构成单输出的“单纯队列电路”。
参照图9，把图1所述的电路作为基本单元和图8所述的方法，将构成二输出“单纯队列电路”。
参照图10，把图3所述的电路作为基本单元，用图8所述的方法，将构成三输出“单纯队列电路”。
参照图11，把图8所述电路中的电阻R1、R2…Rn与电源相接的一端分开，并分别接入由电阻Z1、Z2…Zn和晶体管T构成的分压电阻链的各分压节点C1、C2…Cn，则构成调宽式的“单纯队列电路”。
图8、图9、图10、图11所述的电路具有交叉扫描和显示功能，亦具有交叉深度可调的扫描显示功能和“窗口”式扫描显示功能。
参照图12，用图2所述的电路作为基本单元①、②… ，并把各单元的输人异名节点，用握手式的方法连接起来，构成新的节点8172、8273…8n-17n，并把异名输入端的原各接地电阻合并形成电阻4132、4233…4n-13n，用单元①的一个输入节点71作为本电路输入VI，用单元 的一个输节点8n作为另一路输入VREF，用各单元的输出F1、F2…Fn作为本电路输出，即构成“握手级联队列电路”的单输出电路。
参照图13，用图1所述的电路为基本单元①、②… 和图12所述的结构，便构成“握手级联队列电路”的二输出结构。
参照图14，用图3所述的电路作为基本单元①、②… 和图12所述的结构，便构成“握手级联队列电路”的三输出结构。
参照图15，把图12所述电路的各输出节点M1M2…Mn，分别接三级管T1、T2…Tn的基极，并把三极管T1、T2…Tn的集电极接电源VCC，再把三极管T1、T2…Tn的发射极连接起来，构成输出OUT，则构成“握手级联或电路”。
参照图16，把图12所述电路的各输出节点M1、M2…Mn，分别接晶体管T1、T2…Tn的基极，并把各晶体管T1、T2…Tn的发射极连接起来，构成节点E，各晶体管T1、T2…Tn的集电极作为输出F1、F2…Fn，则构成握手级联“非输出”电路。
参照图17，把图12所述的电路的各输出节点M1、M2…Mn同晶体管T1、T2…Tn的基极分别连接起来，并把晶体管T1、T2…Tn的发射极作为该电路的各输出F1、F2…Fn，则构成“握手级联队列射极输出电路”。
图12、13、14、15、16、17所述的电路，具有逻辑电路的模拟驱动能力、逐点扫描能力和摸拟寻址能力。
参照图18，把图12所述电路的各输出节点M1、M2…Mn直接同“与或门”逻辑电路的与门单元P1、P2…Pn的一个输入端S1、S2…Sn连接，用与门单元①、②… 的另一个输入端D1、D2…Dn端作为数据输入端，VREF作为基准电平输入端，VI作为模拟信号输入端，F作为数据输出端，即构成“模拟数据选择电路”即当VI在任一模拟电平时，总有一路数据开关被选中，经F输出。
参照图19，同样用图12的电路作为模拟驱动电路，并把该驱动电路的各输出M1、M2…Mn同与门逻辑单元P1、P2…Pn的一个输入端S1、S2…Sn连接起来，用各与门的输出作为本电路的输出F1、F2…Fn，即构成“顺次开关电路”。当用VREF作为基准电平输入，VI为模信号输入时，VI在任一模拟电平时，总有一路数据D被接通，并经其对应的输出F输出。
参照图20，亦用图12所述的电路作为模拟驱动电路，并用模拟驱动电路的各输出M1、M2…Mn，同分配开关的各控制端S1、S2…Sn相接，用分配开关的输出F1、F2…Fn作为本电路输出，用D作为数据输入端，即构成“模拟分配开关电路”。当用VREF为基准电平输入端VI为模拟驱动输入端，则当VI在任一模拟电平时，总有一路分配开关被接通，数据D便通过接通开关的输出端输出。
参照图21，用图16所述电路和各输出F1、F2…Fn作为行线驱动电路和“行线”，用图12所述的电路和各输出M1、M2…Mn作为列线驱动电路和“列线”，并从各行线和列线相交的点上挂接显示元件，把列线驱动电路的原电源输入端VCC改接为视频信号输入端Y，行线驱动电路的基准电压输入端和列线驱动电路的基准电压输入端VREF分别接各自的基准电源，行线驱动电路的输入端VI接帧同步后的扫描电压输出，列线驱动电路的输入端VI接行同步后的扫描电压输出，则构成单纯矩阵的单色显示驱动电路。该电路是这样工作的，当行线驱动电路的输入端VI输入帧扫描锯齿波电压时，行线驱动电路的各输出F1、F2…Fn(即行线)，逐次的并且只有一个变低(变低的程度由E端控制)，其它均为高，列线驱动电路的输入端VI输入行扫描锯齿波电压时，各列线M1、M2…Mn将依次的并且只有一列线变高，其它均为低，因此视频信号Y便通过电阻9驱动显单元显示，并在任一时刻只有“变低的行线与变高的列线”交点处的显示单元显示，当行线和列线驱动器的输入VI对应的接入帧描和行扫描电压，并且Y接连续的视频信号时，该矩阵显示器将能再现完整的图像。
参照图22，同图21一样，用模拟驱动电路的非输出结构作为行线驱动电路，用模拟驱动电路的射极输出形式作为列线驱动电路，视频信号是通过列线驱动电路的射极输出管T1、T2…Tn的集电极节点Y引入，当列扫描驱动电路的对应M输出变高时，与之连接的射极输出管导通，视频信号便通过导通三极管与显示单元接通。
参照图23，同图22所述电路一样，用模拟驱动非输出电路作行线驱动器，用模拟驱动电路的射极输出作为列线驱动器，行线驱动电路的输出仍为单输出形式，列线驱动电路的输出M1、M2…Mn同三色驱动晶体管T1R、T1G、T1B和T2R、T2G、T2B…及TnR、TnG、TnB的基极连接，晶体管T1R、T2R…TnR的集电极与视频信号的R基色信相接，晶体管T1G、T2G…TnG的集电极与视频信号中的G基色信号相接，晶体管T1B、T2B…TnB的集电极与视频信号中的B色信号相接，晶体管T1R、T1G、T1B发射极分别形成三色驱动列线，此三色列线即形成一组全色显示驱动列线，T2R、T2G、T2B的发射极构成第二组三色显示驱动列线，在各组三色显示驱动列线同行线的交点处，分别以组为单元接入显示单元器件 ，则构成全色单纯矩阵显示电路，该电路的工作方式同于图22所述情况。
参照图24，用一个图12所述的模拟驱动电路作为行线驱动电路，并把该模拟驱动电路的各输出F1、F2…Fn直接作为行驱动线，再用一个图12所述的电路作为列线驱动电路，列线驱动电路的各输出M1、M2…Mn，接晶体管T1、T2…Tn的栅极晶体管T1、T2…Tn的漏极互相连接构成视频输入节点Y，晶体管T1、T2…Tn的源极作为列驱动线，在行驱动线和列驱动线的交点处，连接有源显示单元，具体连接方式是，把各有源显示单元的晶体管的栅极按行次序同行驱动线F1、F2…Fn连接，把各有源显示单元晶体管的漏极按列次序与列驱动线连接，即构成有源矩阵显示电路的模拟驱动。
参照图25为全色显示有源矩阵的模拟驱动形式，行驱动方式同图24所述电路一样，列显示模拟驱动电路的各输出M1、M2…Mn与三色列线驱动晶体管T1R、T1G、T1B和T2R、T2G、T2B…及TnR、TnG、TnB的栅极相接，列线驱动晶体管T1R、T2R…TnR的漏极和视频输入R线连接，晶体管T1G、T2G…TnG的漏极同视频输入G线连接，晶体管T1B、T2B…TnB的漏极同视频输入B线连接，各色显示单元的晶体管栅极分行同行线连接，各色显示单元的漏极分组接对应的列驱动线连接，即构成有源矩阵全色显示的模拟驱动形式。
图24、25所述电路的驱动方式同于图21、22、23所述的情况。
图21、22、23所述电路的突出特点是，实现了矩阵显示电路的模拟寻址，具有驱动速度高、电路结构简单和现有模拟电视系统兼容的特性。
参照图26，用一个图12所述的电路作为存储器的字线驱动电路，即可构成存储器的单地址模拟驱动形式，具体结构形式为把模拟驱动电路的各输出F1、F2…Fn直接与有储器的字线Z1Z2…Zn连接，即以构成存储器的模拟驱动，该电路是这样工作的当模拟驱动电路的VREF端接基准电压、VI接模拟输入电压时，在任意输入电压下，模拟驱动电路的输出F中总有一个并且只有一个为高电平，此时再对存储进行读或写操作，即可读出或写入相应的数据，实际上，读操作时，该电路已变为模数转换器。
参照图27，该电路是存储器的双地址结构，保持原存储器的行译码电路不变，把列译码电路换为模拟驱动电路并用模拟驱动电路各输出F1F2…Fn作为位线，即构成存储器的双地址驱动形式，该电路是这样工作的，即当地址译码电路的字线X变高时，各列线由模拟驱动电路用模拟输电压VI驱动逐位读出数据或写入数据，此时模拟输入信号VI要求为斜坡电压。并且图27所述电路亦可以将行地址译码电路和模拟驱动电路调换运用。
图26、27所述电路的显著特点是用模拟信号对存储器进行操作驱动，使模拟信号同存储器数据有直接的对应关系。
参照图28，把图12、16、17所述模拟驱动电路的各输出F1、F2…Fn，直接用矩阵编码的方式进行编码，构成输出D1、D2…Dn，则由图12和图16及图17将会构成三种不同性能的模数转换器，用此方式构成的模数转换器，将有较高的转换速度，可做成高速模数转换器，并且电路结构也非常简捷。
参照图29，把图15所述电路的输出端OUT，与脉冲整形电路相接，再把整形后的脉冲信号作为计数器的计数脉冲输入，则构成计数器的模拟驱动，该电路是这样工作的当VREF接基准电压，输入变化的模拟信号时，各基本单元①、②…(n)输出M1、M2…Mn将依次变高，通过晶体管T1、T2…Tn组合后，便构成逐个脉冲输出，此脉冲经整形电路整形后作为计数脉冲CP输入。
权利要求
1．一种三态比较电路，由两个晶体管和四个电阻组成，其特征在于体管1的发射极和晶体管2的基相接构成节点8，晶体管2的发射极同晶体管1的基极相接构成节点7，节点7和节点8接电阻3和电阻4，电阻3和电阻4的另一端接地，晶体管1和2的集电极分别接电阻5和6，构成节点MA和MB电阻5和6的另一端接电源VCC。节点7和节点8作为输入A和B，节点MA和MB分别引出一线为输出FA和FB。
2．根据权利要求1所述的电路，其特征在于(1)把集电极电阻5和6合并作为电阻9，节点MA、MB相接构成节点M，并从M引出一线为输出F；(2)把节点MA和MB用二极管DA、DB连接，DA负极接MA、DB的负极接MB、DA和DB正极相接并和电阻9相接构成节点M，电阻9另一端接电源VCC，分别从节点MA、M、MB引出一线为输出FA、F、FB；(3)可以把晶体管1同晶体管TA和晶体管2同晶体管TB复合构成。
3．根据权利要求1和权利要求2所述的电路，其特征在于节点7和8分别与晶体管TC、TD的发射极相接，晶体管TC和TD的集电极接电源VCC，晶体管TC和TD的基极为输入A和B，并在各输出引线上加驱动Q后输出FA、F、FB。
4．根据权利要求1和权利要求2所述的电路其特征在于(1)把权利要求1和权利要求2所述的电路作为基本单元，并按队列形式排列，构成单元①单元②……单元 。用各单元输出F作为输出F1、F2、…Fn，各单元节点81、82、…8n分别用电阻R1、R2……Rn与电源VCC相接，各单元①、②…… 的电阻31、32……3n的接地端与地分开并互相连接构成输入VI；(2)用权利要求1所述的电路为基本单元组成的上述电路；(3)用权利要求2所述的电路为基本单元组成的上述电路；(4)把上述电路中的电阻R1、R2…Rn的接电源一端与电源分开，并分别接入电阻Z1、Z2……Zn和晶体管T构成的分压电阻链的分压节点C1、C2……Cn。
5．根据权利要求1和权利要求2所述的电路，其特征在于(1)用权利要求2所述的电路为基本单元①、②…… ，并把各单元的输入异名节点握手式的连接起来，构成节点8172、8273……8n-17n，异名端电阻合并为4132、4233……4n-13n，节点71为输入端VI，节点8n为另一输入VREF，各单元输出F1、F2……Fn为输出；(2)利用权利要求1所述的电路为基本单元组成的上述电路；(3)利用权利要求2所述的电路为基本单元组成的上述电路；(4)把上述电路的各节点M1、M2……Mn分别接晶管T1、T2……Tn的基极，晶体管T1、T2……Tn的集电极接电源VCC，晶体管T1、T2……Tn的发射极互相连接构成输出OUT；(5)把上述电路的各节点M1、M2……Mn分别接晶体管T1、T2……Tn的基极，晶体管T1、T2……Tn的发射极互相连接构成节点E，晶体管T1、T2……Tn的集电极作为输出F1、F2……Fn；(6)把上述电路的节点M1、M2……Mn分别接晶体管T1、T2……Tn的基极，晶体管T1、T2……Tn的集电极互相连接构成节点Y，晶体管T1、T2……Tn的发射极作为输出F1、F2……Fn。
6．根据权利要求5所述的电路，其特征在于(1)用一个权利要求5所述电路的各输出节点，M1、M2………Mn分别直接同“与或门”逻辑电路的与门单元P1、P2……Pn的一个输入端S1、S2……Sn相接，D1、D2……Dn作为逻辑数据输入端，F为输出；(2)利用一个权利要求5所述电路的各输出节点，M1、M2……Mn分别直接同与门逻辑单元P1、P2……Pn的一个输入端S1、S2……Sn相接，D1、D2……Dn作为数据输入端，F1、F2……Fn为数据输出；(3)利用一个权利要求5所述电路的各输出节点M1、M2…Mn分别直接与分配开关的各控制端S1、S2……Sn相接，D作为数据输入端。F1、F2……Fn为分路输出。
7．根据权利要求5所述的电路，其特征在于(1)利用权利要求5(1)所述的电路作为列线驱动电路其输出节点M1、M2……Mn的引线为列线，利用权利要求5(5)所述的电路作为行线驱动电路，其输出F1、F2…Fn为行线，并在行线同列线交汇处的行线与列线之间接显示单元，列线驱动电路的电源输入端VCC改为视频信号输入端Y，行线驱动电路的输入VI按帧扫描电压。列线驱动电路的VI接行扫描电压，行线、列线驱动电路的VREF接基准电压；(2)把上述电路的列线驱动电路改为权利要求5(6)所述的电路，并用该电路输出F1、F2……Fn作为列线，视频信号从Y端输入；(3)把上述电路列线驱动电路的输出节点M1、M2……Mn的各节点M，分别与三基色驱动晶体管T1R、T1G、T1B、和T2R、T2G、T2B…及TnR、TnG、TnB的基极连接，各单色驱动晶体管T1R、T2R……TnR的集电极接R色视频信号，晶体管T1G、T2G……TnG的集电极接G基色信号，晶体管T1B、T2B……TnB的集电极接B基色信号，晶体管T1R、T1G、T1B和T2R、T2G、T2B……及TnR、TnG、TnB的发射极分组形成三色驱动列线；(4)用一个权利要求5(1)所述的电路作为行线驱动电路，其输出F1、F2……Fn直接作为行线，再用一个权利要求5(1)所述的电路为列线驱动电路，其输出节点M1、M2……Mn同晶体管T1、T2……Tn的栅极相接，晶体管T1、T2…Tn的漏极互相连接形成视频输入Y，晶体管T1、T2……Tn的源极作为列线，有源矩阵显示单元的棚极接行线，漏极接列线；(5)把上述电路的列线驱动电路的各输出节点M接三只驱动晶体管TR、TG、TB的栅极形成T1R、T1G、T1B和T2R、T2G、T2B……及TnR、TnG、TnB，把T1R、T2R……TnR的漏极互相连接与R输入相接，把T1G、T2G……TnG的漏极互相连接与G输入相接，把T1B、T2B……TnB的漏极互相连接，与B输入相接，用TR、TG、TB的源极作列线，即构成T1R、T1G、T1B、和T2R、T2G、T2B……及TnR、TnG、TnB、组列线，各显示单元的栅极接行线，各显示单元的漏极分组接三色列线。
8．根据权利要求5所述的电路，其特征在于(1)利用一个权利要求5所述的电路作为存储器的字线驱动器电路，即构成存储器的单地址驱动，具体连方式为，直接用权利要求5所述电路的输出F1、F2……Fn和单地址存储器的字线Z1、Z2……Zn连接。(2)用一个权利要求5所述电路的各输出F1、F2……Fn直接同双地址存储器的位线连接，构成模拟读(或写)数电路。
9．根据权利要求5所述电路，其特征在于把权利要求5所述电路的各输出F1、F2…Fn直接进行编码即将模拟信号VI变为数字信号D1、D2……Dn输出。
10．根据权利要求5所述的电路，其特征在于利用一个权利要求5(4)所述的电路，其输出OUT接整形电路，整形电路输出接计数器的计数脉冲输入端，计数器各输出D1、D2……Dn为本电路输出。
全文摘要
一种三态比较电路，由两个晶体管和四个电阻组成，其特征在于体管1的发射极和晶体管2的基相接构成节点8，晶体管2的发射极同晶体管1的基极相接构成节点7，节点7和节点8接电阻3和电阻4，电阻3和电阻4的另一端接地，晶体管1和2的集电极分别接电阻5和6，构成节点M
文档编号H03K19/20GK1317879SQ0010516
公开日2001年10月17日 申请日期2000年4月12日 优先权日2000年4月12日
发明者胡武生 申请人:胡武生